JP4840953B2 - 光半導体装置の作製方法 - Google Patents

光半導体装置の作製方法 Download PDF

Info

Publication number
JP4840953B2
JP4840953B2 JP2001137147A JP2001137147A JP4840953B2 JP 4840953 B2 JP4840953 B2 JP 4840953B2 JP 2001137147 A JP2001137147 A JP 2001137147A JP 2001137147 A JP2001137147 A JP 2001137147A JP 4840953 B2 JP4840953 B2 JP 4840953B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
glass substrate
semiconductor device
glass
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001137147A
Other languages
English (en)
Other versions
JP2002334999A (ja
Inventor
克彦 香西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2001137147A priority Critical patent/JP4840953B2/ja
Publication of JP2002334999A publication Critical patent/JP2002334999A/ja
Application granted granted Critical
Publication of JP4840953B2 publication Critical patent/JP4840953B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

【０００１】
【発明の属する技術分野】
本発明は、光半導体素子等の光センサーを透明なガラス基板に実装した光半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
光半導体素子等の光センサーを透明なガラス基板上に実装する技術（Chip on glass）を採用した光半導体装置として、従来、図２に示すような構造の光半導体装置が知られている。
図２に示すように、光半導体素子１は、一般に該光半導体素子１の一方の表面にセンサー部１ａと、また同じ表面にガラス基板２上に形成された導電パターン３とフリップチップボンディングにより接続される複数のバンプ４を備え、該バンプ４と前記導電パターン３が電気的に異方性を有する熱硬化性導電接着剤６を介して電気的に接続されて光半導体装置５が構成される。
【０００３】
図３に示すように、前記光半導体素子１の前記ガラス基板２へのフリップチップボンディングは、前記ガラス基板２に形成された導電パターン３上に前記熱硬化性導電接着剤６を塗布した後、前記光半導体素子１の前記バンプ４を前記ガラス基板２側に向けて前記バンプ４が電気的に接続される前記導電パターン３と位置合わせを行って接着し、前記ガラス基板２と前記光半導体素子１を加圧して密着させた状態で加熱して前記熱硬化性導電接着剤６を硬化させる。これによって、前記光半導体素子１の前記ガラス基板２へのフリップチップボンディングによる実装が完了して、光半導体装置５（図２）が得られる。
ここで、前記電気的に異方性を有する熱硬化性導電接着剤は、導通、絶縁、接着の機能を併せ持つ液状接着剤で、液状熱硬化性樹脂中に導電性微粒子を分散させた構造を有し、電極間に挟み込んで熱圧着することで、向かい合う電極間に導通性、隣接する電極間に絶縁性を与えて、電極同士を物理的に接合できる接着剤である。
【０００４】
【発明が解決しようとする課題】
ところで、前記フリップチップボンディングにおいて、前記熱硬化性導電接着剤を硬化させるために加熱するが、硬化までの間に一度粘度が著しく低下する。このとき、前記ガラス基板２に前記光半導体素子１を実装する時の両者のギャップが狭いと、図４に示すように余分な熱硬化性導電接着剤６ａが加圧により光半導体素子１のセンサー部１ａの直下にも押し出され、前記加熱時の粘度低下と相まって熱硬化性導電接着剤６ａがセンサー部１ａの直下のガラス基板の表面に回り込んで広がる。この広がった熱硬化性導電接着剤６ａにより前記センサー部１ａへの入射光量が減るか遮光されることがあった。
【０００５】
これを回避するために熱硬化性導電接着剤の塗布量を制御することも考えられるが、実際に実施しても塗布量の制御が難しく、光半導体装置の製造の歩留を下げる傾向があった。
本発明は、前記問題点に鑑み、前記ガラス基板の表面に前記熱硬化性導電接着剤が広がらず、よってガラス基板が遮光されない光半導体装置及びその作製方法を提案するものである。
【０００６】
【課題を解決するための手段】
本発明の光半導体装置は、透明なガラス基板と、該透明なガラス基板上に盛り上げて形成された後付けガラスと、前記後付けガラス上に形成された導電パターンと、バンプを有し且つ該バンプ側に光センサー部を有する光半導体素子とを備え、前記導電パターンと前記バンプとを熱硬化性導電接着剤を介して接続する。前記ガラス基板上に後付けガラスを設けてガラス基板上に段差を設けたので、フリップチップボンディングの加圧加熱時に液状になった熱硬化性導電接着剤が毛細管現象により、前記ガラス基板の表面よりも隙間の狭い導電パターン上に広がり易くなり、熱硬化性導電接着剤が光センサー部の直下のガラス基板上には広がらない。
【０００７】
【発明の実施の形態】
図１は、フリップチップボンディングが完了してガラス基板に光半導体素子１が実装された光半導体装置５ａの断面を示しており、まず、図１を参照しながら前記光半導体装置に利用されるガラス基板について説明する。なお、従来と変わらない構成要素の一部には同一符号を付してある。
【０００８】
ガラス基板は、図１に示すように透明な平板ガラス基板１０上に後付けガラス１１を形成するガラスペーストをスクリーン印刷法にて印刷する。このとき印刷するスクリーンメッシュ、印刷回数により、前記ガラスペーストの厚みを制御しながら印刷して盛り上げる。
【０００９】
前記ガラスペースト印刷後、乾燥、焼成を行う。そして、該後付けガラス１１上に導電ペーストを印刷し、露光、エッチングを行うことで光半導体チップ１のバンプ４と前記フリップチップボンディングにて接続される導電パターン１２を形成する。
そして、前記導電パターン１２上に電気的に異方性を有する熱硬化性導電接着剤（以下、熱硬化性導電接着剤という。）１３を塗布して前記導電パターン１２にバンプ４を位置合わせして固定し、加圧加熱により前記バンプ４と前記導電パターン１２とを電気的に接続する。
【００１０】
ここで、前記バンプ４と前記導電パターン１２の接着に必要な熱硬化性導電接着剤１３の塗布は、前記バンプ４と前記導電パターン１２が接する位置であり、この位置はレイアウト上、光半導体素子１の光センサー部１ａの外周部であるが、前記導電パターン１２を前記後付けガラス１１で盛り上げて形成すると、接着に必要な個所の高さは、光半導体素子１の下面と導電パターン１２の上面の間隔となる。すると、この間隔は、ガラス基板１０の表面と光半導体素子１のセンサー部１ａの間隔よりも小さくなり、前記光半導体素子１の下面と前記導電パターン１２の上面の間隔は前記後付けガラス１１の厚みによって決まる。
したがって、前記後付けガラス１１の厚みを制御することにより余分な接着剤の広がりを制御することができる。
【００１１】
つまり、前記ガラス基板１０上に後付けガラス１１を設けてガラス基板１０上に段差を設けたので、フリップチップボンディングの加圧加熱時に液状になった熱硬化性導電接着剤１３が毛細管現象により、前記ガラス基板１０上よりも隙間の狭い導電パターン１２上に広がり易くなり、前記熱硬化性導電接着剤１３が光センサー部１ａの直下のガラス基板上には広がらなくなる。
【００１２】
【発明の効果】
本発明は、光半導体装置の作製時に、フリップチップボンディングの加熱によって熱硬化性接着剤がガラス基板側に広がらず、光半導体素子のセンサー部の入射光量の減少や遮光を防止することができる。
【図面の簡単な説明】
【図１】本発明の光半導体装置の実施の形態の断面図である。
【図２】従来の光半導体装置の断面図である。
【図３】従来の光半導体装置を作製するための説明図である。
【図４】従来の光半導体装置の問題点を説明する断面図である。
【符号の説明】
１・・光半導体素子 １ａ・・光センサー部 ４・・バンプ １０・・ガラス基板 １１・・後付けガラス １２・・導電パターン １３・・電気的に異方性を有する熱硬化性導電接着剤

Claims (1)

  1. 透明なガラス基板と、
    該透明なガラス基板上に盛り上げて形成された後付けガラスと、
    前記後付けガラス上に形成された導電パターンと、
    バンプを有し且つ該バンプ側に光センサー部を有する光半導体素子と
    を備えた光半導体装置の作製方法であって、
    前記導電パターンと前記バンプとを電気的に異方性を有する熱硬化性導電接着剤を介してフリップチップボンディング法で接続する際、前記熱硬化性導電接着剤が前記光センサー部直下の前記ガラス基板上に広がらない厚みに前記後付けガラスを盛り上げて形成することを特徴とする光半導体装置の作製方法。
JP2001137147A 2001-05-08 2001-05-08 光半導体装置の作製方法 Expired - Lifetime JP4840953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001137147A JP4840953B2 (ja) 2001-05-08 2001-05-08 光半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001137147A JP4840953B2 (ja) 2001-05-08 2001-05-08 光半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2002334999A JP2002334999A (ja) 2002-11-22
JP4840953B2 true JP4840953B2 (ja) 2011-12-21

Family

ID=18984297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001137147A Expired - Lifetime JP4840953B2 (ja) 2001-05-08 2001-05-08 光半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4840953B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204442A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH0745802A (ja) * 1993-07-27 1995-02-14 Matsushita Electron Corp 固体撮像装置
JPH0745803A (ja) * 1993-07-28 1995-02-14 Matsushita Electron Corp 固体撮像装置
JPH11176871A (ja) * 1997-10-06 1999-07-02 Toshiba Corp 光電変換装置及びその製造方法
JP2000012615A (ja) * 1998-06-19 2000-01-14 Toshiba Corp プリント基板
JP2000135814A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 光プリンタヘッド
JP2000228573A (ja) * 1999-02-05 2000-08-15 Canon Inc モジュールの基板構造
JP3702123B2 (ja) * 1999-04-27 2005-10-05 京セラ株式会社 光プリンタヘッド
JP4018845B2 (ja) * 1999-07-30 2007-12-05 京セラ株式会社 電子部品の実装構造体
JP3494948B2 (ja) * 2000-03-22 2004-02-09 シャープ株式会社 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
JP2002334999A (ja) 2002-11-22

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP4418833B2 (ja) 回路基板の製造方法
EP0827191A2 (en) Semiconductor device mounting structure
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP4840953B2 (ja) 光半導体装置の作製方法
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
KR0149721B1 (ko) 이방성 도전 접착제를 사용한 집적회로 실장 방법
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP3608226B2 (ja) 半導体チップの実装方法及び半導体装置
JP3646056B2 (ja) フリップチップ実装方法
JPH04273464A (ja) 半導体チップのマウント方法
JP4436588B2 (ja) 半導体実装モジュール
JP4070658B2 (ja) 半導体装置の製造方法
KR100188707B1 (ko) 이방성 도전막을 이용한 칩형소자의 실장방법
JP3785442B2 (ja) 半導体装置の製造方法
JP2850448B2 (ja) 混成集積回路
JP3104438B2 (ja) 部品実装装置
JP3829649B2 (ja) フリップチップ実装方法
JP2001044245A (ja) 固体撮像装置及びその製造方法
KR0157008B1 (ko) 이방성 도전막을 이용한 칩형 소자의 실장방법
JP3168998B2 (ja) 素子実装方法及び半導体装置
JP2005032989A (ja) 半導体装置の接続方法
JP2000164619A (ja) 半導体装置及びその製造方法
JP2002009110A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111003

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

R150 Certificate of patent or registration of utility model

Ref document number: 4840953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term