JP2850448B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2850448B2 JP2850448B2 JP2043861A JP4386190A JP2850448B2 JP 2850448 B2 JP2850448 B2 JP 2850448B2 JP 2043861 A JP2043861 A JP 2043861A JP 4386190 A JP4386190 A JP 4386190A JP 2850448 B2 JP2850448 B2 JP 2850448B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive paste
- chip element
- paste layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、混成集積回路（ハイブリッドIC）に関し、
詳しくは、チップ素子の実装の改良に関する。
詳しくは、チップ素子の実装の改良に関する。
チップコンデンサ，チップ抵抗器等のチップ素子を基
板上に実装して、ハイブリッドICを構成する場合には、
従来、はんだ付けによる方法が行われている。 しかし、はんだ付けにより製造されたハイブリッドIC
は、冷熱サイクル（低温条件と高温条件とに交互に曝す
サイクル）下ではんだが劣化するため、温度変動の激し
い場所等での使用には適していない。 このため、はんだに代えて、導電性樹脂ペーストを用
いてチップ素子を基板に実装する方法が開発されてい
る。 該方法は、基板上の配線パターンの電極部上に導電性
ペーストを塗布し、チップ素子の電極部を該ペースト上
に位置決めした後、チップ素子と基板とを圧接しつつ加
熱して両者を固着し、電気的に接続するものである。
板上に実装して、ハイブリッドICを構成する場合には、
従来、はんだ付けによる方法が行われている。 しかし、はんだ付けにより製造されたハイブリッドIC
は、冷熱サイクル（低温条件と高温条件とに交互に曝す
サイクル）下ではんだが劣化するため、温度変動の激し
い場所等での使用には適していない。 このため、はんだに代えて、導電性樹脂ペーストを用
いてチップ素子を基板に実装する方法が開発されてい
る。 該方法は、基板上の配線パターンの電極部上に導電性
ペーストを塗布し、チップ素子の電極部を該ペースト上
に位置決めした後、チップ素子と基板とを圧接しつつ加
熱して両者を固着し、電気的に接続するものである。
導電性樹脂ペーストを用いる上記方法は、 （１）チップ素子と基板との圧接時に、導電性樹脂ペー
ストが非電極部領域まではみ出し、これにより、電極の
短絡される恐れがある。 （２）高湿環境下で、導電性ペースト中に使用されてい
る銀（Ag）等の導電粒子のマイグレーションにより、誤
動作する恐れがある。 （３）チップ素子と基板とが、導電性ペーストの塗布部
分のみで固着されるため、前記冷熱サイクル下では、チ
ップ素子と基板との熱膨張係数の差による応力が導電性
ペースト部に集中し、破壊される恐れがある。 という問題点が有る。 本発明は、上記の課題を解決するために成されたもの
であり、その目的とするところは、チップ素子の基板へ
の実装において、チップ素子の電極間における絶縁効果
を向上させると共に熱歪みによる破壊を防止することで
ある。
ストが非電極部領域まではみ出し、これにより、電極の
短絡される恐れがある。 （２）高湿環境下で、導電性ペースト中に使用されてい
る銀（Ag）等の導電粒子のマイグレーションにより、誤
動作する恐れがある。 （３）チップ素子と基板とが、導電性ペーストの塗布部
分のみで固着されるため、前記冷熱サイクル下では、チ
ップ素子と基板との熱膨張係数の差による応力が導電性
ペースト部に集中し、破壊される恐れがある。 という問題点が有る。 本発明は、上記の課題を解決するために成されたもの
であり、その目的とするところは、チップ素子の基板へ
の実装において、チップ素子の電極間における絶縁効果
を向上させると共に熱歪みによる破壊を防止することで
ある。
本発明の混成集積回路は、所定間隔を隔てた少なくと
も２つの配線パターンの形成された基板と、基板上に配
置され正電極部と負電極部とを有するチップ素子と、配
線パターンの電極部上に形成された導電性ペースト層
と、導電性ペースト層の形成されていない基板上の少な
くとも２つの配線パターン間の領域に形成され、異なる
電位にある導電性ペースト層を分離し、基板に平行な断
面において少なくとも２つの配線パターン間の間隔の方
向に直角な方向の長さに関して、長さが導電性ペースト
層の長さよりも長く形成されると共に、チップ素子の前
記正電極部と前記負電極部の側端面にそれぞれ設けられ
た絶縁性ペースト層とから成り、チップ素子は、各導電
性ペースト層上にチップ素子の正電極部と負電極部とが
位置するように、導電性ペースト層と絶縁性ペースト層
とにより基板上に固着されていることを特徴とする。
も２つの配線パターンの形成された基板と、基板上に配
置され正電極部と負電極部とを有するチップ素子と、配
線パターンの電極部上に形成された導電性ペースト層
と、導電性ペースト層の形成されていない基板上の少な
くとも２つの配線パターン間の領域に形成され、異なる
電位にある導電性ペースト層を分離し、基板に平行な断
面において少なくとも２つの配線パターン間の間隔の方
向に直角な方向の長さに関して、長さが導電性ペースト
層の長さよりも長く形成されると共に、チップ素子の前
記正電極部と前記負電極部の側端面にそれぞれ設けられ
た絶縁性ペースト層とから成り、チップ素子は、各導電
性ペースト層上にチップ素子の正電極部と負電極部とが
位置するように、導電性ペースト層と絶縁性ペースト層
とにより基板上に固着されていることを特徴とする。
上述の構成によると、導電性ペースト間及びチップ素
子の正電極部と負電極部の側端面に絶縁性ペーストが常
に（製造時、及び、製造後）介在している。そして、基
板に平行な面における配線パターン間の間隔方向に直角
方向の長さに関して、絶縁性ペーストの長さは、両側に
存在する導電性ペーストの長さよりも長く形成されてい
るた。このため、チップ素子と基板との圧接時における
導電性ペーストの回りこみやはみ出しは防止される。し
たがって、電極間の短絡は防止され、また、導電性ペー
ストのフィラーのマイグレーションもない。 また、チップ素子と基板とは、導電性ペースト及び絶
縁性ペーストにより、対向面全面に及び電極部の側端面
に渡って一様に固着される。このため、冷熱サイクル下
に於いて、チップ素子と基板との熱膨張係数の差によっ
て導電性ペースト部に応力が集中するということもな
く、破壊も防止される。
子の正電極部と負電極部の側端面に絶縁性ペーストが常
に（製造時、及び、製造後）介在している。そして、基
板に平行な面における配線パターン間の間隔方向に直角
方向の長さに関して、絶縁性ペーストの長さは、両側に
存在する導電性ペーストの長さよりも長く形成されてい
るた。このため、チップ素子と基板との圧接時における
導電性ペーストの回りこみやはみ出しは防止される。し
たがって、電極間の短絡は防止され、また、導電性ペー
ストのフィラーのマイグレーションもない。 また、チップ素子と基板とは、導電性ペースト及び絶
縁性ペーストにより、対向面全面に及び電極部の側端面
に渡って一様に固着される。このため、冷熱サイクル下
に於いて、チップ素子と基板との熱膨張係数の差によっ
て導電性ペースト部に応力が集中するということもな
く、破壊も防止される。
以下、本発明の実施例を説明する。 第１図〜第３図は、実施例にかかるハイブリッドIC及
びその製造方法を示した図である。 まず、第１図図示のように、基板１に形成されている
配線パターンの電極部5a、5bの上に、導電性ペースト4
a、4bをディスペンサで塗布する。例えば、動作時にこ
の電極部5aは正電位となり、電極部5bはアース電位とな
る。 同様に、上記電極部5a、5b以外の領域で、導電性ペー
スト4a、4bを絶縁分離する位置に、絶縁性ペースト３を
塗布する。 塗布に際しては、絶縁性ペースト３の塗布厚さt3を、
導電性ペースト4a、4bの塗布厚さt4より薄くする。ま
た、第２図図示のように、絶縁性ペースト３の塗布領域
の長さL3を、導電性ペースト4a、4bの塗布領域の長さL4
より長くする。なお、導電性ペースト4a、4bのフィラー
としては、例えば、銀を用いることができる。また、絶
縁性ペースト３のフィラーとしては、例えば、シリカを
用いることができる。 次に、チップコンデンサ２の正電極部7a及び負電極部
7bが、それぞれに対応する導電性ペースト4a及び4bの上
方に位置するようにして、チップコンデンサ２を、基板
１の上方に位置決めする。その後、第１図中矢印に示す
ように、チップコンデンサ２を基板１に圧接する。 こうして、まず、チップコンデンサ２の正電極部7a及
び負電極部7bがそれぞれの対応する導電性ペースト4a及
び4bに接触してチップコンデンサ２と配線パターンとの
導通が確保された後に、チップコンデンサ２の非電極部
８が絶縁性ペースト３に接触し、チップコンデンサ２と
基板１とは隙間なく圧接される。なお、導電性ペースト
及び絶縁性ペーストの拡がりの程度は、両ペーストの塗
布量を調整することにより、最適に設定できる。 また、チップコンデンサ２と基板１との上記圧接と同
時又は直後に加熱を行い、絶縁性ペースト３及び導電性
ペースト4a、4bを同時に硬化させる。該同時硬化は、両
ペーストの組成を調整することにより、容易に実現でき
る。 こうして、絶縁性ペースト３と導電性ペースト4a、4b
とを硬化させることにより、チップコンデンサ２と基板
１の対向面は、全面に渡って一様に固着されと共に、図
３に示すように、絶縁性ペースト３は、チップコンデン
サ２の正電極部7aの側端面70a及び負電極部7bの側端面7
0bにも接合しているので、この絶縁性ペースト３によっ
も正電極部7aと負電極部7bとは基板１に対して強固に固
定される。また、固着は同時的に進行するため、固着時
における応力の集中は防止される。 以上のようにして、第３図に断面を図示するハイブリ
ッドICを得る。なお、第３図中、符号６は、オーバーコ
ードを示す。 本ハイブリッドICでは、チップコンデンサ２と基板１
の対向面が、上述のように、対向面が全面に渡り一様に
固着されると共に、第３図に示すように、チップコンデ
ンサ２の正電極部7a、負電極部7bのそれぞれの側端面70
a、70bが基板１に固着されるため、冷熱サイクル下に於
いても、チップコンデンサ２と基板１の熱膨張係数の差
による応力集中は発生し難く、したがって、破壊も発生
し難い。 また、電位の異なる導電性ペースト4aと導電性ペース
ト4b間に絶縁性ペースト３が常に介在しているため、電
極間の短絡は防止され、また、導電性ペースト4a、4b中
の導電性粒子のマイグレーションも防止される。 なお、上記実施例は、チップコンデンサ２を実装する
場合について述べているが、本発明は、チップ抵抗器、
チップインダクタ、さらには、フリップチップ素子等、
他のチップ素子にも適用可能である。なお、フリップチ
ップ素子に適用する場合には、アルミパッド上に、メッ
キ等によりバンプを形成しておく。 また、上記実施例では、導電性ペースト及び絶縁性ペ
ーストの塗布を、ディスペンサで行っているが、これ
は、スタンビング法、或いは、印刷法によって行っても
よい。
びその製造方法を示した図である。 まず、第１図図示のように、基板１に形成されている
配線パターンの電極部5a、5bの上に、導電性ペースト4
a、4bをディスペンサで塗布する。例えば、動作時にこ
の電極部5aは正電位となり、電極部5bはアース電位とな
る。 同様に、上記電極部5a、5b以外の領域で、導電性ペー
スト4a、4bを絶縁分離する位置に、絶縁性ペースト３を
塗布する。 塗布に際しては、絶縁性ペースト３の塗布厚さt3を、
導電性ペースト4a、4bの塗布厚さt4より薄くする。ま
た、第２図図示のように、絶縁性ペースト３の塗布領域
の長さL3を、導電性ペースト4a、4bの塗布領域の長さL4
より長くする。なお、導電性ペースト4a、4bのフィラー
としては、例えば、銀を用いることができる。また、絶
縁性ペースト３のフィラーとしては、例えば、シリカを
用いることができる。 次に、チップコンデンサ２の正電極部7a及び負電極部
7bが、それぞれに対応する導電性ペースト4a及び4bの上
方に位置するようにして、チップコンデンサ２を、基板
１の上方に位置決めする。その後、第１図中矢印に示す
ように、チップコンデンサ２を基板１に圧接する。 こうして、まず、チップコンデンサ２の正電極部7a及
び負電極部7bがそれぞれの対応する導電性ペースト4a及
び4bに接触してチップコンデンサ２と配線パターンとの
導通が確保された後に、チップコンデンサ２の非電極部
８が絶縁性ペースト３に接触し、チップコンデンサ２と
基板１とは隙間なく圧接される。なお、導電性ペースト
及び絶縁性ペーストの拡がりの程度は、両ペーストの塗
布量を調整することにより、最適に設定できる。 また、チップコンデンサ２と基板１との上記圧接と同
時又は直後に加熱を行い、絶縁性ペースト３及び導電性
ペースト4a、4bを同時に硬化させる。該同時硬化は、両
ペーストの組成を調整することにより、容易に実現でき
る。 こうして、絶縁性ペースト３と導電性ペースト4a、4b
とを硬化させることにより、チップコンデンサ２と基板
１の対向面は、全面に渡って一様に固着されと共に、図
３に示すように、絶縁性ペースト３は、チップコンデン
サ２の正電極部7aの側端面70a及び負電極部7bの側端面7
0bにも接合しているので、この絶縁性ペースト３によっ
も正電極部7aと負電極部7bとは基板１に対して強固に固
定される。また、固着は同時的に進行するため、固着時
における応力の集中は防止される。 以上のようにして、第３図に断面を図示するハイブリ
ッドICを得る。なお、第３図中、符号６は、オーバーコ
ードを示す。 本ハイブリッドICでは、チップコンデンサ２と基板１
の対向面が、上述のように、対向面が全面に渡り一様に
固着されると共に、第３図に示すように、チップコンデ
ンサ２の正電極部7a、負電極部7bのそれぞれの側端面70
a、70bが基板１に固着されるため、冷熱サイクル下に於
いても、チップコンデンサ２と基板１の熱膨張係数の差
による応力集中は発生し難く、したがって、破壊も発生
し難い。 また、電位の異なる導電性ペースト4aと導電性ペース
ト4b間に絶縁性ペースト３が常に介在しているため、電
極間の短絡は防止され、また、導電性ペースト4a、4b中
の導電性粒子のマイグレーションも防止される。 なお、上記実施例は、チップコンデンサ２を実装する
場合について述べているが、本発明は、チップ抵抗器、
チップインダクタ、さらには、フリップチップ素子等、
他のチップ素子にも適用可能である。なお、フリップチ
ップ素子に適用する場合には、アルミパッド上に、メッ
キ等によりバンプを形成しておく。 また、上記実施例では、導電性ペースト及び絶縁性ペ
ーストの塗布を、ディスペンサで行っているが、これ
は、スタンビング法、或いは、印刷法によって行っても
よい。
以上、本発明は、導電性ペースト層の形成されていな
い基板上の少なくとも２つの配線パターン間の領域に形
成され、異なる電位にある導電性ペースト層を分離し、
基板に平行な断面において少なくとも２つの配線パター
ン間の間隔の方向に直角な方向の長さに関して、長さが
導電性ペースト層の長さよりも長く形成されると共に、
チップ素子の正電極部と負電極部の側端面にそれぞれ設
けられた絶縁性ペースト層を設け、チップ素子を導電性
ペースト層上にチップ素子の正電極部と負電極部とが位
置するように、導電性ペースト層と絶縁性ペースト層と
により基板上に固着したことを特徴とする。 本発明によると、導電性ペースト間及びチップ素子の
正電極部と負電極との側端面に常に絶縁性ペーストが充
填され、その間隔方向に直角な方向の長さに関して、絶
縁性ペーストの長さが導電性ペーストの長さよりも長く
構成しているので、チップ素子を導電性ペースト層に接
合する場合に、導電性ペーストの回り込みがそれよりも
長い幅の絶縁性ペーストにより効果的に遮られることに
なる。この結果、対向して形成された導電性ペーストが
絶縁性ペーストを回り込んで連続することが防止され
る。よって、電極間の短絡、及び、マイグレーションが
防止される。 また、チップ素子と基板とは、導電性ペースト及び絶
縁性ペーストにより、対向面の全面及び電極部の側端面
に渡って一様に固着されるため、冷熱サイクル下に於い
ても、両者の熱膨張係数の差による応力の集中は防止さ
れ、したがって、破壊も防止される。
い基板上の少なくとも２つの配線パターン間の領域に形
成され、異なる電位にある導電性ペースト層を分離し、
基板に平行な断面において少なくとも２つの配線パター
ン間の間隔の方向に直角な方向の長さに関して、長さが
導電性ペースト層の長さよりも長く形成されると共に、
チップ素子の正電極部と負電極部の側端面にそれぞれ設
けられた絶縁性ペースト層を設け、チップ素子を導電性
ペースト層上にチップ素子の正電極部と負電極部とが位
置するように、導電性ペースト層と絶縁性ペースト層と
により基板上に固着したことを特徴とする。 本発明によると、導電性ペースト間及びチップ素子の
正電極部と負電極との側端面に常に絶縁性ペーストが充
填され、その間隔方向に直角な方向の長さに関して、絶
縁性ペーストの長さが導電性ペーストの長さよりも長く
構成しているので、チップ素子を導電性ペースト層に接
合する場合に、導電性ペーストの回り込みがそれよりも
長い幅の絶縁性ペーストにより効果的に遮られることに
なる。この結果、対向して形成された導電性ペーストが
絶縁性ペーストを回り込んで連続することが防止され
る。よって、電極間の短絡、及び、マイグレーションが
防止される。 また、チップ素子と基板とは、導電性ペースト及び絶
縁性ペーストにより、対向面の全面及び電極部の側端面
に渡って一様に固着されるため、冷熱サイクル下に於い
ても、両者の熱膨張係数の差による応力の集中は防止さ
れ、したがって、破壊も防止される。
第１図乃至第３図は本発明の実施例を示し、第１図は基
板上へのペーストの塗布を横方向から見た断面図、第２
図は基板上へのペーストの塗布を上方から見た平面図、
第３図は製造されたハイブリッドICの断面を示した側面
図である。 １……基板、２……チップコンデンサ ３……絶縁性ペースト 4a,4b……導電性ペースト 5a,5b……配線パターンの電極部，
板上へのペーストの塗布を横方向から見た断面図、第２
図は基板上へのペーストの塗布を上方から見た平面図、
第３図は製造されたハイブリッドICの断面を示した側面
図である。 １……基板、２……チップコンデンサ ３……絶縁性ペースト 4a,4b……導電性ペースト 5a,5b……配線パターンの電極部，
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 浩 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 昭57−128099（ＪＰ，Ａ) 特開 昭63−273393（ＪＰ，Ａ) 特開 昭60−229397（ＪＰ，Ａ) 特開 昭61−113244（ＪＰ，Ａ) 実開 平３−43767（ＪＰ，Ｕ) 実開 昭63−164273（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/18,3/32
Claims (1)
- 【請求項１】所定間隔を隔てた少なくとも２つの配線パ
ターンの形成された基板と、 前記基板上に配置され正電極部と負電極部とを有するチ
ップ素子と、 前記配線パターンの電極部上に形成された導電性ペース
ト層と、 前記導電性ペースト層の形成されていない基板上の前記
少なくとも２つの配線パターン間の領域に形成され、異
なる電位にある前記導電性ペースト層を分離し、前記基
板に平行な断面において前記少なくとも２つの配線パタ
ーン間の間隔の方向に直角な方向の長さに関して、長さ
が前記導電性ペースト層の長さよりも長く形成されると
共に、前記チップ素子の前記正電極部と前記負電極部の
側端面にそれぞれ設けられた絶縁性ペースト層と、 から成り、 前記チップ素子は、前記各導電性ペースト層上に前記チ
ップ素子の前記正電極部と前記負電極部とが位置するよ
うに、前記導電性ペースト層と前記絶縁性ペースト層と
により基板上に固着されていることを特徴とする混成集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2043861A JP2850448B2 (ja) | 1990-02-23 | 1990-02-23 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2043861A JP2850448B2 (ja) | 1990-02-23 | 1990-02-23 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03246988A JPH03246988A (ja) | 1991-11-05 |
| JP2850448B2 true JP2850448B2 (ja) | 1999-01-27 |
Family
ID=12675482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2043861A Expired - Lifetime JP2850448B2 (ja) | 1990-02-23 | 1990-02-23 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850448B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1283673B1 (it) * | 1996-08-02 | 1998-04-23 | Italtel Spa | Processo di montaggio superficiale di componenti per oscillatori su circuiti stampati, utilizzante resina epossidica conduttiva |
| JP7339807B2 (ja) * | 2019-08-06 | 2023-09-06 | 日本ルメンタム株式会社 | 半導体発光装置 |
-
1990
- 1990-02-23 JP JP2043861A patent/JP2850448B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03246988A (ja) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2201659C2 (ru) | Устройство, состоящее из подложки для мощных компонентов электрической схемы и теплоотвода, а также способ изготовления такого устройства | |
| JP4469429B2 (ja) | プリント基板上に配置された、熱を発生する構成素子のための冷却装置 | |
| RU99109972A (ru) | Устройство, состоящее из подложки для мощных компонентов электрической схемы и теплоотвода, а также способ изготовления такого устройства | |
| JPS6333320B2 (ja) | ||
| JPH11163501A (ja) | 電子部品の実装方法、およびその方法によって製造された電子回路装置 | |
| JP2850448B2 (ja) | 混成集積回路 | |
| JP3743716B2 (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH11163510A (ja) | 電子部品の実装構造 | |
| JP3492711B2 (ja) | ベアチップ実装基板 | |
| JPS5994493A (ja) | 電子部品を有する回路基板装置 | |
| JP2004146540A (ja) | 接続型回路基板ならびに製造方法 | |
| JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| KR0163975B1 (ko) | 혼성 집접회로용 고밀도 수동소자 실장구조 및 그의 실장방법 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0294535A (ja) | 混成集積回路 | |
| JPH0547466Y2 (ja) | ||
| JPH0338845A (ja) | 混成集積回路 | |
| JPH10284828A (ja) | 混成集積回路装置の実装方法 | |
| JPH02296345A (ja) | 半導体装置 | |
| JP2000174039A (ja) | 半導体装置及びその製造方法 | |
| JPS61264734A (ja) | 半導体装置の実装方法 | |
| JP2004031767A (ja) | 電子部品の実装構造および実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |