JPS5994493A - 電子部品を有する回路基板装置 - Google Patents
電子部品を有する回路基板装置Info
- Publication number
- JPS5994493A JPS5994493A JP20521582A JP20521582A JPS5994493A JP S5994493 A JPS5994493 A JP S5994493A JP 20521582 A JP20521582 A JP 20521582A JP 20521582 A JP20521582 A JP 20521582A JP S5994493 A JPS5994493 A JP S5994493A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- circuit
- electronic components
- boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電子部品を有する回路基板装置、とくにその
回路基板間の回路Q接続に関するものである。
回路基板間の回路Q接続に関するものである。
従来、この種の装置として第1図に示すものがあった。
第1図は、従来の電子部品を有する回路基板装置の一部
分を示す斜視図である。図において、(1)はセラミッ
ク等の厚膜印刷回路基板、(2)はこの厚膜印刷回路基
板(1)に半田付けされたチップ部品、(3)はこの厚
膜印刷回路基板(1)と他の回路基板を接続するための
リード線、(4)は厚膜印刷回路基板(1)に対向する
プリント回路基板、(5)はプリント回路基板(4)に
設けられた、リード1h(3)を接続するtこめのスル
ーホールである。まず、厚膜印刷回路基板(1)に半田
ペーストなどを用い゛Cチップ部品(2)やリード線(
3)等を取り付け、次にリード&(3)をプリント回路
基板(4)に設けられたスルーホール(5)に挿入し、
フローソルダリング等の方法により接続する。
分を示す斜視図である。図において、(1)はセラミッ
ク等の厚膜印刷回路基板、(2)はこの厚膜印刷回路基
板(1)に半田付けされたチップ部品、(3)はこの厚
膜印刷回路基板(1)と他の回路基板を接続するための
リード線、(4)は厚膜印刷回路基板(1)に対向する
プリント回路基板、(5)はプリント回路基板(4)に
設けられた、リード1h(3)を接続するtこめのスル
ーホールである。まず、厚膜印刷回路基板(1)に半田
ペーストなどを用い゛Cチップ部品(2)やリード線(
3)等を取り付け、次にリード&(3)をプリント回路
基板(4)に設けられたスルーホール(5)に挿入し、
フローソルダリング等の方法により接続する。
このような構成の従来の電子部品を吾する回路基板装置
では、プリント回路基板(4)との接続用のリード線(
3)が厚膜印刷回路基板(1)の外周部に配置されるた
めに、厚膜印刷回路基板(1ン上で配線パターンを外周
部までもっていく必要があった。このtこめ、基板面積
に占める配線パターンの比率が大きくなり、電子部品の
実装密度を高めることを阻害していtこ。まtこ、リー
ド線と他方の回路基板との接続にはスルーホールを用い
るtこめ、セラミック等の回路基板同志の接続には適用
しにくい面もあった。
では、プリント回路基板(4)との接続用のリード線(
3)が厚膜印刷回路基板(1)の外周部に配置されるた
めに、厚膜印刷回路基板(1ン上で配線パターンを外周
部までもっていく必要があった。このtこめ、基板面積
に占める配線パターンの比率が大きくなり、電子部品の
実装密度を高めることを阻害していtこ。まtこ、リー
ド線と他方の回路基板との接続にはスルーホールを用い
るtこめ、セラミック等の回路基板同志の接続には適用
しにくい面もあった。
また、他の従来例とし°C1リード線の代りlこ、一方
、又は、両者の基板に、ハンダバンプを形成し、この基
板を積み重ねることが公知である(図を省略)。しかし
乍ら、この場合は、ハンダバンブの直径もしく1ま謁さ
が、予備半田工程との関係上、通常約1朋程度が限反で
あり、対向する基板のい1れかもしくは両者にチップ部
品を組みつける際など、これ以上の高さに基板を積みt
げて接続することが困難であった。
、又は、両者の基板に、ハンダバンプを形成し、この基
板を積み重ねることが公知である(図を省略)。しかし
乍ら、この場合は、ハンダバンブの直径もしく1ま謁さ
が、予備半田工程との関係上、通常約1朋程度が限反で
あり、対向する基板のい1れかもしくは両者にチップ部
品を組みつける際など、これ以上の高さに基板を積みt
げて接続することが困難であった。
この発明は上記のような従来のものの欠点を除去するた
めに為されたもので、チップ状の電子部品をその二つの
電極を結ぶ方向が、回路基板面に垂直となるように、互
いに対向する回路基板間に介在させ、一方の電極を一方
の回路基板の回路に接続し、他力の電極を他方の回路基
板の回路に接続し゛C1両回路基板の両回路の電子部品
による接続を行うと共に、自回路基板間のスペーサとす
ることにより、電子部品の実装密度の高い回路基板装置
を提供することを目的としCいる。
めに為されたもので、チップ状の電子部品をその二つの
電極を結ぶ方向が、回路基板面に垂直となるように、互
いに対向する回路基板間に介在させ、一方の電極を一方
の回路基板の回路に接続し、他力の電極を他方の回路基
板の回路に接続し゛C1両回路基板の両回路の電子部品
による接続を行うと共に、自回路基板間のスペーサとす
ることにより、電子部品の実装密度の高い回路基板装置
を提供することを目的としCいる。
以下、この発明の一実施例を図について説明する。第2
図はこの発明の一実施例にがかゎる一方の回路基板を示
す斜視図、第3図は、この発明の一実施例にかかわる他
方の回路基板を示す斜視図、第4図はこの発明の一実施
例による電子部品を有する回路基板装置を示す斜視図で
、扼2図に示す回路基板と第3図に示す回路基板を積み
重ねC構成されCいる。図においC1(υ、(4)はそ
れぞれセラミックの厚膜印刷回路基板、(6)は、一方
の回路基板(υの上に、その両電極を半田付は等で取り
付けたチップ状の電子部品、(7)は、一方の回路基板
(1)の上に一方の電極(8)のみが接続されたチップ
コンデンサ、等のチップ状の電子部品で、両回路基板u
j 、 (4)門の回路の接続をすると共に、両回路基
板tl) 、 (41間のスペーサの働きを備えCいる
。(8) (9)はチップコンデンサ(7)の電極、α
Qは他方の回路基板(4)の上に形成されtコ、チップ
状の電子部品接続用の一対のパッド、東は、他方の回路
基板(4)の上に、形成されたチップコンデンサ(7)
を接続するためのパッドである。(2)はパッドσQに
取り付けられたチップ状の電子部品である。
図はこの発明の一実施例にがかゎる一方の回路基板を示
す斜視図、第3図は、この発明の一実施例にかかわる他
方の回路基板を示す斜視図、第4図はこの発明の一実施
例による電子部品を有する回路基板装置を示す斜視図で
、扼2図に示す回路基板と第3図に示す回路基板を積み
重ねC構成されCいる。図においC1(υ、(4)はそ
れぞれセラミックの厚膜印刷回路基板、(6)は、一方
の回路基板(υの上に、その両電極を半田付は等で取り
付けたチップ状の電子部品、(7)は、一方の回路基板
(1)の上に一方の電極(8)のみが接続されたチップ
コンデンサ、等のチップ状の電子部品で、両回路基板u
j 、 (4)門の回路の接続をすると共に、両回路基
板tl) 、 (41間のスペーサの働きを備えCいる
。(8) (9)はチップコンデンサ(7)の電極、α
Qは他方の回路基板(4)の上に形成されtコ、チップ
状の電子部品接続用の一対のパッド、東は、他方の回路
基板(4)の上に、形成されたチップコンデンサ(7)
を接続するためのパッドである。(2)はパッドσQに
取り付けられたチップ状の電子部品である。
まず、第2図に示すように、一方の回路基板(1)上の
所定場所に半田ペースト、等を印刷し、その上にチップ
状の電子部品(61、(7)を配置し、加熱することに
より半田付けが達成される。この時、自暴板間の回路の
(長続に用いるチップコンデンサ(7)は一方の電fM
(8)のみか半田ペーストと接触し、二つの電極(8
1(9)を結ぶ方向が、回路基板(1)面と垂直になる
様に配置しCおり、加熱によって半田が溶融した後でも
、半田の表面張力によりチップコンデンサ(7)が倒れ
ることは無い。
所定場所に半田ペースト、等を印刷し、その上にチップ
状の電子部品(61、(7)を配置し、加熱することに
より半田付けが達成される。この時、自暴板間の回路の
(長続に用いるチップコンデンサ(7)は一方の電fM
(8)のみか半田ペーストと接触し、二つの電極(8
1(9)を結ぶ方向が、回路基板(1)面と垂直になる
様に配置しCおり、加熱によって半田が溶融した後でも
、半田の表面張力によりチップコンデンサ(7)が倒れ
ることは無い。
次に、第8図に示す様に、他方の回路基板(4)上に形
成したパッドαす、(ロ)上1こ半田ペースト等を印刷
し、一対のパッド(1(l上に、チップ状の電子部品。
成したパッドαす、(ロ)上1こ半田ペースト等を印刷
し、一対のパッド(1(l上に、チップ状の電子部品。
を、又、パッド(ロ)上に、Yiri基板間の回路の接
続に用いるチップコンデンサ(7)の他方の電極(9)
の位置が合うように、一方の回路基板(1)を配置し、
加熱することにより、@4図に示すように、両回路基板
(1)・(4)の回路がチップコンデンサ(7)を介し
て電気的に接続され、積み重ねられた構造が得られる。
続に用いるチップコンデンサ(7)の他方の電極(9)
の位置が合うように、一方の回路基板(1)を配置し、
加熱することにより、@4図に示すように、両回路基板
(1)・(4)の回路がチップコンデンサ(7)を介し
て電気的に接続され、積み重ねられた構造が得られる。
なお、上記実施例ではセラミックの厚膜印刷回路基板同
志の接続について述べ1こが、ガラスエポキシなどの印
刷配線回路基板でも同様の効果を奏する。
志の接続について述べ1こが、ガラスエポキシなどの印
刷配線回路基板でも同様の効果を奏する。
また、上記実施例では、回路基板間の回路の接続用のチ
ップ状の電子部品とし°c1チップコンデンサについC
述へたか、チップ抵抗、チップインダクタ、チップジャ
ンパー等でもよく、電子部品の@極間の長さが同一のも
のを用いるならは、これらを混在しC用いることができ
る。なお、チップジャンパーは、両電極間の抵抗か実質
的にゼロである短絡用電子部品である。
ップ状の電子部品とし°c1チップコンデンサについC
述へたか、チップ抵抗、チップインダクタ、チップジャ
ンパー等でもよく、電子部品の@極間の長さが同一のも
のを用いるならは、これらを混在しC用いることができ
る。なお、チップジャンパーは、両電極間の抵抗か実質
的にゼロである短絡用電子部品である。
また、上記実施例では、二枚の回路基板を積み重ねたも
のを示したか、同様の構成で、多層に回路基板を積層す
ること1こよl)、高さ方向についても、電子部品の実
装密度を高めることかできる。
のを示したか、同様の構成で、多層に回路基板を積層す
ること1こよl)、高さ方向についても、電子部品の実
装密度を高めることかできる。
以上のように、この発明によれは、互いに対向する回路
基板間に、チップ状の電子部品を、その二つの電極を結
ぶ方向が回路基板面に垂直となるように弁任させ、一方
の電極を一方の回路基板の回路に接続し、他方の電極を
他方の回路基板の回路に接続しC1両回路基板の両回恥
の電子部品による換続を行うと共に、両回路基板間の、
スペーサとしたので、従来のようなリード線を用いる場
合に比べ、回路パターンを基板外周部までもっていく套
装が無く、基板面積に占める配線パターンの比率を小さ
くでき、その結果電子部品の実装密度を高める効果があ
る。
基板間に、チップ状の電子部品を、その二つの電極を結
ぶ方向が回路基板面に垂直となるように弁任させ、一方
の電極を一方の回路基板の回路に接続し、他方の電極を
他方の回路基板の回路に接続しC1両回路基板の両回恥
の電子部品による換続を行うと共に、両回路基板間の、
スペーサとしたので、従来のようなリード線を用いる場
合に比べ、回路パターンを基板外周部までもっていく套
装が無く、基板面積に占める配線パターンの比率を小さ
くでき、その結果電子部品の実装密度を高める効果があ
る。
第1図は従来の電子部品4!有する回路基板装置の一部
分を示す斜視図、第2図はこの発明の一実施例にかかわ
る一方の回路基板を示す斜視図、第8図はこの発明の一
実施例にかかわる他方の回路基板を示す斜視図、第4図
はこの発明の一実施例による電子部品を有する回路基板
装置を示す斜視図である。 図におい°Cs (1) 、 (4)は回路基板、(7
)はチップ状の電子部品、(8) (9)はチップ状の
電子部品の電極アある。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
分を示す斜視図、第2図はこの発明の一実施例にかかわ
る一方の回路基板を示す斜視図、第8図はこの発明の一
実施例にかかわる他方の回路基板を示す斜視図、第4図
はこの発明の一実施例による電子部品を有する回路基板
装置を示す斜視図である。 図におい°Cs (1) 、 (4)は回路基板、(7
)はチップ状の電子部品、(8) (9)はチップ状の
電子部品の電極アある。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- 互いに対向する一対の回路基板、および、二つの電極を
結ぶ方向が上記回路基板面に垂直となるように上記回路
基板間に介在させ、上記一方の電極をと記一方の回路基
板の回路に接続し、上記他方の電極を上記他方の1路基
板の(ロ)路に接続したチップ状の電子部品を備え、上
記旋回路基板の両回路の電子部品による接続を行うと共
に、両回路基板間のスペーサとした電子部品を有する回
路基板装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20521582A JPS5994493A (ja) | 1982-11-20 | 1982-11-20 | 電子部品を有する回路基板装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20521582A JPS5994493A (ja) | 1982-11-20 | 1982-11-20 | 電子部品を有する回路基板装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5994493A true JPS5994493A (ja) | 1984-05-31 |
Family
ID=16503306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20521582A Pending JPS5994493A (ja) | 1982-11-20 | 1982-11-20 | 電子部品を有する回路基板装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5994493A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232682A (ja) * | 1985-08-03 | 1987-02-12 | 株式会社 ニフコ | 三次元回路構造体における集積密度向上方法 |
JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
US11583896B2 (en) | 2017-03-30 | 2023-02-21 | Robert Bosch Gmbh | Sound transducer including a piezoceramic transducer element integrated in a vibratory diaphragm |
US11590533B2 (en) | 2017-03-30 | 2023-02-28 | Robert Bosch Gmbh | Sound transducer, having a transducer element integrated in a vibration-capable diaphragm including an electrically active polymer |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5734777U (ja) * | 1980-07-31 | 1982-02-24 |
-
1982
- 1982-11-20 JP JP20521582A patent/JPS5994493A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5734777U (ja) * | 1980-07-31 | 1982-02-24 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232682A (ja) * | 1985-08-03 | 1987-02-12 | 株式会社 ニフコ | 三次元回路構造体における集積密度向上方法 |
JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
US11583896B2 (en) | 2017-03-30 | 2023-02-21 | Robert Bosch Gmbh | Sound transducer including a piezoceramic transducer element integrated in a vibratory diaphragm |
US11590533B2 (en) | 2017-03-30 | 2023-02-28 | Robert Bosch Gmbh | Sound transducer, having a transducer element integrated in a vibration-capable diaphragm including an electrically active polymer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
JP3198661B2 (ja) | 誘電体共振器装置およびその実装構造 | |
JPS5994493A (ja) | 電子部品を有する回路基板装置 | |
JPS5914693A (ja) | プリント基板装置の製造方法 | |
JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2841825B2 (ja) | 混成集積回路 | |
JP2516606Y2 (ja) | 表面実装型電子部品 | |
JP2842013B2 (ja) | 混成集積回路装置 | |
JPH11163510A (ja) | 電子部品の実装構造 | |
JPH0443437B2 (ja) | ||
JPH01191491A (ja) | 多重回路板 | |
JPS634690A (ja) | 厚膜混成集積回路基板 | |
JPS60143618A (ja) | 電子部品 | |
JPS59218795A (ja) | チツプキヤリアの実装方法 | |
JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
JPS6116594A (ja) | 半導体装置 | |
JPS60107817A (ja) | チツプ型電子部品の実装構造 | |
JPS61251198A (ja) | フラツトパツケ−ジの実装方法 | |
JPH06232524A (ja) | 回路基板装置 | |
JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
JPS63124557A (ja) | ハイブリツドic | |
JPS59136986A (ja) | 回路基板及びその配線方法 | |
JPH0430441A (ja) | 半導体装置 |