JPS63124557A - ハイブリツドｉｃ - Google Patents
ハイブリツドｉｃInfo
- Publication number
- JPS63124557A JPS63124557A JP27209686A JP27209686A JPS63124557A JP S63124557 A JPS63124557 A JP S63124557A JP 27209686 A JP27209686 A JP 27209686A JP 27209686 A JP27209686 A JP 27209686A JP S63124557 A JPS63124557 A JP S63124557A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- terminal
- electrode pattern
- lead terminal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 claims abstract description 25
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000000919 ceramic Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
外部接続用リードを多数導出する大型フラットパッケー
ジ等の表面実装用はんだ付は端子に係り。
ジ等の表面実装用はんだ付は端子に係り。
接続対象とされる回路基板の反りまたはうねりを吸収す
るリード端子を形成することにより、該パッケージのは
んだ付は接続の高信頼化を図る。
るリード端子を形成することにより、該パッケージのは
んだ付は接続の高信頼化を図る。
本発明は、ハイブリッドＩＣパッケージ組立体から多数
導出される表面実装用リード端子に係り。
導出される表面実装用リード端子に係り。
回路基板とのはんだ付は性を向上するハイブリッドＩＣ
に関する。
に関する。
プリント回路基板の実装密度を窩めるため、接続用の端
子ホールを必要としないリードレス・チップキャリアパ
ッケージとかフラットパッη−ジと呼ばれるパッケージ
がある。該パッケージは。
子ホールを必要としないリードレス・チップキャリアパ
ッケージとかフラットパッη−ジと呼ばれるパッケージ
がある。該パッケージは。
回路基板の導体パターンに当接させてはんだ付けされる
が、一般的にはパッケージ裏面に導出されたはんだ付は
パッド電極形成部に対し、スクリーン印刷法によりペー
スト状はんだを所定量塗布した後、リフロー加熱炉では
んだ付けされる。
が、一般的にはパッケージ裏面に導出されたはんだ付は
パッド電極形成部に対し、スクリーン印刷法によりペー
スト状はんだを所定量塗布した後、リフロー加熱炉では
んだ付けされる。
第４図はハイブリッドＩＣから導出されるリード端子の
形成例を示す斜視図である。
形成例を示す斜視図である。
ＩＣ素子を収納するパッケージ筺体２０はセラミックか
ら形成されており、その周側辺には多数導出されたメタ
ライズ電極２１が形成されその下端は筐体裏面２３で回
路基板側導体パターンとはんだ付けされる。図中、２２
はＩＣ素子収納部に被せた上蓋である。
ら形成されており、その周側辺には多数導出されたメタ
ライズ電極２１が形成されその下端は筐体裏面２３で回
路基板側導体パターンとはんだ付けされる。図中、２２
はＩＣ素子収納部に被せた上蓋である。
しかしながら、かようなリード端子（メタライズ電極２
１）を例えばガラスエポキシ基材等の実装基板へはんだ
付けするさい、該基板側における微細なうねりや反りに
起因する凹凸によって、多数の端子を同時にはんだ付け
するのは接続の信頼性に問題がある。
１）を例えばガラスエポキシ基材等の実装基板へはんだ
付けするさい、該基板側における微細なうねりや反りに
起因する凹凸によって、多数の端子を同時にはんだ付け
するのは接続の信頼性に問題がある。
更にまたＩＣ素子収納のセラミック筐体とこれを実装す
る樹脂基材とは熱膨張係数の相違により。
る樹脂基材とは熱膨張係数の相違により。
はんだ付は接続部に熱的ストレスが入り易くこのため接
続部の断線が出やすいと云う問題がある。
続部の断線が出やすいと云う問題がある。
本発明は、高集積化・大型化ＩＣにおけるパッケージの
リード端子数の増加に伴うはんだ付は接続の信頼性を高
めることである。
リード端子数の増加に伴うはんだ付は接続の信頼性を高
めることである。
第１図は本発明はパフケージ組立体の基本構成断面図で
ある。
ある。
外形寸法りのパッケージ裏面側において端子間隔！ｄ）
が、Ｄａｄとする間隔で配列するようにした端子孔７に
はんだで固定する複数のリード端子３を備え、かつ該リ
ード端子３は回路基板の電極６とはんだ付は時、前記リ
ード端子３が沈下するような機能を有するハイブリッド
ＩＣとして前記問題点を解決したものである。
が、Ｄａｄとする間隔で配列するようにした端子孔７に
はんだで固定する複数のリード端子３を備え、かつ該リ
ード端子３は回路基板の電極６とはんだ付は時、前記リ
ード端子３が沈下するような機能を有するハイブリッド
ＩＣとして前記問題点を解決したものである。
パッケージ組立体から導出のリード端子はその端子間隔
がＤａｄであるため熱膨張係数差による接続部の熱的ス
トレスが緩和されはんだ付は後の接続部の信頬性が向上
する。またはんだ付は前状態において２反りまたはうね
り等に起因する微細な凹凸によって、多数のリード端子
と回路基板側導体パターンとは対面する三個所のリード
端子を除いた他の端子はたとえ微細空隙で対接していて
もはんだ付は時のりフロー加熱によりリード端子が沈下
するので安定な表面実装が可能となる。
がＤａｄであるため熱膨張係数差による接続部の熱的ス
トレスが緩和されはんだ付は後の接続部の信頬性が向上
する。またはんだ付は前状態において２反りまたはうね
り等に起因する微細な凹凸によって、多数のリード端子
と回路基板側導体パターンとは対面する三個所のリード
端子を除いた他の端子はたとえ微細空隙で対接していて
もはんだ付は時のりフロー加熱によりリード端子が沈下
するので安定な表面実装が可能となる。
以下、第１図及び同図Ａ部の拡大図を示す第２図を参照
しながら実施例を説明する。
しながら実施例を説明する。
図中、１は例えばセラミック焼成になる外形寸法りを有
するＩＣＣ組立基板１示示ＩＣ立基板１は単層の基板が
示されるが、これは積層セラミック基板であっても構わ
ない。
するＩＣＣ組立基板１示示ＩＣ立基板１は単層の基板が
示されるが、これは積層セラミック基板であっても構わ
ない。
２は前記組立基板１に搭載されたＬＳＩ等の部品。
３は組立基板１の端子孔７に装着されたリード端子、及
び４は端子孔７の周辺にパターン付けされた前記リード
端子３のはんだ付は用ランドリング形成部であり該ラン
ドリング４を介して、端子３はＩＣ内部回路と接続され
る。
び４は端子孔７の周辺にパターン付けされた前記リード
端子３のはんだ付は用ランドリング形成部であり該ラン
ドリング４を介して、端子３はＩＣ内部回路と接続され
る。
然しリード端子３装着用の端子孔７はセラミック焼成前
、グリーンシートの段階で予形成されたものである。ま
たリード端子３は端子孔７の裏面側からのみ装着可能と
する鍔９を具備する。
、グリーンシートの段階で予形成されたものである。ま
たリード端子３は端子孔７の裏面側からのみ装着可能と
する鍔９を具備する。
図示リード端子３の間隔ｄは、 ＩＣ組立基板の外形寸
法りに対して例えば、１７３〜１／４Ｄとされ、基板裏
面の略中央に位置させて配列される。該端子間隔ｄを小
さくすると表面実装パッケージ組立体の実装姿態が不安
定となるので注意を要する。
法りに対して例えば、１７３〜１／４Ｄとされ、基板裏
面の略中央に位置させて配列される。該端子間隔ｄを小
さくすると表面実装パッケージ組立体の実装姿態が不安
定となるので注意を要する。
第２図拡大断面図からリード端子３の具体的構成が更に
明確となる。
明確となる。
パターン付けされたランドリング４とリード端子３の接
続は、スクリーン印刷法により接続部に予めペースト状
はんだを所定量塗着した組立基板１を、はんだ融点以上
のりフロー加熱炉に通過させることで図示５．５′の如
きはんだバンプが形成される。
続は、スクリーン印刷法により接続部に予めペースト状
はんだを所定量塗着した組立基板１を、はんだ融点以上
のりフロー加熱炉に通過させることで図示５．５′の如
きはんだバンプが形成される。
しかして第１図ハイブリッドｔＣから導出されるリード
端子３をこれと対面する回路基板８の電極パターン６上
に載せ仮止めした後、再びリフロー加熱すれば、第３図
状態のはんだ付けが完了する。
端子３をこれと対面する回路基板８の電極パターン６上
に載せ仮止めした後、再びリフロー加熱すれば、第３図
状態のはんだ付けが完了する。
この場合、リード端子３と電極パターン６は。
少な（とも三点は完全接触し、残りの端子３は電極パタ
ーン６と微細空隙で対接していたとしてもリフロー加熱
炉によるはんだ付は時、電極パターン面に倣ってリード
端子３が沈下するによって。
ーン６と微細空隙で対接していたとしてもリフロー加熱
炉によるはんだ付は時、電極パターン面に倣ってリード
端子３が沈下するによって。
第３図に示す如き確実なはんだ付けが施行されることに
なる。
なる。
以上説明した本発明のハイブリッドＩＣによれば。
リード端子が基板の凹凸面に倣って沈下するため常に安
定なはんだ付けが行われることになる。従って、これを
高集積化ＩＣパッケージに適用すればはんだ付けによる
表面実装が極めて容易にかつ接続部の信頼性も向上する
利点がある。
定なはんだ付けが行われることになる。従って、これを
高集積化ＩＣパッケージに適用すればはんだ付けによる
表面実装が極めて容易にかつ接続部の信頼性も向上する
利点がある。
第１図は本発明パッケージ組立体の基本構成断面図。
第２図は第１図のＡ部拡大図。
第３図ははんだ付は後のリード端子拡大図。
第４図は従来リード端子の形成例を示す斜視図。
図中、１はＩＣ基板、 ２は基板搭載部品。
３はリード端子、４はランドリング。
６は回路基板の電極パターン。
及び８は回路基板である。
Claims (1)
- パッケージ裏面に端子孔（７）にはんだで固定された
複数のリード端子（３）を備え、かつ該端子（３）をこ
れと対面する回路基板（８）の電極（６）に載置しては
んだ付けするさい、前記リード端子（３）が沈下するよ
うにされたことを特徴とするハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27209686A JPS63124557A (ja) | 1986-11-14 | 1986-11-14 | ハイブリツドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27209686A JPS63124557A (ja) | 1986-11-14 | 1986-11-14 | ハイブリツドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124557A true JPS63124557A (ja) | 1988-05-28 |
Family
ID=17509021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27209686A Pending JPS63124557A (ja) | 1986-11-14 | 1986-11-14 | ハイブリツドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041604A (ja) * | 1990-04-18 | 1992-01-07 | Fujitsu Ltd | 光導波路デバイスの固定方法 |
-
1986
- 1986-11-14 JP JP27209686A patent/JPS63124557A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041604A (ja) * | 1990-04-18 | 1992-01-07 | Fujitsu Ltd | 光導波路デバイスの固定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353508B2 (ja) | プリント配線板とこれを用いた電子装置 | |
| EP0544915B1 (en) | Package structure of semiconductor device and manufacturing method therefor | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US5079835A (en) | Method of forming a carrierless surface mounted integrated circuit die | |
| JPS5832785B2 (ja) | 電子部品容器 | |
| JP3519285B2 (ja) | 半導体装置 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JPS63143A (ja) | リ−ドレス部品 | |
| JPH0230169A (ja) | 半導体装置 | |
| JPS5836500B2 (ja) | Ｉｃ用セラミック基板の製造法 | |
| JPS63124557A (ja) | ハイブリツドｉｃ | |
| JPH05211256A (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPS60254646A (ja) | 半導体装置 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPS5994493A (ja) | 電子部品を有する回路基板装置 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JPH0342864A (ja) | 高集積度半導体装置 | |
| JPS59224147A (ja) | 半導体装置 |