JPS61264734A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPS61264734A
JPS61264734A JP10675585A JP10675585A JPS61264734A JP S61264734 A JPS61264734 A JP S61264734A JP 10675585 A JP10675585 A JP 10675585A JP 10675585 A JP10675585 A JP 10675585A JP S61264734 A JPS61264734 A JP S61264734A
Authority
JP
Japan
Prior art keywords
substrate
thin metal
metal tape
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10675585A
Other languages
English (en)
Inventor
Yoshihiro Yoshida
芳博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10675585A priority Critical patent/JPS61264734A/ja
Publication of JPS61264734A publication Critical patent/JPS61264734A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、ＬＳＩチップなどの半導体装置チップを実装
する方法に関するものである。
（従来技術） ＬＳＩチップを基板に実装する方法として、ＬＳＩチッ
プの電極と基板の電極との間に熱圧着性異方性導電膜を
介在させ、ＬＳＩチップと基板とを位置決めした後、熱
圧着させる方法が試みられている。
熱圧着性異方性導電膜は、例えば低融点半田微粒子を熱
圧着可能なベースゴムに均一に分散させたものである。
しかしながら、熱圧着性異方性導電膜を用いたこの実装
方法は、そのパッケージング方法がまだ開発されていな
い。
（目的） 本発明は、熱圧着性異方性導電膜を用いた半導体装置チ
ップの実装方法において、信頼性の高い実装方法を提供
することを目的とするものである。
（構成） 本発明は、基板上で半導体装置チップがボンディングさ
れる部分の周囲に絶縁層とその上の半田付は可能な金属
のメタライソング層からなる突起部を形成し、 前記突起部の内側部分に熱圧着性異方性導電膜を用いて
半導体装置チップをフェースダウンボンディングし、 一方、所定の形状の中央部の片面に弾性材料層が形成さ
れ、この所定の形状の内側の周辺部の両面に半田メッキ
層が形成され、その所定の形状に切り出せるようにされ
た金属薄テープを用意しておき、この金属薄テープを前
記弾性材料層が前記半導体チップに対向するように前記
基板に位置合せし、 前記金属薄テープの半田メッキ層と前記基板の突起部の
メタライジング層とを熱圧着して半田付けすることを特
徴とする方法である。
以下、実施例について具体的に説明する。
（１）第１図に示されるように、導体パターン３が形成
された基板２にＬＳＩチップ４をフェースダウンボンデ
ィングする部分の周囲に絶縁層６とその上の半田付は可
能な金属のメタライジング層８から成る突起部１０を形
成する。突起部１０は第２図に示されるように、ＬＳＩ
チップ４をボンディングする部分を囲むように形成され
る。
この突起部１０を持つ基板２に、ＬＳＩチップ４を熱圧
着性異方性導電膜１２を用いてボンディングする。
（２）一方、第３図に示されるような半田付は可能な金
属薄テープ１４を用意する。
この金属薄テープ１４は次のように形成されている。
（ａ）ＬＳＩチップ４の外形寸法より１〜３ｍｍ大きな
矩形部分１６の周囲に、溝１８．２０がエツチングある
いはプレスで形成されており、矩形部分１６と他の金属
薄テープ部分とは幅の狭い横部分２２．２４によりつな
がっている。
（ｂ）矩形部分１６の中央にはＬＳＩチップ４の大きさ
程度にシリコーンゴム膜２６が形成されている。このシ
リコーンゴム膜２６は塗布法や印刷法により形成するこ
とができる。
（ｅ）矩形部分１６内でシリコーンゴム膜２６の外側に
０．１〜０．５ｍｍの間隔を置いて金属薄テープ１４の
両面に半田メッキ２８が施されている。
（３）第４図に示されるように、基板２上のＬＳＩチッ
プ４と金属薄テープ１４のシリコーンゴム膜２６が対向
して重なるように位置合せを行ない、第５図に示される
ように、先端に加熱部分３０をもつ治具３２で金属薄テ
ープ１４の半田メッキ部分２８を基板２の突起部ｌＯに
押し付け、加熱した後、半田が固まる温度まで冷却させ
る。このとき金属薄テープ１４の矩形部分１６は他の治
具により金属薄テープ１４の他の部分より切り離される
。
（４）第６図、第７図はＬＳＩチップ４の実装完成状態
を表わす図である。このときシリコーンゴム層２６は金
属薄テープ１６によって押えられ。
金属薄テープ１６は周辺が半田付けされているのでシリ
コーンゴム層２６の復元力は常にＬＳＩチップ４を押え
つける方向に働く、また、金属薄テープ１６の端近辺は
皺になるが、第８図に示されるように金属薄テープ１６
の両面に半田メッキ２８が施されているので、金属薄テ
ープ１６の相互の重なり部分が半田付けされ、内部を密
封状態にする。
なお、金属薄テープ１６及び基板２上の突起部１０は実
施例では矩形にしているが、矩形に限られず他の形状で
もよい。　　　　　　　　　　　　　　る。
（効果） 本発明の実装方法によれば１次のような効果を達成する
ことができる。
（１）金属テープを用いるのでシールド効果かある。
（２）常に半導体装置チップを基板に押えつける力が働
くので接続の信頼性が高くなる。
（３）密封状態になり湿気の混入を防ぐ。
【図面の簡単な説明】
第１図は基板にＬＳＩチップをボンディングした状態を
示す断面図、第２図は基板上の突起部を示す斜視図、第
３図は金属薄テープを示す平面図、第４図は金属薄テー
プと基板の位置合せ状態を示す断面図、第５図は熱圧着
状態を示す断面図、第６図は実装完了状態を示す断面図
、第７図は同状態を示す外観斜視図、第８図は第７図に
おける金属薄テープの周辺部の圧着状態を示す断面図で
あ２・・・・・・基板、 ４・・・・・・ＬＳＩチップ、 ６・・・・・・絶縁層、 ８・・・・・・メタライジング層、 １０・・・・・・突起部、 １２・・・・・・熱圧着性異方性導電膜、１６・・・・
・・金属薄テープ。 ２６・・・・・・シリコーンゴム層、 ２８・・・・・・半田メッキ層。

Claims (1)

    【特許請求の範囲】
  1. （１）基板上で半導体装置チップがボンディングされる
    部分の周囲に絶縁層とその上の半田付け可能な金属のメ
    タライジング層からなる突起部を形成し、 前記突起部の内側部分に熱圧着性異方性導電膜を用いて
    半導体装置チップをフェースダウンボンディングし、 一方、所定の形状の中央部の片面に弾性材料層が形成さ
    れ、この所定の形状の内側の周辺部の両面に半田メッキ
    層が形成され、その所定の形状に切り出せるようにされ
    た金属薄テープを用意しておき、この金属薄テープを前
    記弾性材料層が前記半導体チップに対向するように前記
    基板に位置合せし、 前記金属薄テープの半田メッキ層と前記基板の突起部の
    メタライジング層とを熱圧着して半田付けすることを特
    徴とする半導体装置の実装方法。
JP10675585A 1985-05-17 1985-05-17 半導体装置の実装方法 Pending JPS61264734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10675585A JPS61264734A (ja) 1985-05-17 1985-05-17 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10675585A JPS61264734A (ja) 1985-05-17 1985-05-17 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPS61264734A true JPS61264734A (ja) 1986-11-22

Family

ID=14441725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10675585A Pending JPS61264734A (ja) 1985-05-17 1985-05-17 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPS61264734A (ja)

Similar Documents

Publication Publication Date Title
JPH08186151A (ja) 半導体装置及びその製造方法
JPH01205544A (ja) 集積回路装置の組立テープ
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH09162230A (ja) 電子回路装置及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP3670371B2 (ja) 半導体装置およびその製造方法
JPS61264734A (ja) 半導体装置の実装方法
JP2756791B2 (ja) 樹脂封止型半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH0777255B2 (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH11224918A (ja) 半導体装置及びその製造方法
JPH03228334A (ja) 半導体装置およびその接続方法
JPS63284831A (ja) 混成集積回路の製造方法
JP2551243B2 (ja) 半導体装置
JP2817425B2 (ja) 半導体装置の実装方法
JPH0451056B2 (ja)
JPH04269841A (ja) 半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JP2840232B2 (ja) 半導体装置及びその製造方法
JPH11111737A (ja) 半導体装置
JPH0448769A (ja) 半導体装置