JP2001044245A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法

Info

Publication number
JP2001044245A
JP2001044245A JP11219440A JP21944099A JP2001044245A JP 2001044245 A JP2001044245 A JP 2001044245A JP 11219440 A JP11219440 A JP 11219440A JP 21944099 A JP21944099 A JP 21944099A JP 2001044245 A JP2001044245 A JP 2001044245A
Authority
JP
Japan
Prior art keywords
solid
transparent substrate
state imaging
imaging device
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11219440A
Other languages
English (en)
Inventor
Keiji Sasano
啓二 笹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11219440A priority Critical patent/JP2001044245A/ja
Priority to TW089115032A priority patent/TW473949B/zh
Publication of JP2001044245A publication Critical patent/JP2001044245A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 透明基板に配線パターンを形成するのに多く
の工程数と時間を要するうえ、透明基板と固体撮像素子
の間(電気的接合部)で接続不良が発生する。 【解決手段】 電極パッド6上にバンプ7が形成された
固体撮像素子3と、導電性ペーストにより形成された配
線パターン4を有する透明基板2とを備えた固体撮像装
置1であって、導電性ペーストにより形成された配線パ
ターン4にバンプ7を接続させて透明基板2と固体撮像
素子3を電気的に接合してなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CCD(Charge Co
upled Device) センサ等の固体撮像装置及びその製造方
法に関する。
【0002】
【従来の技術】一般に、スキャナーやファクシミリ、ビ
デオカメラなどの画像入力装置には、CCDリニアセン
サやCCDエリアセンサ等の固体撮像装置が用いられて
いる。また近年では、電子部品の小型・薄型化要求への
対応として、固体撮像装置の製造方法にCOG(Chip On
Glass) と呼ばれる実装方式が採用されている。
【0003】上記COGによる実装方式では、導電材料
によりパターン形成された透明基板とバンプ形成された
固体撮像素子とが電気的に接合され、かつ透明基板と固
体撮像素子が接着剤により固着される。また、透明基板
と固体撮像素子の電気的な接合は、透明基板に形成され
た配線パターンに固体撮像素子側のバンプを圧接するこ
とにより行われる。そして、その圧接状態の下で透明基
板と固体撮像素子の間に樹脂(接着剤)を介在させるこ
とにより、両者の機械的な接合がなされる。
【0004】
【発明が解決しようとする課題】しかしながら従来にお
ける固体撮像装置の製造方法においては、透明基板に配
線パターンを形成するにあたり、先ず、透明基板の全面
に真空蒸着法あるいはスパッタリング法によってアルミ
ニウム等の金属膜を形成し、その上に酸化防止のための
ITO膜(酸化インジウム膜)を成膜したのち、マスキ
ングやエッチング加工を施してパターニングしている。
そのため、パターン形成に多くの工数と時間を要し、こ
のことが透明基板の材料コスト、ひいては固体撮像装置
全体のコストを上げる原因になっている。
【0005】また、上記従来方法によって得られた固体
撮像素子では、配線パターンの厚みが最大でも1μm程
度と非常に薄いうえ、パターン自体も硬く形成されるた
め、固体撮像素子側でのバンプ高さにバラツキがある
と、各々のバンプを均一に配線パターンに加圧できなく
なる。そのため、透明基板と固体撮像素子の電気的接合
部に残留応力が生じ、接続不良を招く虞れがあった。し
たがって従来では、固体撮像素子にバンプ形成を行った
後で、必ずバンプ高さを揃えるためのレベリング処理を
行う必要があった。また、ラインセンサ用の固体撮像素
子では、素子の幅が0.3〜2.0mm,長さが30〜
100mmと非常に細長い構造になっているため、受光
部を覆う上層膜(有機膜)との熱膨張差によって素子自
体が凸状に反ってしまう。そのため、前述のレベリング
処理を行ってバンプ高さを均一にしたとしても、接続不
良の発生を確実に防止することが困難であった。
【0006】
【課題を解決するための手段】本発明に係る固体撮像装
置は、電極パッド上にバンプが形成された固体撮像素子
と、導電性ペーストにより形成された配線パターンを有
する透明基板とを備えたもので、上記導電性ペーストに
より形成された配線パターンにバンプを接続させて透明
基板と固体撮像素子を電気的に接合した構成となってい
る。
【0007】この固体撮像装置によれば、透明基板の配
線パターンを導電性ペーストで形成しているため、これ
を製造する際のパターン形成ではそれに要する工程数や
加工時間を削減して透明基板の材料コストを下げること
が可能となる。また、導電性ペーストがバンプ(金属突
起)よりも軟らかく、しかも厚膜形成が容易であるた
め、バンプ高さのバラツキや固体撮像素子の反りによっ
て生じるバンプ圧接時の圧力バラツキを配線パターン側
で吸収することが可能となる。
【0008】また、本発明に係る固体撮像装置の製造方
法は、透明基板に導電性ペーストによって配線パターン
を形成する工程と、固体撮像素子の電極バッド上にバン
プを形成する工程と、配線パターンとバンプを位置合わ
せしつつ透明基板と固体撮像素子を互いに圧接すること
により、両者を電気的に接合させる工程とを有するもの
となっている。
【0009】この固体撮像装置の製造方法によれば、透
明基板に導電性ペーストによって配線パターンを形成す
るようにしているため、パターン形成に要する工程数や
加工時間を削減して透明基板の材料コストを下げること
が可能となる。また、導電性ペーストがバンプ(金属突
起)よりも軟らかく、しかも厚膜形成が容易であるた
め、透明基板と固体撮像素子を圧接した際には、バンプ
高さのバラツキや固体撮像素子の反りによって生じるバ
ンプ圧接時の圧力バラツキを配線パターン側で吸収する
ことが可能となる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
【0011】図1は本発明の実施形態に係る固体撮像装
置の構成を説明するもので、(a)はその平面図、
(b)はその側面図である。また、(c)は図中P部の
拡大図、(c)は図中J部の拡大図である。図示した固
体撮像装置1においては、ベースとなる透明基板2の上
にベア・チプ状態で固体撮像素子3が実装されている。
【0012】透明基板2は、光学ガラス等からなるもの
で、平面視四角形に形成されている。透明基板2の主面
には複数の配線パターン4が形成されている。各々の配
線パターン4の一端部4Aは、固体撮像素子3の電極配
置に対応して素子搭載エリア内に配置され、同他端部4
Bは、透明基板2の一辺部に所定のピッチで配置されて
いる。そして、それらの一端部4Aと他端部4Bの間を
引き回すように配線パターン4がレイアウトされてい
る。
【0013】固体撮像素子2は、例えばCCDエリアセ
ンサ用チップを構成するもので、平面視長方形に形成さ
れている。固体撮像素子2の主面上には、略中央部に位
置して受光部5が形成されている。また、固体撮像素子
2の主面上には、受光部5の外側に位置して複数の電極
パッド(アルミパッド等)6が形成されている。さら
に、各々の電極パッド6上にはバンプ7が形成されてい
る。
【0014】また、上記透明基板2の素子搭載エリアに
は透明樹脂8が塗布されている。この透明樹脂8は、透
明基板2と固体撮像素子3との間(隙間部分)に介在
し、これによって両者(2,3)が機械的に接合されて
いる。さらに、透明基板2の配線パターン4の一端部4
Aには、固体撮像素子3に設けられたバンプ7が接続
し、これによって両者(2,3)が電気的に接合されて
いる。
【0015】一方、透明基板2の一辺部にはフレキシブ
ル基板9が取り付けられている。フレキシブル基板9に
は、上記配線パターン4の他端部4Bと同じピッチで複
数の配線パターン10が形成されている。そして、透明
基板2とフレキシブル基板9とは、互いに対応する配線
パターン4,10の端部4B,10A同士を異方性導電
膜(又は異方性導電樹脂)11を介して熱圧着すること
により、電気的かつ機械的に接合されている。
【0016】ここで、本実施形態に係る固体撮像素子1
において、その主たる特徴部分は、透明基板2上にレイ
アウトされた配線パターン4が導電性ペーストによって
形成されている点にある。導電性ペーストは、金属微粉
末を樹脂と混練してペースト状にしたものである。この
導電性ペーストによるパターン形成により、配線パター
ン4の厚みは10μm以上確保されている。
【0017】ちなみに、導電性ペースト材料としては、
金属微粉末に銀(Ag)を用いた銀ペーストがコスト的
に好ましいが、これ以外にも、例えば金(Au)を用い
た金ペーストや、銀または金にパラジウム(Pd),白
金(Pt)を付加した貴金属ペースト、或いは銅(C
u)、ニッケル(Ni)を用いた卑金属ペーストであっ
てもよい。また、金属微粉末と混練される樹脂材料とし
ては、熱硬化性樹脂、熱可塑性樹脂のいずれであっても
良い。
【0018】続いて、上記構成からなる固体撮像装置1
の製造方法について説明する。
【0019】先ず、所定の寸法に加工された透明基板2
を用意したら、これをスクリーン印刷機にセットする。
次に、スクリーンマスクを透明基板2の上に被せたの
ち、スクリーンマスク上に供給された導電性ペースト
を、スキージによりスリーンマスクの開口部を通して透
明基板2の表面に転写させる。これにより、スクリーン
マスクの開口形状に対応して、図2(a)に示すよう
に、透明基板2に導電性ペーストによって配線パターン
4が一括形成される。
【0020】このとき、透明基板2とスクリーンマスク
の隙間や、そのマスク厚などの印刷条件を適宜設定する
ことにより、図2(b)に示すように、透明基板2上に
t=10μm以上、望ましくは30μm以上の厚みで配
線パターン4を形成する。また、配線パターン4を形成
した後(スクリーン印刷後)は、熱処理によって導電性
ペーストを適度に硬化させる。
【0021】一方、固体撮像素子3に対しては、図3
(a)に示すように、素子外周部に配置された各々の電
極パッド6上にバンプ7を形成する。このバンプ7は、
例えばキャピラリ等のワイヤボンディングツールを用い
て、図3(b)に示すように、Auワイヤ(金ワイヤ)
の先端に形成したボールを電極パッド6に熱圧着したの
ち、ボール部分を残すように金ワイヤをカットすること
で形成される。こうして形成されたバンプ7は、一般に
ボールバンプと呼ばれている。
【0022】次いで、前述のようにパターン形成した透
明基板2とバンプ形成した固体撮像素子3を互いに対向
させるとともに、各々の配線パターン4の一端部4A
(図1参照)とこれに対応するバンプ7を位置合わせし
つつ、透明基板2と固体撮像素子3を互いに圧接する。
これにより、配線パターン4の一端部4Aにバンプ7が
押し付けられる。
【0023】このとき、バンプ7が金属(本例ではA
u)で形成されているのに対し、配線パターン4がそれ
よりも軟らかい導電性ペーストで形成されているため、
バンプ7との間に働く加圧力によって配線パターン4の
一端部4Aが凹状に変形する。また、配線パターン4が
10μm以上の厚みをもって形成されていることから、
バンプ7の高さにバラツキが生じていたり、固体撮像素
子3に反りが生じていても、それに伴うバンプ圧接時の
各バンプ7間の圧力バラツキが配線パターン4側で吸収
される。これにより、各々の配線パターン4の一端部4
Aにバンプ7が接続されるとともに、透明基板2と固体
撮像素子3が電気的に接合される。
【0024】続いて、透明基板2と固体撮像素子3を圧
接状態に保持したまま、それらの隙間部分に紫外線硬化
型或いは熱硬化型等の透明樹脂8を流し込んだのち、紫
外線照射或いは加熱処理等によって透明樹脂8を硬化さ
せる。これにより、透明基板2と固体撮像素子3が透明
樹脂8によって機械的に接合されるとともに、それらの
電気的接合部(配線パターン4とバンプ7の接続部分)
が透明樹脂8で保持される。なお、配線パターン4とバ
ンプ7の接続は、透明基板2の素子搭載エリアに透明樹
脂8を塗布し、これを硬化させた後で行ってもよい。
【0025】その後、透明基板2の一辺部にフレキシブ
ル基板9を重ね合わせるとともに、透明基板2側の配線
パターン4の他端部4Bにフレキシブル基板9側の配線
パターン10の端部10Aを位置合わせしつつ、それら
を異方性導電膜1を介して熱圧着する。これにより、透
明基板2とフレキシブル基板9が電気的かつ機械的に接
合される。以上で、図1に示す固体撮像装置1が得られ
る。
【0026】このように本実施形態においては、導電性
ペーストをスクリーン印刷法により転写することで透明
基板2に配線パターン4を形成するようにしているた
め、従来に比較してパターン形成のための工程数が少な
くなるとともに、その所要時間が大幅に短くなる。具体
的には、パターン形成の工程数が導電性ペーストの塗布
と硬化の2工程で済むとともに、パターン形成の所要時
間が10分以下と短くなる。これにより、パターン形成
に要する加工費用を大幅に安くすることができるため、
その分だけ透明基板2の材料コストを低減することが可
能となる。
【0027】また、厚膜形成が容易な導電性ペーストを
用いて配線パターン4を形成しているため、バンプ7高
さにバラツキが生じていたり、固体撮像素子3に反りが
生じていても、各々のバンプ7を均一に加圧した状態で
配線パターン4の一端部4Aに接続させることができ
る。これにより、バンプ7高さのバラツキや固体撮像素
子3の反りに起因した接続不良の発生を有効に防止する
ことが可能となる。また、バンプ高さを均一に揃えるた
めのレベリング処理も不要となる。
【0028】なお、上記実施形態においては、透明基板
2に導電性ペーストによって配線パターン4を形成する
にあたり、スクリーン印刷法を用いるようにしたが、こ
れ以外にも、例えばディスペンス法やスタンピング法を
用いるようにしてもよい。
【0029】また、上記実施形態においては、透明基板
2と固体撮像素子3の間に透明樹脂8を流し込んで両者
を機械的に接合したものを例示したが、本発明はこれに
限らず、例えば図4に示すように、固体撮像素子3の受
光部5を覆わないよう、固体撮像素子3の周辺部のみ紫
外線硬化型や熱硬化型等の樹脂12を塗布し、かつ該樹
脂12を紫外線照射や加熱処理等により硬化させて透明
基板2と固体撮像素子3を機械的に接合するものにも同
様に適用可能である。
【0030】
【発明の効果】以上説明したように本発明の固体撮像装
置及びその製造方法によれば、ベースとなる透明基板に
導電性ペーストによって配線パターンを形成しているた
め、パターン形成に要する工程数と加工時間を削減して
透明基板の材料コストを下げることができる。これによ
り、固体撮像装置のコストダウンが図られる。また、バ
ンプ高さにバラツキがあったり、固体撮像素子に反りが
生じていても、それに伴うバンプ圧接時の圧力バラツキ
を配線パターン側で吸収することができる。これによ
り、透明基板と固体撮像素子の間に良好な電気的接合状
態が得られる。その結果、接続不良の発生を確実に防止
できるとともに、固体撮像装置の信頼性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る固体撮像装置の構成を
説明する図である。
【図2】本発明の実施形態に係る固体撮像装置の製造方
法を説明する図(その1)である。
【図3】本発明の実施形態に係る固体撮像装置の製造方
法を説明する図(その2)である。
【図4】本発明の他の適用例を説明する図である。
【符号の説明】
1…固体撮像装置、2…透明基板、3…固体撮像素子、
4…配線パターン、5…受光部、6…電極パッド、7…
バンプ、8…透明樹脂、9…フレキシブル基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電極パッド上にバンプが形成された固体
    撮像素子と、 導電性ペーストにより形成された配線パターンを有する
    透明基板とを備え、 前記導電性ペーストにより形成された配線パターンに前
    記バンプを接続させて前記透明基板と前記固体撮像素子
    を電気的に接合してなることを特徴とする固体撮像装
    置。
  2. 【請求項2】 透明基板に導電性ペーストによって配線
    パターンを形成する工程と、 固体撮像素子の電極バッド上にバンプを形成する工程
    と、 前記配線パターンと前記バンプを位置合わせしつつ前記
    透明基板と前記固体撮像素子を互いに圧接することによ
    り、両者を電気的に接合させる工程とを有することを特
    徴とする固体撮像装置の製造方法。
JP11219440A 1999-08-03 1999-08-03 固体撮像装置及びその製造方法 Pending JP2001044245A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11219440A JP2001044245A (ja) 1999-08-03 1999-08-03 固体撮像装置及びその製造方法
TW089115032A TW473949B (en) 1999-08-03 2000-07-27 Solid-state image sensing device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11219440A JP2001044245A (ja) 1999-08-03 1999-08-03 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001044245A true JP2001044245A (ja) 2001-02-16

Family

ID=16735451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11219440A Pending JP2001044245A (ja) 1999-08-03 1999-08-03 固体撮像装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2001044245A (ja)
TW (1) TW473949B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060114A (ja) * 2001-08-17 2003-02-28 Sony Corp 半導体装置及び固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060114A (ja) * 2001-08-17 2003-02-28 Sony Corp 半導体装置及び固体撮像装置

Also Published As

Publication number Publication date
TW473949B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
EP0827191A2 (en) Semiconductor device mounting structure
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP3326382B2 (ja) 半導体装置の製造方法
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
US6177730B1 (en) Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
JP5052605B2 (ja) 半導体チップ
JP2744476B2 (ja) 半導体装置およびその製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2001044245A (ja) 固体撮像装置及びその製造方法
JP3343071B2 (ja) 撮像素子の実装方法
JP2006245359A (ja) 光電変換装置及びその製造方法
JP3719900B2 (ja) 半導体装置及びその製造方法
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JPH08213428A (ja) 半導体装置の実装方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP2574559B2 (ja) イメージセンサの製造方法
JP2001077295A (ja) 半導体装置の製造方法
JP3829649B2 (ja) フリップチップ実装方法
JP4840953B2 (ja) 光半導体装置の作製方法
JPH0982757A (ja) 半導体装置とその半導体装置の製造方法
JP3232805B2 (ja) バンプ電極の形成方法
JPH0917986A (ja) 固体撮像装置とその製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JP3131246B2 (ja) バンプを有するベアチップの実装方法
JP2785441B2 (ja) 半導体装置とその製造方法