JP2006294650A - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP2006294650A
JP2006294650A JP2005109079A JP2005109079A JP2006294650A JP 2006294650 A JP2006294650 A JP 2006294650A JP 2005109079 A JP2005109079 A JP 2005109079A JP 2005109079 A JP2005109079 A JP 2005109079A JP 2006294650 A JP2006294650 A JP 2006294650A
Authority
JP
Japan
Prior art keywords
electronic component
pad electrode
wiring board
region
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005109079A
Other languages
English (en)
Inventor
Ichiro Koiwa
一郎 小岩
Mitsuhiro Watanabe
充広 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MULTI KK
Oki Electric Industry Co Ltd
Multi Inc
Original Assignee
MULTI KK
Oki Electric Industry Co Ltd
Multi Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MULTI KK, Oki Electric Industry Co Ltd, Multi Inc filed Critical MULTI KK
Priority to JP2005109079A priority Critical patent/JP2006294650A/ja
Priority to US11/397,711 priority patent/US20060223231A1/en
Publication of JP2006294650A publication Critical patent/JP2006294650A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】バンプ領域を備える電子部品とパッド電極領域を備える配線基板とを電気的導通を確保して確実に接続する実装方法を提供する。
【解決手段】上記課題を解決するため、バンプ領域５を備える電子部品４とパッド電極領域３を備える配線基板２とを電気的導通を確保して接続する実装方法であって、前記配線基板のパッド電極領域の表面は、０．１μｍ（Ｒｚｊｉｓ）以上の粗化処理面を備え、当該パッド電極領域の粗化処理面上に半硬化状態の熱硬化型接着樹脂層６を設け、前記電子部品のバンプ領域と配線基板のパッド電極領域とが対向配置されるように重ね合わせ、加圧加熱圧着することを特徴とした電子部品の実装方法を採用する。そして、前記配線基板のパッド電極領域の粗化処理面は、パッド電極をエッチング加工すること等により得られる。
【選択図】 図２

Description

本件発明は、バンプ領域を備える電子部品とパッド電極領域を備える配線基板とを電気的導通を確保して接続する実装方法である。特に、フリップチップ部品等のように多くの電極を備える電子部品を配線基板に実装するのに好適な実装方法に関する。
近年の電気製品及び電気機器には、多機能化が求められると同時に、それらの機器自体の小型化に対する要求も止まるところがなく、電気製品及び電子機器の所謂、軽薄短小化が進行している。従って、その内部に納められるプリント配線板及びそこに搭載される電子部品に対しても、限られた収納スペースの中で、より高機能の性能を発揮出来るような要求が行われる。
このようなトレンドの中で求められる要求品質の一つとして、小型化した配線基板の中に、小型且つ高性能のチップ部品等をいかにして搭載するかである。即ち、配線基板と搭載電子部品との接続信頼性の高い実装をいかに行うかである。このような実装技術が未熟であれば、配線基板、チップ部品等の電子部品、それぞれ単体として見たときの品質が如何に優れていても、電気製品及び電子機器の長寿命化を達成出来ないばかりか、製品品質の安定化が出来ず、引いては消費者の信頼を裏切ることにも繋がる。
従って、搭載電子部品の配線基板に対する実装技術には、種々の研究が行われ、その結果として、種々の実装技術が提案されてきた。例えば、特許文献１にあるように、半導体チップ等の電子部品を配線基板に実装するための電子部品実装技術として、異方性導電フィルムであるＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて、電極回路を接合する手段を採用することが提唱されている。ところが、異方性導電フィルムの内部には、導電粒子が分散しており、この分散状態にバラツキがあると場所的に導電粒子の存在量にバラツキがあるのが通常である。そして、当該導電粒子の場所的バラツキにより、部品実装を行う場合の加熱圧着時に、電子部品等のバンプ領域と配線基板のパッド領域との接合がうまくいかず、剥離した状態が形成される場合がある。また、異方性導電フィルムを用いる場合には、回路間にも層間導通に寄与しない導電粒子が残留しており、絶縁性が低下する要因ともなっていた。このような剥離現象が起きれば、電気的な意味での高い接続信頼性を得ることはできず、絶縁性の低下は製品寿命を短くし、製品歩留まりも著しく低下することになる。
このような問題を解決しようとして、特許文献２には、特に微細ピッチとなるフリップチップ法によるベアチップ等の電子部品実装時に、チップ電極側バンプと基板電極の接合部から導電粒子を逃げないようにするため、予めバンプ先端部にのみニッケル等の硬質の導電粒子を転写させ、又は付着させて、その後に、エポキシ樹脂、硬化剤等を主成分とする絶縁性の樹脂でバンプと基板電極間を接着、封止することで、導電粒子を逃げないようにすること、また隣接端子間の不要な導電粒子を無くすことで、電極間を確実に電気的結合し、かつ隣接端子間の電気的な絶縁性を向上せしめて、信頼性の高い電子部品の実装を可能にする実装方法が開示されている。
即ち、特許文献２に開示の実装方法においては、チップ電極側バンプと基板電極の接合部との確実な電気的導通を得るためには、ニッケル等の硬い微細金属粒である導電粒子を、バンプに塗布した導電性接着剤によりバンプの接合面上に付着させ、熱圧着時の加圧によりバンプ１２と基板電極との間に咬合状態で埋設される。
特開平８−２２２５９９号公報（請求項３） 特開平１１−１３５９２５号公報（請求項１）
しかしながら、特許文献２に開示の実装方法において、次のような問題点がある。ニッケル等の硬い微細金属粒である導電粒子を、チップ電極側バンプに塗布した導電性接着剤によりバンプの接合面上に付着させる必要があるが、一旦チップ電極側バンプに付着させた導電粒子が、その後の取扱により脱落するという現象がある。
また、チップ電極側バンプに付着させた導電粒子が脱落に到らなくとも、付着状態が強固でない場合には、熱圧着時の加圧により回路間の絶縁層内に遊離して、絶縁層の電気的絶縁性が低下する原因となる場合もある。
以上のことから、市場では、バンプ領域を備える電子部品とパッド電極領域を備える配線基板との電気的導通を確保して接続する実装方法であって、上記問題点を解消する実装方法が望まれてきた。
本件発明に係る電子部品の実装方法の基本的概念は、バンプ領域を備える電子部品とパッド電極領域を備える配線基板とを電気的導通を確保して接続する実装方法であって、前記配線基板のパッド電極領域の表面は、０．１μｍ（Ｒｚｊｉｓ）以上の粗化処理面を備え、当該パッド電極領域の粗化処理面上に半硬化状態の熱硬化型接着樹脂層を設け、前記電子部品のバンプ領域と配線基板のパッド電極領域とが対向配置されるように重ね合わせ、加圧加熱圧着することを特徴としたものである。
そして、本件発明に係る電子部品の実装方法において、前記配線基板のパッド電極領域の粗化処理面は、パッド電極をエッチング加工することにより得られるものである事が好ましい。
更に、本件発明に係る電子部品の実装方法において、前記配線基板のパッド電極領域の粗化処理面は、電解法又は無電解法で電着させて形成した突起形状を備えるものを採用することも好ましい。
そして、本件発明に係る電子部品の実装方法において、前記電子部品のバンプ領域を構成する金属成分と、前記配線基板のパッド電極領域を構成する金属成分との、ビッカース硬度の差が１５Ｈｖ以上であることが好ましい。
本件発明に係る電子部品の実装方法において、前記電子部品は、フリップチップ部品である事が好ましい。
そして、本件発明に係る電子部品の実装方法において、当該フリップチップ部品は、その電極面に、バンプ領域に対応した位置のみ開口したコンタクトホールを形成したパッシベーション被膜を備え、当該コンタクトホール内を導電材で埋設したパッシベーション被膜付フリップチップ部品である事が好ましい。
また、前記電子部品には、バンプ領域を備えた配線基板を用いることも可能である。
そして、パッド電極領域を備える配線基板は、パッド電極領域が配線基板の基材内に埋設配置され、パッド電極領域の表面と配線基板の基準表面との高さが略同一であるものを用いることが好ましい。
本件発明に係る電子部品の実装方法において、前記熱硬化型接着樹脂層は、エポキシ系熱硬化性樹脂、フェノール系熱硬化性樹脂、ポリイミド系熱硬化性樹脂、ウレタン系熱硬化性樹脂を用いて構成した樹脂層を用いることが好ましい。
そして、前記熱硬化型接着樹脂層は、異方性導電粒子を含むものであっても構わない。
更に、前記熱硬化型接着樹脂層は、レジンフローが１５％〜５０％であることが好ましい。
本件発明に係る電子部品の実装方法は、バンプ領域を備える電子部品とパッド電極領域を備える配線基板とを電気的導通を確保して接続する実装方法であって、前記配線基板のパッド電極領域の表面に、エッチング法若しくは電解による微細金属粒を付着形成して得られるものであり、当該パッド表面からの粗化処理面を構成する粒子等の脱落がない。従って、パッド表面を粗化処理した後の突起形状の脱落もなくハンドリングが容易となり、加熱圧着後の絶縁層内に粗化処理に寄与した突起の遊離現象も起こらず、絶縁層の電気的絶縁性を良好に確保することが可能となる。
また、本件発明に係る電子部品の実装方法は、異方性導電膜に使用されている如き導電粒子を使用しなくとも、前記パッド表面に形成した粗化処理面の突起形状が、電子部品の電極内部に食い込みアンカー効果を発揮するため、確実な電気的導通を確保することが可能となる。更に、配線基板のパッド電極領域の粗化処理を行うにあたっては、一般的なエッチングライン若しくはメッキラインの使用が可能であり、特段の設備投資を要するものではなく、経済的にも優れた生産方法を採用することが可能となる。
本件発明に係る電子部品の実装方法の基本的概念は、上述したように、バンプ領域を備える電子部品とパッド電極領域を備える配線基板とを電気的導通を確保して接続する実装方法であって、前記配線基板のパッド電極領域の表面は、０．１μｍ（Ｒｚｊｉｓ）以上の粗化処理面を備え、当該パッド電極領域の粗化処理面上に半硬化状態の熱硬化型接着樹脂層を設け、前記電子部品のバンプ領域と配線基板のパッド電極領域とが対向配置されるように重ね合わせ、加圧加熱圧着することを特徴としたものである。
この実装方法のフローを、図１及び図２の断面方向から捉えた模式図を用いて説明する。なお、図面中の模式断面は、説明が理解しやすいように記載したのであり、各部位の厚さ、サイズ等は現実の厚さ、サイズを反映させたものではない。
最初に、本件発明に係る表面実装方法の全体の流れに関して説明する。図１（ａ）に示すパッド電極領域３を備える配線基板２を用意する。そして、本件発明に係る電子部品の実装方法では、この配線基板２のパッド電極領域３の表面に粗化処理を施すことにより、図１（ｂ−１）に示す如き粗化処理を行うか、図１（ｂ−２）に示す如き粗化処理を行う。その後、図２（ｃ）（以下の図２では、図１（ｂ−１）を使用した図として示している。）に示すように、その粗化処理面上に、前記配線基板２のパッド電極領域３と電子部品４のバンプ領域５とを接続するための接着剤層としての熱硬化型接着樹脂層６を設ける。そして、図２（ｄ）に示すように、この熱硬化型樹脂層６の表面に、電子部品４を載置する。そして、半硬化状態にある熱硬化樹脂層６を再流動化させ、硬化させるため、加熱しつつ加圧して、図２（ｅ）のように張り合わせて表面実装基板１とする。以下、この工程の順に必要となる特定要素に関して説明する。
配線基板： ここで言う配線基板２とは図１（ａ）に示すパッド電極領域３を備えるものであり、プリント配線板、シリコン基板を含む概念として記載している。そして、この配線基板の３の表面のパッド電極領域３の構成には、一般的に電気的導通性能に優れた銅又は銅合金が使用される。ここで、銅合金としては、ＪＩＳ Ｈ ３１００に示すＣ１０００〜Ｃ２０００の銅合金、黄銅、快削黄銅、すず入り黄銅、アドミラルティ黄銅、ネーバル黄銅、アルミニウム青銅、白銅等が利用できる。そして、ここで言う配線基板２とは、所謂プリント配線板、チップ部品製造用のマトリクス基板、ガラス基板等のあらゆる配線基板を想定している。
そして、本件発明に係る電子部品の実装方法では、この配線基板２のパッド電極領域３の表面に粗化処理を施すことにより、パッド電極領域３の表面を粗化処理面４とする。この粗化処理面は、パッド電極領域３の表面に一定の加工を施すことにより凹凸形状又は突起形状（本件発明では、これを総称して「突起形状」と称している。）を形成することで図１（ｂ−１）に示す如き粗化処理を行うか、パッド電極領域３の表面に電解法又は無電解法で微小金属粒を付着形成することにより当該突起形状を形成することで図１（ｂ−２）に示す如き粗化処理を行うかにより形成される。この粗化処理面の突起形状は、電子部品のバンプ領域と加熱圧着するときに、電子部品のバンプ領域の表面から内部に食い込み、アンカー効果を発揮して強固に接続し、電気的導通を確実に確保する役割を果たすため、層間の電気的な意味における接続信頼性が飛躍的に向上するのである。
図１（ｂ−１）に示す如き粗化処理を行う場合には、前記配線基板のパッド電極領域の粗化処理面は、パッド電極をエッチング加工することにより得られるものを採用することが好ましい。エッチング加工する事により得られる粗化処理面は、特許文献２にあるように事後的に導電性接着剤を用いて導電粒子を付着させる方法ではないために、粗化処理面の形成後に導電粒子が脱落する等の現象が起きないため、粗化処理後の配線基板の取扱が容易となる。しかも、電子部品のバンプ領域と、加熱圧着する際にも導電粒子が遊離して絶縁樹脂層内に移動することも無くなるため、絶縁層の電気的絶縁性に対する信頼性が向上する。このときの突起形状の凹凸高さは、Ｒｚｊｉｓの値で示すものとして、０．１μｍ以上あることが好ましい。０．１μｍ未満の場合には、層間に熱硬化性樹脂が残留しやすくなるとともに、電子部品のバンプ領域に対する食い込みレベルが不足し、接続信頼性を向上し得ないのである。ここで、突起形状の凹凸高さの上限値を特に定めていないが、電子部品の電極厚さにより上限値が変動するためである。しかしながら、突起形状の凹凸高さが３．０μｍを超えても、それ以上に接続信頼性が向上するものではなく、加工コストが増大するだけである。従って、一般的な量産プロセスにおける経済的効率を考慮し、より確実な接続信頼性を確保するためには、突起形状の凹凸高さを０．３μｍ〜２．５μｍ、より好ましくは０．３μｍ〜２．０μｍである。
ここで、この粗化処理面の突起形状は、電子部品のバンプ領域と加熱圧着するときに、電子部品のバンプ領域の表面から内部に食い込ませるものであることを考えるに、当該バンプ領域の当該突起形状の材質物性差として、硬度の違いを考慮することが望ましい。当該バンプ領域の構成素材の持つ硬度に比べ、当該突起形状の持つ硬度が高ければ、電子部品のバンプ領域の表面から、当該突起形状を内部に食い込ませることが容易となるからである。
そこで、電子部品のバンプ領域の構成素材と、配線基板のパッド領域の構成素材を違えることにより、加熱圧着時のより強固な接続を得ることが出来る。例えば、電子部品のバンプ領域を銅箔若しくはメッキ銅を用いて構成されていると仮定する。このときの、ビッカース硬度（Ｈｖ）は、９０〜１２０の範囲となるのが一般的である。このとき、電子部品のバンプ領域の構成素材の持つビッカース硬度に比べ、配線基板のパッド領域の構成素材として、ビッカース硬度の値で１５以上硬い構成素材を用いる。ビッカース硬度の差が１５以上になると、突起形状が塑性変形を起こすことなく容易にバンプ領域に食い込むのである。このような硬度差は、電子部品のバンプ領域の構成素材を純銅とし、配線基板のパッド領域の構成素材を銅合金とする事等によって容易に形成可能である、また、電子部品のバンプ領域の構成素材と配線基板のパッド領域の構成素材とが同じ純銅であっても、その製造、電解、メッキ条件を変更することで容易に作り分けが可能であり、その製造方法に関しては特段の限定はない。なお、本件発明に言うビッカース硬度は、ダイヤモンド角錘（頂角１３６°）、加重５０ｇで測定したときの値である。また、厚さ５０μｍ以下の部位の測定を行おうとするときには、測定用試料として厚さ５０μｍ以上の測定用試料を調整して、そのビッカース硬度を測定した。
従って、配線基板のパッド領域の全体を、電子部品のバンプ領域の構成素材に比べ硬度の高い材料を用いることが好ましい。また、配線基板のパッド領域の構成に、図３（ａ）に示すような硬質金属層７と通常の銅層８等とのクラッド状の形態を採用することも好ましい。そして、硬質金属層７をエッチングして、図３（ｂ）に示す如く突起形状９を形成し用いるのである。
図１（ｂ−１）に示す如き粗化処理を行う場合には、前記配線基板のパッド電極領域の粗化処理面は、電解法で電着させて形成した突起形状を備えるものを採用することも好ましい。電解法を採用するメリットは、突起形状のみの材質変更が可能で、上述の電子部品のバンプ領域の構成素材との硬度差を持たせることが容易となる。また、以下に述べる製造方法を採用することで、前記配線基板のパッド電極領域に強固に付着させることが可能だからである。
電解法で突起形状を形成する場合には、金属成分を析出させるための電解液を用いてヤケメッキ条件でパッド電極領域に微細な金属粒を付着形成させる。このときのヤケメッキ条件に特段の限定はないが、パッド電極領域の面積等を考慮し、適度なサイズの微細金属粒子を付着形成させる事が出来ればよい。微細金属粒子の粒径が細かいほど、パッド電極領域の表面に強固に付着する傾向がある。
そして、上述のヤケメッキ条件でパッド電極領域に付着形成した、微細金属粒をそのままにした場合に、付着粒子の脱落が見られる場合には、更に、金属成分を析出させるための電解液を用いて平滑メッキ条件で短時間電解して、均一メッキを行うことで、付着した微細金属粒子の固定化を図ることが望ましい。
熱硬化型接着樹脂層： 以上のようにして、前記配線基板のパッド電極領域に粗化処理面が形成されると、図２（ｃ）に示すように、その粗化処理面上に、前記配線基板２のパッド電極領域３と電子部品４のバンプ領域５とを接続するための接着剤層としての熱硬化型接着樹脂層６を設けることになる。
この熱硬化型樹脂層の形成は、樹脂ワニスを塗工して乾燥させた半硬化樹脂膜とする方法でも、予めフィルム状に加工した半硬化樹脂フィルムを張り合わせる方法でも、いずれの方法を採用しても構わない。そして、この熱硬化型樹脂層の形成には、およそ電子材料の絶縁樹脂層の形成に用いることの出来るあらゆるものの使用がかのうである。従って、エポキシ系熱硬化性樹脂、フェノール系熱硬化性樹脂、ポリイミド系熱硬化性樹脂、ウレタン系熱硬化性樹脂のいずれかの樹脂成分を用いて構成したものを用いることが好ましい。
この熱硬化樹脂層の厚さは半硬化状態で、パッド電極領域の粗化処理した表面の突起形状の先端部から３μｍ〜５μｍ厚く設ける事が好ましい。３μｍ未満の場合には、加熱圧着しても接合強度が十分に取れず、必要最低限のレジンフローを確保することが困難となり、その他空隙部の良好な樹脂埋設が行えず、電子部品の配線基板に対する良好な実装が行えないことになる。一方、５μｍを超えると、加熱圧着時のレジンフロー量が必要以上に大きくなり、コンパクトな領域で且つ確実な部品実装が不可能となるのである。
本件発明に係る実装方法を採用することで、異方性導電膜に使用しているような導電粒子を間に介在させなくとも、前記配線基板のパッド電極領域と電子部品のバンプ領域とを確実に接続させることが出来る。しかしながら、上記熱硬化型樹脂層の中に、導電粒子を介在させる必要がないだけであり、そこの導電粒子を介在させて用いることも可能である。本件発明に係る実装方法に於いて、上記熱硬化型樹脂層の中に導電粒子を介在させると、前記配線基板の粗化処理されたパッド電極領域と電子部品のバンプ領域との間に、導電粒子が噛み込まれた形になり、一般的な異方性導電膜の使用以上の接続信頼性が得られるのである。このときの導電粒子の種類に関して特に限定はないが、特にプラスチックコート層を備える導電粒子は、前記配線基板のパッド電極領域の粗化処理により形成された突起形状によって、パッド電極領域とバンプ領域との間で、当該導電粒子のプラスチックコート層が効率よく裂破されるために、確実な導電性を得ることが可能となるのである。
電子部品と配線基板との張り合わせ： 次に、図２（ｄ）に示すように、この熱硬化型樹脂層６の表面に、電子部品を載置する。そして、半硬化状態にある熱硬化樹脂層６を再流動化させ、硬化させるため、加熱しつつ加圧して、図２（ｅ）のように張り合わせる。このときの加熱条件及び加圧条件に関して、特に限定はなく、使用する樹脂の種類、張り合わせる電子部品及び配線基板等の強度等を考慮して、最適な張り合わせ可能な最適条件を適宜選択すればよい。
そして、このとき熱硬化型樹脂層６に要求される特性として、再流動化したときのレジンフローがある。本件発明に係る実装方法においては、レジンフローが１５％〜５０％の範囲にある熱硬化性樹脂を用いることが好ましい。本件発明におけるレジンフローは、ＭＩＬ規格のＭＩＬ−Ｐ−１３９４９Ｇに準拠して測定したときの値で判断している。即ち、本件発明に係る表面実装方法に用いる熱硬化型樹脂層に用いる樹脂組成物を金属箔の片面に８０μｍ厚さの半硬化樹脂層を設けたレジンフロー測定用の試料を調整し、この試料をプレス温度１７１℃、プレス圧１４ｋｇｆ／ｃｍ２、プレス時間１０分の条件で張り合わせ、レジンフロ−（％）＝［流出樹脂重量］／（［プレス前試料重量］−［プレス後試料重量］）×１００という式で計算して求めた。
本件発明に係る実装方法において、当該レジンフローが１５％未満では、例え熱硬化型樹脂層の厚さを大きくして加熱圧着しても、必要最低限のレジンフローを確保することが困難となり、良好な接合が行えず、その他空隙部の良好な樹脂埋設が行えない。一方、当該レジンフローが５０％を超えると、加熱加圧時のレジンフローが大きすぎて、プレス圧の上昇速度が速いと接合形面でのズレを起こしやすくなり、また実装部品である電子部品の占める領域を超えての樹脂流れを起こしやすくなる。工程での量産安定性を考えると、より好ましくは当該レジンフローを１８％〜４０％の範囲とする事が好ましい。
使用可能な電子部品： 本件発明に係る表面実装方法に於いて、配線基板に実装可能な電子部品には特に限定はない。即ち、本件発明に係る表面実装方法の技術的思想は、配線基板と、そこに実装する電子部品の電極の形状等に依存するのであり、形状要素を満足する限り、いかなる電子部品をも実装することが可能である。従って、当該電子部品の中でも、フリップチップ部品又はプリント配線板を用いることが好ましい。本件発明に係る表面実装方法を適用する場合に形状的に見て優れているからである。そして、当該電子部品のバンプ領域の構成素材に関しても特段の限定はない。例えば、銅、銅合金、金、アルミニウム、半田等を任意に使用することが可能である。配線基板のパッド領域の構成材との硬度差を考慮して適宜選択使用すれば足りるのである。
中でも、当該フリップチップ部品は、その電極面に、バンプ領域に対応した位置のみ開口したコンタクトホールを形成したパッシベーション被膜を備え、当該コンタクトホール内を導電材で埋設したパッシベーション被膜付フリップチップ部品を用いることが好ましい。このパッシベーション被膜付フリップチップ部品の製造方法を、以下に図４〜図５を参照しつつ説明する。
図４（ａ）に示すように通常のフリップチップ部品１０を用意する。そして、図４（ｂ）に示すように当該フリップチップ部品１０の電極面にパッシベーション被膜１１を形成する。このパッシベーション被膜とは、気相化学反応法（ＣＶＤ法）にて形成した窒化シリコン被膜であり、電気的絶縁性を向上させ、当該フリップチップ部品１０の電極面を保護するためのものである。そして、このパッシベーション被膜の厚さは、フリップチップ部品のバンプ領域の持つ厚さに加えて０．５μｍ〜１μｍ厚く形成する。
次に、図５（ｃ）に示すように、形成したパッシベーション被膜１０のバンプ領域３に対応する位置に開口を形成する。この開口形成には、定法に基づいてフォトリソグラフィ、ドライエッチングのいずれか一方又は併用することにより行う。そして、この開口部をコンタクトホール１２と称している。
そして、図５（ｄ）に示すように形成したコンタクトホール１２に導電性物質１３、例えば導電性ペースト（銀ペースト、銅ペースト）、クリーム半田等を充填する。この充填の際に、スクリーン印刷法等を用いてコンタクトホール１２内に導電性物質１３を完全に充填させようとすると、コンタクトホール１１から溢れ出すようになるため、表面の平滑性が維持出来なくなる。そこで、当該表面をグラインドすることにより、図６（ｅ）に示すパッシベーション被膜付フリップチップ部品１４が得られるのである。そして、導電性ペーストを用いる場合には、その内部に含まれる金属粉には、銀粒子、銅粒子、ニッケル粒子、錫粒子又はこれらの混合粒子を選択的に使用することが可能である。そして、当該粉粒の形状に関しても所謂球状粉、扁平状粉を用いることが可能であるが、粉体特性としての粒径に関しては微細で粒子分散性に優れるほど、コンタクトホール内の充填性に優れるため、ｎｍオーダーレベルの平均一次粒子径を持ち、可能な限り粒子の凝集のない粉体を採用すべきである。
このようにコンタクトホール内を、導電性ペースト、クリーム半田等で埋設した部位は、配線基板のパッド領域との硬度差が大きく、当該パッド領域の突起形状が食い込みやすく電気的導通の確保が容易となる。
また、前記電子部品には、バンプ領域を備えた配線基板を用いることも可能である。即ち、本件発明に言う配線基板とは、シリコン基板、プリント配線板等を含む概念として記載している。この中で、本件発明に言う実装方法において、配線基板としてパッド領域を備えるプリント配線板（以下、説明の都合上、「マザーボード」と称する。）を用いる場合を考える。そのときに、マザーボードの表面に、小型プリント配線板を搭載し、接合しようとしたときに、上述の技術的思想を採用することが可能となる。
即ち、マザーボードの表面のパッド領域に、小型プリント配線板のバンプ領域を、熱硬化型樹脂層を介して接合する。そして、このとき当該パッド領域の表面に、上述の突起形状を形成するのである。マザーボード表面のパッド領域は、一般的に銅箔層とメッキ銅層との二層構造を備えている。なぜなら、マザーボードは、絶縁層の表面に設けられた銅箔層にスルーホール、ビアホール等の層間導通用の孔部、穴部を形成し、銅メッキ処理を全面に施して層間の電気的導通を確保し、その後両面にエッチングレジストパターンを形成しエッチング加工することにより、パッド領域を含む回路形状を形成するからである。そして、その後、パッド領域の以外に再度エッチングレジスト形成を行い、パッド領域の表面のみに微細金属粒を付着形成したり、エッチング法で粗化するなどして、粗化処理表面を形成するのである。このとき、銅メッキ層の硬度を通常の銅以上の硬度としておけば、上述の如き、マザーボードのパッド領域と小型プリント配線板のバンプ領域との硬度差を確保することが容易になる。また、パッド領域には、粗化処理を行った後に、更にＡｌ−Ｃｕ合金層、Ａｌ−Ｃｕ−Ｓｉ合金層、Ｎｉ層、Ａｕ層等のボンディングを容易にするための補助層を設けても構わない。以上のようにマザーボードの表面に小型プリント配線板を実装して搭載することで、立体的な配線板構造を採用することが可能であり、小さな領域で実質的に高多層化したプリント配線板の製造が可能である。しかも、マザーボードのパッド領域と小型プリント配線板のバンプ領域とを接合して得られる層間導通部を厚い導体層として得ることも可能であり、層間の電源供給回路とすることも容易となる。
使用可能な特殊形状を備える配線基板： そして、パッド電極領域を備える配線基板は、パッド電極領域が配線基板の基材内に埋設配置され、パッド電極領域の表面と配線基板の基準表面との高さが略同一であるものを用いることが好ましい。このような配線基板を例示したのが図７（ａ）である。このような配線基板２’を用いて、この配線基板２’のパッド電極領域３の表面に粗化処理を施すことにより、図７（ｂ−１）に示す如き粗化処理を行うか、図７（ｂ−２）に示す如き粗化処理を行う。その後、図８（ｃ）（以下の図８では、図７（ｂ−１）を使用した図として示している。）に示すように、その粗化処理面上に、前記配線基板２のパッド電極領域３と電子部品４のバンプ領域５とを接続するための接着剤層としての熱硬化型接着樹脂層６を設ける。そして、図８（ｄ）に示すように、この熱硬化型樹脂層６の表面に、電子部品４を載置する。そして、半硬化状態にある熱硬化樹脂層６を再流動化させ、硬化させるため、加熱しつつ加圧して、図９（ｅ）のように張り合わせて表面実装基板１とする。
この結果、配線基板に電子部品を実装した後の表面実装基板としてトータル厚さを小さくすることが可能となる。以下、実施例を示す。
この実施例では、４層のプリント配線基板の表面に、フリップチップ部品を表面実装する方法を示している。以下、図１及び図２を参照しつつ説明する。
最初に、図１（ａ）に示すパッド電極領域３を備える配線基板２を用意した。この配線基板２は、所謂４層プリント配線板であり、内層回路及び外層回路を備え、且つ内層回路と外層回路との層間導通手段として必要なスルーホール、ビアホール形成を行ったものである。そして、この配線基板２の外層には、外層回路の一部として、複数（２５６箇所）のパッド電極領域３がある。このパッド電極領域は、１２μｍ厚さの銅箔層の表面に銅メッキ層（約１０μｍ）を備えるものであり、当該銅メッキ層を形成する際の電解銅メッキではビッカース硬度（Ｈｖ）１５０の銅メッキ層を析出形成した。
そして、この配線基板２のパッド電極領域３の表面に粗化処理を施すことにより、図１（ｂ−１）に示す如き粗化処理を行った。このときの粗化処理には、硫酸‐過酸化水素系マイクロエッチング剤（メック社製のメックエッチボンド）を用いて、銅表面の粗化を行い、Ｒｚｊｉｓ＝０．３５μｍの粗化処理面とした。その後、当該粗化処理の表面に、ニッケルメッキ層（約５μｍ）と金メッキ層（１μｍ）とを順次形成した層構成を持つものとした。このときのニッケルメッキ層及び金メッキには、公知の置換型の無電解ニッケルメッキ及び無電解金メッキ法を採用した。その結果、パッド電極領域の厚さは、約３５μｍであった。ニッケルメッキ層（約５μｍ）と金メッキ層（１μｍ）とを順次形成した後の粗化処理面のビッカース硬度は１４８Ｈｖであった。
その後、図２（ｃ）に示すように、その粗化処理面上に、前記配線基板２のパッド電極領域３と電子部品４のバンプ領域５とを接続するための接着剤層としての熱硬化型接着樹脂層６を設けた。このときの熱硬化型接着剤樹脂には、樹脂として、臭素化したビスフェノールＡ型エポキシ樹脂（東都化成社製 ＹＤ−１２８、）８０重量部、エポキシ樹脂硬化剤として固形分２５％のジメチルホルムアルデヒド溶液（ジシアンジアミドとして４重量部）を１６重量部、硬化促進剤として２−エチル４−メチルイミダゾール（四国化成社製 キュアゾール２Ｅ４ＭＺ、）を０．１重量部をメチルエチルケトンとジメチルホルムアルデヒドとの混合溶剤（混合比：メチルエチルケトン／ジメチルホルムアルデヒド＝４／６）に溶解して固形分５０％のエポキシ樹脂組成物を用いた。そして、このエポキシ樹脂組成物のレジンフローを測定すると、２２％であった。このエポキシ樹脂組成物を、配線基板２のパッド電極領域３の表面に塗布し、室温で３０分間放置して、熱風乾燥機を用いて１５０℃の温風を２分間衝風することで、一定量の溶剤を除去し、半硬化状態に乾燥させた。このときのエポキシ樹脂組成物の塗布量は、乾燥後の樹脂厚としてパッド電極領域の突起高さより３μｍ厚くなるようにした。
次に、図２（ｄ）に示すように、この半硬化状態の熱硬化型樹脂層６の表面に、電子部品４を載置した。このときの電子部品は、バンプ領域が２５６箇所ある、所謂２５６ピンのフリップチップであり、電極ピッチは１２０μｍ、電極サイズは６５μｍ×６５μｍであり、電極材質は３３μｍ径の半田ボール（鉛フリー半田組成）であり、ビッカース硬度は７２Ｈｖであった。従って、バンプ領域とパッド領域の突起部との硬度差は７６Ｈｖであった。
そして、半硬化状態にある熱硬化樹脂層６を再流動化させ、硬化させるため、加熱しつつ加圧して、図２（ｅ）のように張り合わせて接合し表面実装基板１とした。このときの張り合わせ条件には、接合中に超音波を印加して接合荷重を段階的に増加させる荷重変動方式（初期荷重を５ｇ／バンプ〜最終荷重を３０ｇ／バンプ）を採用した。超音波の印可条件は、チップ負勢ツールの振動振幅を３μｍとし、超音波印加時間を２８０ｍｓとした。そして、接合温度については、チップ側のツール加熱温度を２３０℃、基板を搭載するワークステージ温度は室温とした。
以上のようにして、配線基板に対する１００００個のフリップチップの表面実装を行ったが、不良率０％であり、極めて良好な表面実装が出来ていることが分かる。
この実施例では、実施例１で用いたフリップチップに代えて、そのフリップチップの電極面にパッシベーション被膜を備えたパッシベーション被膜付フリップチップを用いた。その他の工程に関しては、実施例１と同様であるため、重複した説明となる記載に関しては、省略する。
従って、ここでは図４及び図５を参照しつつ、フリップチップの電極面にパッシベーション被膜を形成し、コンタクトホールを形成する等のプロセスに関して説明する。まず、図４（ａ）に示すように通常のフリップチップ部品１０を用意した。
そして、図４（ｂ）に示すように当該フリップチップ部品１０の電極面にパッシベーション被膜１１を形成した。このパッシベーション被膜は、反応炉内を真空ポンプで減圧して反応ガスを流す減圧ＣＶＤ法を用いて、シランとアンモニア（ＮＨ３）を流し、バンプ領域において、バンプ領域（１μｍ厚の鉛フリー半田組成の電極）より１μｍ分厚くなるように窒化シリコン被膜を形成した。従って、パンプ間の領域でのパッシベーション被膜の厚さは、平均２μｍである。
次に、図５（ｃ）に示すように、形成したパッシベーション被膜１０のバンプ領域３に対応する位置に６５μｍ×６５μｍの開口を形成した。この開口形成には、フォトリソグラフィック法及びＡｒ＋イオンを照射してスパッタエッチングして、フリップチップのバンプ領域の表面を露出させ、コンタクトホール１２を形成した。
そして、図５（ｄ）に示すように形成したコンタクトホール１２に導電性物質１３として、ｎｍオーダーレベルの平均一次粒子径を持つ微粒銀粒子を含んだ銀ペーストを、スクリーン印刷法で充填させた。その後、コンタクトホール１１の表面を均一にグラインドして、図６（ｅ）に示すパッシベーション被膜付フリップチップ部品１４を得た。
その他、実施例１と同様にして、配線基板上の当該パッシベーション被膜付フリップチップ部品１４を実装した。その結果、配線基板に対する１００００個のフリップチップの表面実装を行ったが、不良率０％であり、極めて良好な表面実装が出来ていることが分かる。
この実施例では、実施例１の配線基板に代えて、パッド電極領域が配線基板の基材内に埋設配置され、パッド電極領域の表面と配線基板の基準表面との高さが略同一であるものを用いた。このような配線基板は、半硬化樹脂層付銅箔の銅箔層を、最初にエッチングして回路形状を形成し、それを内層コア材、プリプレグ等に加熱して積層プレスすることで、半硬化樹脂層の内部にエッチングして形成した回路を埋設配置することでも製造可能である。しかしながら、ここで用いた配線基板は、以下のようにキャリア箔付銅箔を用いて製造した。
ここでは、最初に図１０（ａ）に示すように３５μｍ厚さのキャリア銅箔２０の片面にニッケルを主成分とした剥離層２１を備え、その剥離層２１の上に３μｍ厚さの電解銅箔層２２を備えるキャリア箔付電解銅箔２３を用意した。そして、その電解銅箔層２２の表面にドライフィルムを用いて、レジストパターンを露光し、現像し、エッチング用レジストパターンを形成した。なお、事後的なエッチング液による損傷を防止するため、キャリア箔２０側の表面全体にもエッチングレジスト層を形成した。その後、銅エッチング液にて、電解銅箔層２２をエッチングして回路パターン２４を形成し、エッチングレジスト層をアルカリ溶液にて膨潤除去し、図１０（ｂ）の回路パターン付キャリア箔２５を得た。
そして、図１１（ｃ）に示すように、内層回路２６を備えた内層コア材２７の両面に、絶縁層構成材２８として１２０μｍ厚さのＦＲ−４基材（骨格材２９としてガラスクロスを含有）を配して、更に前記回路パターン付キャリア箔２５を配して、定法に基づき熱間プレス加工を行い図１１（ｄ）の状態とした。その後、キャリア銅箔を引き剥がすことにより、図１２（ｅ）に示すパッド電極領域３が配線基板２の基材内に埋設配置され、パッド電極領域３の表面と配線基板２の基準表面との高さを略同一とした。そして、必要なスルーホール、ビアホール形成を行った（図面中、これらは省略している。）。そして、この配線基板２の外層には、外層回路の一部として、複数（２５６箇所）のパッド電極領域３がある。このパッド電極領域は、１２μｍ厚さの銅箔層の表面に銅メッキ層（約１０μｍ）を備えるものであり、当該銅メッキ層を形成する際の電解銅メッキではビッカース硬度（Ｈｖ）１５０の銅メッキ層を析出形成した。
更に、パッド電極領域以外の領域には、エッチングレジスト層を形成し、パッド電極領域の表面には、電解法で平均粒径２μｍのニッケル微細粒子を析出付着させ図１２（ｆ）の状態とした。そして、実施例１と同様に金メッキ層（１μｍ）を順次形成した後の粗化処理面のビッカース硬度は、１６５Ｈｖであった。
その後、図１３（ｇ）に示すように、その粗化処理面上に、前記配線基板２のパッド電極領域３と電子部品４のバンプ領域５とを接続するための接着剤層としての熱硬化型接着樹脂層６を実施例１と同様に設け、半硬化状態に乾燥させた。
次に、図１３（ｈ）に示すように、この半硬化状態の熱硬化型樹脂層６の表面に、電子部品４を載置した。このときの電子部品は、実施例１と同様であり、接合方法に関しても実施例１と同様の条件を採用した。その結果、図１４（ｉ）に示す表面実装基板１を得た。
以上のようにして、配線基板に対する１００００個のフリップチップの表面実装を行ったが、不良率０％であり、極めて良好な表面実装が出来ていることが分かる。
本件発明に係る電子部品の実装方法を採用することで、バンプ領域を備える電子部品とパッド電極領域を備える配線基板との電気的導通を確保して接続が極めて容易になり、実装過程における不良発生率が著しく低減する。従って、表面実装基板の品質が一層向上する。また、生産に使用するプロセスは、従来の表面実装ライン、メッキライン及びエッチングラインをそのまま使用することが可能であるため、新たな設備投資を必要としないため、従前の設備の有効活用が可能となる。
本件発明に係る実装方法のフローを断面方向から捉えた模式図である。 本件発明に係る実装方法のフローを断面方向から捉えた模式図である。 配線基板のパッド領域にクラッド構造を採用した場合の粗化処理状態を示す断面模式図である。 フリップチップ部品の電極面にパッシベーション被膜を形成するフローを示す断面模式図である。 フリップチップ部品の電極面にパッシベーション被膜を形成するフローを示す断面模式図である。 フリップチップ部品の電極面にパッシベーション被膜を形成するフローを示す断面模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。 本件発明に係る実装方法において使用可能な特殊形状を備える配線基板を用いた実装フローを示した模式図である。
符号の説明
１ 表面実装基板
２ 配線基板
３ パッド電極領域
４ 電子部品
５ バンプ領域
６ 熱硬化型樹脂層
７ 硬質金属層
８ 銅層
９ 突起形状
１０ フリップチップ部品
１１ パッシベーション被膜
１２ コンタクトホール
１３ 導電性物質
１４ パッシベーション被膜付フリップチップ部品
２０ キャリア銅箔
２１ 剥離層
２２ 電解銅箔層
２３ キャリア箔付電解銅箔
２４ 回路パターン
２５ 回路パターン付キャリア箔
２６ 内層回路
２７ 内層コア材

Claims (11)

  1. バンプ領域を備える電子部品とパッド電極領域を備える配線基板とを電気的導通を確保して接続する実装方法であって、
    前記配線基板のパッド電極領域の表面は、０．１μｍ（Ｒｚｊｉｓ）以上の粗化処理面を備え、当該パッド電極領域の粗化処理面上に半硬化状態の熱硬化型接着樹脂層を設け、
    前記電子部品のバンプ領域と配線基板のパッド電極領域とが対向配置されるように重ね合わせ、
    加圧加熱圧着することを特徴とした電子部品の実装方法。
  2. 前記配線基板のパッド電極領域の粗化処理面は、パッド電極をエッチング加工することにより得られる粗化処理面である請求項１に記載の電子部品の実装方法。
  3. 前記配線基板のパッド電極領域の粗化処理面は、電解法又は無電解法で電着させて形成した突起形状を備えたものである請求項１に記載の電子部品の実装方法。
  4. 前記電子部品のバンプ領域を構成する金属成分と、前記配線基板のパッド電極領域を構成する金属成分との、ビッカース硬度の差が１５Ｈｖ以上である請求項１〜請求項３のいずれかに記載の電子部品の実装方法。
  5. 前記電子部品は、フリップチップ部品である請求項１〜請求項４のいずれかに記載の電子部品の実装方法。
  6. 当該フリップチップ部品は、その電極面に、バンプ領域に対応した位置のみ開口したコンタクトホールを形成したパッシベーション被膜を備え、当該コンタクトホール内を導電材で埋設したパッシベーション被膜付フリップチップ部品である請求項５に記載の電子部品の実装方法。
  7. 前記電子部品は、バンプ領域を備えた配線基板である請求項１〜請求項４のいずれかに記載の電子部品の実装方法。
  8. パッド電極領域を備える配線基板は、パッド電極領域が配線基板の基材内に埋設配置され、パッド電極領域の表面と配線基板の基準表面との高さが略同一であるものを用いる請求項７に記載の電子部品の実装方法。
  9. 前記熱硬化型接着樹脂層は、エポキシ系熱硬化性樹脂、フェノール系熱硬化性樹脂、ポリイミド系熱硬化性樹脂、ウレタン系熱硬化性樹脂を用いて構成した樹脂層である請求項１〜請求項８のいずれかに記載の電子部品の実装方法。
  10. 前記熱硬化型接着樹脂層は、異方性導電粒子を含むものである請求項１〜請求項９のいずれかに記載の電子部品の実装方法。
  11. 前記熱硬化型接着樹脂層は、レジンフローが１５％〜５０％である請求項９又は請求項１０に記載の電子部品の実装方法。
JP2005109079A 2005-04-05 2005-04-05 電子部品の実装方法 Pending JP2006294650A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005109079A JP2006294650A (ja) 2005-04-05 2005-04-05 電子部品の実装方法
US11/397,711 US20060223231A1 (en) 2005-04-05 2006-04-05 Packing method for electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005109079A JP2006294650A (ja) 2005-04-05 2005-04-05 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2006294650A true JP2006294650A (ja) 2006-10-26

Family

ID=37071076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005109079A Pending JP2006294650A (ja) 2005-04-05 2005-04-05 電子部品の実装方法

Country Status (2)

Country Link
US (1) US20060223231A1 (ja)
JP (1) JP2006294650A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
JP2009278050A (ja) * 2008-05-19 2009-11-26 Dainippon Printing Co Ltd 電子モジュール、配線板、電子モジュールの製造方法、配線板の製造方法
JP2010206746A (ja) * 2009-03-06 2010-09-16 Konica Minolta Medical & Graphic Inc 超音波探触子の製造方法、超音波探触子、超音波診断装置
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2013048290A (ja) * 2012-11-09 2013-03-07 Dainippon Printing Co Ltd 部品内蔵配線板
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008071576A2 (de) * 2006-12-11 2008-06-19 Continental Automotive Gmbh Schaltungsanordnung und verfahren zum herstellen einer schaltungsanordnung
DE102007021073B4 (de) * 2007-05-04 2016-12-22 Continental Automotive Gmbh Verfahren zum Herstellen einer Schaltungsanordnung
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
DE102007045732A1 (de) * 2007-09-25 2009-04-09 Qimonda Ag Bauelement mit dreidimensionaler Lötfläche und Herstellverfahren
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
TWI368445B (en) * 2008-08-11 2012-07-11 Ind Tech Res Inst Connecting structure of a electrode of a speaker unit
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US20170365569A1 (en) * 2013-12-02 2017-12-21 Smartrac Technology Gmbh Contact Bumps and Methods of Making Contact Bumps on Flexible Electronic Devices
US10249593B2 (en) * 2014-06-20 2019-04-02 Agency For Science, Technology And Research Method for bonding a chip to a wafer
TWI665774B (zh) * 2018-08-15 2019-07-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3324014A (en) * 1962-12-03 1967-06-06 United Carr Inc Method for making flush metallic patterns
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2009278050A (ja) * 2008-05-19 2009-11-26 Dainippon Printing Co Ltd 電子モジュール、配線板、電子モジュールの製造方法、配線板の製造方法
JP2010206746A (ja) * 2009-03-06 2010-09-16 Konica Minolta Medical & Graphic Inc 超音波探触子の製造方法、超音波探触子、超音波診断装置
JP2013048290A (ja) * 2012-11-09 2013-03-07 Dainippon Printing Co Ltd 部品内蔵配線板
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20060223231A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP2006294650A (ja) 電子部品の実装方法
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
TWI255001B (en) Metal wiring substrate, semiconductor device and the manufacturing method thereof
KR100315158B1 (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
JP2007242900A (ja) 電子デバイス及びその製造方法
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP2003243563A (ja) 金属配線基板と半導体装置及びその製造方法
WO2005027604A1 (ja) 電子部品の実装方法
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
US9673063B2 (en) Terminations
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010062339A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008160150A (ja) 基板の製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2003179098A (ja) 半導体素子の実装方法とその実装体
Lu et al. Electrically conductive adhesives–a lead-free alternative
JPH11260964A (ja) 半導体パッケージ
JP2000058705A (ja) 半導体装置およびその製造方法
JP5034885B2 (ja) 電子装置とその電子装置の製造方法
JP2009278050A (ja) 電子モジュール、配線板、電子モジュールの製造方法、配線板の製造方法
JPH11135174A (ja) 厚さ方向導電シート及びその製造方法
JP2000208662A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法