JPH05335309A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05335309A JPH05335309A JP4135281A JP13528192A JPH05335309A JP H05335309 A JPH05335309 A JP H05335309A JP 4135281 A JP4135281 A JP 4135281A JP 13528192 A JP13528192 A JP 13528192A JP H05335309 A JPH05335309 A JP H05335309A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- bumps
- notch
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 フィルムキャリヤに半導体素子を接続する半
導体装置の歩留り及び信頼性を改善する。 【構成】 インナーリード６にバンプ４を介して半導体
素子１が接合される構成で、バンプ４が半導体素子１の
外周側の少なくともインナーリード６と接する領域に切
欠き５を設けた半導体装置。 【効果】 バンプ４に設けた切欠き５により、接合時に
生ずる金すず合金あるいは溶融半田等の過剰物が切欠き
５にたまり、インナーリード６に沿って流れにくくな
り、半田導体素子１のスクライブラインあるいは側面と
は接触せず、リーク及びショート等の不良が発生せず、
極めて高い歩留りと信頼性の向上ができた。
導体装置の歩留り及び信頼性を改善する。 【構成】 インナーリード６にバンプ４を介して半導体
素子１が接合される構成で、バンプ４が半導体素子１の
外周側の少なくともインナーリード６と接する領域に切
欠き５を設けた半導体装置。 【効果】 バンプ４に設けた切欠き５により、接合時に
生ずる金すず合金あるいは溶融半田等の過剰物が切欠き
５にたまり、インナーリード６に沿って流れにくくな
り、半田導体素子１のスクライブラインあるいは側面と
は接触せず、リーク及びショート等の不良が発生せず、
極めて高い歩留りと信頼性の向上ができた。
Description
【０００１】
【産業上の利用分野】本発明は高密度で薄く軽量でコン
パクトな実装を可能とするフィルムキャリヤに半導体素
子を接続した半導体装置に関する。
パクトな実装を可能とするフィルムキャリヤに半導体素
子を接続した半導体装置に関する。
【０００２】
【従来の技術】近年、フィルムキャリヤに半導体素子を
接続した半導体装置は、図６〜図８に示すように半導体
素子１の電極２上にバリアメタル３を介して、バンプ13
が形成されており、通常金バンプあるいは半田等の合金
バンプが使用されている。フィルムキャリヤのインナー
リード14は銅箔をエッチング加工し、その上に０．３〜
０．５μｍ程度の無電解すずメッキが施してある。しか
し、バンプ13が半田バンプの場合は、電解半田メッキが
かなり厚く施される場合もある。特に、信頼性を要求さ
れる場合は金メッキあるいはニッケル、金メッキを電解
メッキで施す場合もあるが、材料費が高く通常はあまり
使われない。また、バリアメタル３はバンプ13を半導体
素子１の電極２上にあらかじめ形成する場合には、メッ
キ液による電極２の浸食を防いだり、バンプ13と電極２
の接続強度を上げ、信頼性を上げるなどの目的のために
必要とされる。しかし、別の導電性基板を用い電解メッ
キによりバンプを形成し、そのバンプをフィルムキャリ
ヤのインナーリード14に転写接続後、バンプと電極を接
続する、いわゆる転写バンプ方式の場合、バリアメタル
３を必要としない。これはバンプと電極の接続原理が現
在最も使われているワイヤボンディング方式と同じであ
るからである。
接続した半導体装置は、図６〜図８に示すように半導体
素子１の電極２上にバリアメタル３を介して、バンプ13
が形成されており、通常金バンプあるいは半田等の合金
バンプが使用されている。フィルムキャリヤのインナー
リード14は銅箔をエッチング加工し、その上に０．３〜
０．５μｍ程度の無電解すずメッキが施してある。しか
し、バンプ13が半田バンプの場合は、電解半田メッキが
かなり厚く施される場合もある。特に、信頼性を要求さ
れる場合は金メッキあるいはニッケル、金メッキを電解
メッキで施す場合もあるが、材料費が高く通常はあまり
使われない。また、バリアメタル３はバンプ13を半導体
素子１の電極２上にあらかじめ形成する場合には、メッ
キ液による電極２の浸食を防いだり、バンプ13と電極２
の接続強度を上げ、信頼性を上げるなどの目的のために
必要とされる。しかし、別の導電性基板を用い電解メッ
キによりバンプを形成し、そのバンプをフィルムキャリ
ヤのインナーリード14に転写接続後、バンプと電極を接
続する、いわゆる転写バンプ方式の場合、バリアメタル
３を必要としない。これはバンプと電極の接続原理が現
在最も使われているワイヤボンディング方式と同じであ
るからである。
【０００３】半導体素子１の電極２上に形成されるバン
プの形状は、図６、図７に示すように上からみて丸型バ
ンプ13あるいは四角型バンプ14が普通である。また、フ
ィルムキャリヤのインナーリード14と半導体素子１の電
極２との間のバンプ13の厚さは通常５〜１５μｍと非常
に薄い構造となっている。
プの形状は、図６、図７に示すように上からみて丸型バ
ンプ13あるいは四角型バンプ14が普通である。また、フ
ィルムキャリヤのインナーリード14と半導体素子１の電
極２との間のバンプ13の厚さは通常５〜１５μｍと非常
に薄い構造となっている。
【０００４】
【発明が解決しようとする課題】図６、図７に示すよう
な形状のパンプ13または15を用いた構成ではバンプは薄
く、かつバンプ厚のばらつき及びインナーリード14のメ
ッキ厚のばらつきを吸収し、良好な初期接合強度、歩留
りを得るためには、ツール温度は３５０〜５００℃で加
圧力も６０〜１００ｇ／バンプが必要とされ、また、転
写バンプ方式の場合には半導体素子１自体も１５０℃程
度で加熱しないと良好な初期接合強度が得られないた
め、金すずの合金化温度あるいは半田の溶融温度よりか
なり高い温度を必要とされる。従って、バンプ13が金バ
ンプ、インナーリード14がすずメッキの場合過剰な金す
ず合金16が発生し、また、バンプ13が半田バンプ、イン
ナーリード14がすず、あるいは半田メッキの場合、過剰
な溶融半田が発生し、フィルムキャリヤのインナーリー
ド14を伝い、樹脂フィルム17側に瞬時に伝わったり、半
田導体素子１のスクライブライン18あるいは半導体素子
の側面19と接触することがあり、通常これらの箇所には
保護膜が形成されていないため、リークやショート等の
不良が発生し、歩留り及び信頼性の低下を招く問題点が
あった。
な形状のパンプ13または15を用いた構成ではバンプは薄
く、かつバンプ厚のばらつき及びインナーリード14のメ
ッキ厚のばらつきを吸収し、良好な初期接合強度、歩留
りを得るためには、ツール温度は３５０〜５００℃で加
圧力も６０〜１００ｇ／バンプが必要とされ、また、転
写バンプ方式の場合には半導体素子１自体も１５０℃程
度で加熱しないと良好な初期接合強度が得られないた
め、金すずの合金化温度あるいは半田の溶融温度よりか
なり高い温度を必要とされる。従って、バンプ13が金バ
ンプ、インナーリード14がすずメッキの場合過剰な金す
ず合金16が発生し、また、バンプ13が半田バンプ、イン
ナーリード14がすず、あるいは半田メッキの場合、過剰
な溶融半田が発生し、フィルムキャリヤのインナーリー
ド14を伝い、樹脂フィルム17側に瞬時に伝わったり、半
田導体素子１のスクライブライン18あるいは半導体素子
の側面19と接触することがあり、通常これらの箇所には
保護膜が形成されていないため、リークやショート等の
不良が発生し、歩留り及び信頼性の低下を招く問題点が
あった。
【０００５】本発明の目的は上記従来の問題点を解決す
るもので、簡単なバンプ形状の変更により過剰な金すず
合金や溶融半田によるリークやショートが発生すること
なく、歩留り及び信頼性の向上を図ることのできる半導
体装置を提供しようとするものである。
るもので、簡単なバンプ形状の変更により過剰な金すず
合金や溶融半田によるリークやショートが発生すること
なく、歩留り及び信頼性の向上を図ることのできる半導
体装置を提供しようとするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、フィルムキャリヤのインナーリードに金
または半田その他の合金のバンプを介して半導体素子を
接続した半導体装置において、前記バンプが半導体素子
の外周側の少なくとも前記インナーリードと接する領域
に切欠きあるいは凹部を設けた半導体装置とした。
めに本発明は、フィルムキャリヤのインナーリードに金
または半田その他の合金のバンプを介して半導体素子を
接続した半導体装置において、前記バンプが半導体素子
の外周側の少なくとも前記インナーリードと接する領域
に切欠きあるいは凹部を設けた半導体装置とした。
【０００７】
【作用】上記のような構成により、インナーリードにバ
ンプを介して半導体素子を接合する時、過剰な金すず合
金、あるいは過剰な溶融半田はバンプの切欠きあるいは
凹部に流れ出してこの部分にたまり、フィルムキャリヤ
のインナーリードに沿ってフィルム側へ流れにくくな
り、また、半導体素子のスクライブラインあるいは側面
と接触することがなくリーク及びショート等の不良が発
生しないようになった。
ンプを介して半導体素子を接合する時、過剰な金すず合
金、あるいは過剰な溶融半田はバンプの切欠きあるいは
凹部に流れ出してこの部分にたまり、フィルムキャリヤ
のインナーリードに沿ってフィルム側へ流れにくくな
り、また、半導体素子のスクライブラインあるいは側面
と接触することがなくリーク及びショート等の不良が発
生しないようになった。
【０００８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１、図２は第１の実施例を示し、１は半導体素
子、２は電極、３はバリアメタルで、このバリアメタル
３上に丸型バンプ４を形成している。５は切欠き、６は
フィルムキャリヤのインナーリード、７はフィルムを示
す。尚、バリアメタル３を用いない場合もあり、また、
丸型バンプ４の材質やインナーリード６の構成等は従来
例に示した通りである。
する。図１、図２は第１の実施例を示し、１は半導体素
子、２は電極、３はバリアメタルで、このバリアメタル
３上に丸型バンプ４を形成している。５は切欠き、６は
フィルムキャリヤのインナーリード、７はフィルムを示
す。尚、バリアメタル３を用いない場合もあり、また、
丸型バンプ４の材質やインナーリード６の構成等は従来
例に示した通りである。
【０００９】前記切欠き５は丸型バンプ４が半導体素子
１の外周側で、前記丸型バンプ４がインナーリード６と
接する領域に設けた。８はインナーリード６に丸型バン
プ４を接合した時に生じた金すず合金あるいは溶融半田
等の過剰物である。本実施例では、丸型バンプ４に切欠
き５を形成したことにより、金すず合金あるいは溶融半
田等の過剰物８は、まず切欠き５に流れ出してたまり、
フィルムキャリヤのインナーリード６に沿って樹脂製の
フィルム７側に流れにくくなった。
１の外周側で、前記丸型バンプ４がインナーリード６と
接する領域に設けた。８はインナーリード６に丸型バン
プ４を接合した時に生じた金すず合金あるいは溶融半田
等の過剰物である。本実施例では、丸型バンプ４に切欠
き５を形成したことにより、金すず合金あるいは溶融半
田等の過剰物８は、まず切欠き５に流れ出してたまり、
フィルムキャリヤのインナーリード６に沿って樹脂製の
フィルム７側に流れにくくなった。
【００１０】図３は、第２の実施例を示し、９は四角型
バンプ、10は切欠きである。この場合も過剰な金すず合
金あるいは溶融半田等の過剰物８はこの切欠き10にたま
る。図４、図５は、第３の実施例を示し、11はバンプ、
12はバンプに形成された凹部である。過剰な合金や半田
等の過剰物は凹部12にたまり、インナーリード６に沿っ
ては伝わりにくくなっている。
バンプ、10は切欠きである。この場合も過剰な金すず合
金あるいは溶融半田等の過剰物８はこの切欠き10にたま
る。図４、図５は、第３の実施例を示し、11はバンプ、
12はバンプに形成された凹部である。過剰な合金や半田
等の過剰物は凹部12にたまり、インナーリード６に沿っ
ては伝わりにくくなっている。
【００１１】なお、上記バンプの切欠き５、10あるいは
凹部12の形成は、バンプ形成時に使用するフォトマスク
のバンプ窓の形状を最終状態のバンプ形状に近い形で作
ることにより簡単に実現できる。なお、切欠きや凹部は
少なくともバンプ11がインナーリード６と接する領域に
おいて、過剰な合金や半田がインナーリードに沿って流
れ出さないようにするか、半導体素子の外周側へ流れ出
さないようにすればよいので、図示した形体に限定され
ない。
凹部12の形成は、バンプ形成時に使用するフォトマスク
のバンプ窓の形状を最終状態のバンプ形状に近い形で作
ることにより簡単に実現できる。なお、切欠きや凹部は
少なくともバンプ11がインナーリード６と接する領域に
おいて、過剰な合金や半田がインナーリードに沿って流
れ出さないようにするか、半導体素子の外周側へ流れ出
さないようにすればよいので、図示した形体に限定され
ない。
【００１２】
【発明の効果】上記のように本発明はバンプが半導体素
子の外周側の少なくともインナーリードと接する領域に
切欠きあるいは凹部を設けたので、金すず合金あるいは
溶融半田等の過剰物が、まず最初にバンプの切欠きある
いは凹部にたまり、フィルムキャリヤのインナーリード
に沿って樹脂製のフィルム側へは流れにくくなった。そ
してこれら過剰物が半導体素子のスクライブラインある
いは側面とは接触しなくなったので、リーク及びショー
ト等の不良が発生せず、極めて高い歩留りと信頼性の向
上が図れる半導体装置が提供できるようになった。
子の外周側の少なくともインナーリードと接する領域に
切欠きあるいは凹部を設けたので、金すず合金あるいは
溶融半田等の過剰物が、まず最初にバンプの切欠きある
いは凹部にたまり、フィルムキャリヤのインナーリード
に沿って樹脂製のフィルム側へは流れにくくなった。そ
してこれら過剰物が半導体素子のスクライブラインある
いは側面とは接触しなくなったので、リーク及びショー
ト等の不良が発生せず、極めて高い歩留りと信頼性の向
上が図れる半導体装置が提供できるようになった。
【図１】第１の実施例を示す半導体装置の平面図
【図２】第１の実施例である半導体装置の断面図
【図３】第２の実施例を示す半導体装置の平面図
【図４】第３の実施例を示す半導体装置の平面図
【図５】第３の実施例である半導体装置の断面図
【図６】従来の半導体装置を示す平面図
【図７】従来の半導体装置の他例を示す平面図
【図８】従来の半導体装置の断面図
１ 半導体素子 ２ 電極 ４、９、11 バンプ ５、10 切欠き ６ インナーリード ８ 金すず合金、溶融半田等の過剰物 12 凹部
Claims (1)
- 【請求項１】 フィルムキャリヤのインナーリードに金
または半田その他の合金のバンプを介して半導体素子を
接続した半導体装置において、前記バンプが半導体素子
の外周側の少なくとも前記インナーリードと接する領域
に切欠きあるいは凹部を設けたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135281A JPH05335309A (ja) | 1992-05-27 | 1992-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4135281A JPH05335309A (ja) | 1992-05-27 | 1992-05-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335309A true JPH05335309A (ja) | 1993-12-17 |
Family
ID=15148040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4135281A Pending JPH05335309A (ja) | 1992-05-27 | 1992-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335309A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749592B1 (ko) * | 2005-06-09 | 2007-08-14 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| JP2013115214A (ja) * | 2011-11-28 | 2013-06-10 | Shinko Electric Ind Co Ltd | 半導体装置、半導体素子、及び半導体装置の製造方法 |
-
1992
- 1992-05-27 JP JP4135281A patent/JPH05335309A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749592B1 (ko) * | 2005-06-09 | 2007-08-14 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| US7566977B2 (en) | 2005-06-09 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US7811856B2 (en) | 2005-06-09 | 2010-10-12 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US8102055B2 (en) | 2005-06-09 | 2012-01-24 | Seiko Epson Corporation | Semiconductor device |
| JP2013115214A (ja) * | 2011-11-28 | 2013-06-10 | Shinko Electric Ind Co Ltd | 半導体装置、半導体素子、及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US4727633A (en) | Method of securing metallic members together | |
| US7221045B2 (en) | Flat chip semiconductor device and manufacturing method thereof | |
| CN100386875C (zh) | 半导体器件 | |
| JP5141076B2 (ja) | 半導体装置 | |
| US6093964A (en) | Connection structure utilizing a metal bump and metal bump manufacturing method | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US9837382B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20010093652A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| US3293509A (en) | Semiconductor devices with terminal contacts and method of their production | |
| JPH05335309A (ja) | 半導体装置 | |
| JP2001053432A (ja) | フリップチップ実装構造 | |
| CN113707639A (zh) | 封装结构及其制造方法 | |
| JPS5925378B2 (ja) | 電子部品の実装方法 | |
| JP2893634B2 (ja) | 電子部品の接続構造 | |
| CN104112729A (zh) | 用于制造具有玻璃衬底的半导体器件的方法 | |
| JP3832414B2 (ja) | ハーメチックシール用キャップ | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JP7382167B2 (ja) | 電子装置、および電子装置の製造方法 | |
| JPH0572751B2 (ja) | ||
| JPH05343578A (ja) | 半導体装置及びその製造方法 | |
| JPS6025900Y2 (ja) | 半導体装置 | |
| JP2005123223A (ja) | 配線板及び半導体装置、ならびに配線板の製造方法 |