JPH0378230A - 集積回路装置用バンプ電極の製造方法 - Google Patents

集積回路装置用バンプ電極の製造方法

Info

Publication number
JPH0378230A
JPH0378230A JP1214398A JP21439889A JPH0378230A JP H0378230 A JPH0378230 A JP H0378230A JP 1214398 A JP1214398 A JP 1214398A JP 21439889 A JP21439889 A JP 21439889A JP H0378230 A JPH0378230 A JP H0378230A
Authority
JP
Japan
Prior art keywords
metal
bump electrode
film
base film
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1214398A
Other languages
English (en)
Other versions
JP2653179B2 (ja
Inventor
Hisashi Shirahata
白畑　久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1214398A priority Critical patent/JP2653179B2/ja
Priority to US07/561,457 priority patent/US5034345A/en
Publication of JPH0378230A publication Critical patent/JPH0378230A/ja
Application granted granted Critical
Publication of JP2653179B2 publication Critical patent/JP2653179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置にその外部との接続用に設けられ
るバンプ電極、より正確には集積回路装置の半導体チッ
プの外部と接続すべき電極膜上に順次これと導電接触す
る金属の下側および上側下地膜を介してバンプ電極金属
を設けてなる集積回路装置用バンプ電極に関する。
〔従来の技術〕
半導体集積回路技術の著しい進展に伴い、１個の半導体
チップ内に極めて多数の電子回路ないし回路要素を組み
込めるようになったが、同時にその外部接続点数が増加
する傾向にあり、場合によっては数閤角の小さなチップ
内に数百側もの接続点を組み込むことが要求される。周
知のように、バンプ電極はチップ面から突設される金属
の突起電極であって、かかる要求を満たし得るほか外部
接続に要するスペースと手間を大幅に省ける利点があり
、最近では数十μのサイズの小形の例えば金のバンプ電
極をその１．５〜２倍程度の小ピツチでチップの周縁に
多数個配列でき、かついわゆるインナーリードボンディ
ング法等の比較的簡単な手段で外部と接続することがで
きる。
本発明はかかる集積回路装置用のバンプ電極であって、
上述のようなリード等の相手方とはんだ付は等の加熱工
程を経て接続する場合にと（に適するものに関し、第３
図を参照してその従来構造と土な製作工程を簡単に説明
する。
この第３図ではバンプ電極の完成状態が同図（ロ）に示
されているが、理解を容易にするため同図（ａ）以降を
参照しながらその主な製作工程を追、て説明する。同図
（ａ）のウェハ１内には集積回路が作り込まれているが
、図にはそのごく一部のｎ形のエピタキシャル層２とｐ
形の接合分離層３とｐ形の半導体層４のみが示されてい
る。このウェハｌの表面は通例のように酸化Ｍ５で覆わ
れ、その窓部内で半導体層４と一端が接続されたアルミ
等の配線膜６が配設され、さらにその上を覆って窒化シ
リコン等の保護膜７が設けられており、この例では保護
膜７の窓７ａ内に露出する配線膜６上にバンプ電極を設
けるものとする。
第３図ら）の工程では、バンプ電極の下側下地膜１１用
に例えばチタンを、上側下地膜１２用に例えばバラジュ
ウム膜１２ａと金膜１２ｂを順次全面被着した後、フォ
トエツチングにより上側下地膜１２のみをパターニング
時範囲第の状態とする。もちろん、これらの下地膜１１
および１２は配線膜６の他端と接続されている。
第３図（Ｃ）の工程では、フォトレジスト膜８を塗着し
てフォトプロセスにより上側下地膜１２のみを露出させ
るように窓を開口した後、下側下地膜１１をめっき電極
膜に利用して上側下地膜１２上にバンプ電Ｊｍ金属１３
として例えば金を電解めっきにより所望の厚みに成長さ
せる。この電解めっき時には下側下地膜１１をめっき電
源の負側端子に接続することにより、ウェハｌの面内の
すべての上側下地Ｉ漠１２をめっき陰極としてそれらの
上にバンプ電極金属１３を一斉に成長させる。
第３図（山の完成状態にするには、まずフォトレジスト
膜８を除去した後、上側下地膜１２をマスクとして下側
下地膜１１を化学エツチングする。これにより、下側下
地膜１１は図のよ・うに上側下地膜１２と同パターンに
なり、それぞれ下地膜１１および１２とバンプ電極金属
１３とからなるバンプ電ｔｌｉｌｏが互いに分離された
状態でウェハ上に多数個形成されるので、このウェハを
スクライプしてチップ９に単離することにより集積回路
装置のいわゆるフリップチップを得ることができる。
二の第３図（ｄ）には前述のインナーリードボンディン
グ法等によりバンプ電極１０に外部導体としてリード２
０を接続した状態が併せて示されている。
このリード２０は例えば数十μ程度の薄い銅の細条に錫
等の接合用金属被覆２１をめっき等により施したもので
、この被覆を溶融させる温度に加熱しながらバンプ電極
１０に軽く押し付けることにより容易に接続を果せる。
なお、前の説明かられかるように、第３図（ａ）の状態
のウェハ１にバンプ電極１０を作り込むためのフォトプ
ロセス回数は、同図（ｂ）の上側下地１１！１２のパタ
ーニング時と、同図（Ｃ）の電解めっき用フォトレジス
ト膜８のパターニング時の２回で済ませることができる
。
〔発明が解決しようとする課題〕
ところが、上述の従来のバンプ電極では、それに外部導
体を接続する際に溶融金属がその基部に流れると、その
凝固時に生じる機械的応力によってチップが損傷を受け
やすく、集積回路装置の長期信頼性が著しく損なわれる
問題がある。以下、これを図を参照して説明する。
第３図（イ）のように、リード２０をバンプ電極１０の
金属１３に接合する際の加熱温度や加圧力がたまたま不
適切であると、その接合用金属被覆２１が溶融した金属
２１ａが図示のようにバンプ電極金属１３と下地Ｂ、１
１および１２の表面を伝って流れてチップ９の表面に達
することがある。第４図は第３図（ｄ）の小円Ａで囲ま
れたバンプ電極ｌＯの基部付近の拡大図であって、図の
ように溶融金属２１ａがチップの表面の保護膜７上に若
干でも流れると、その凝固時の収縮により保護膜７に応
力が掛かって図のようにクラックＣが発生しやすい、も
ちろん、このクラックＣは僅かなもので発生したままで
はとくに支障は生じないが、集積回路装置を高温高湿下
で使用すると長期後には保護膜７の下の配線１ｆ！６の
金属が腐食して図のようにビットＰが発生し、最後には
配線膜６が断線するに至る。
本発明の目的は、外部導体との接続時に例え溶融金属が
バンプ電極の基部に流れても、上述のようなトラブル発
生のおそれがない集積回路装置用バンプ電極を得ること
にある。
〔課題を解決するための手段〕
この目的は本発明によれば、前述のような集積回路装置
の外部と接続すべき電極膜上に順次これと導電接触する
金属の下側および上側下地膜を介してバンプ電極金属を
設けてなるバンプ電極において、上側下地膜をバンプ電
極金属によって覆うとともに、バンプ電極金属を相手方
と接合する際に流れやすい溶融金属により濡れない金属
で下側下地膜を構成し、かつこの下側下地膜をバンプ電
極金属の基部よりも横方向に延出されたパターンで形成
することによって達成される。
なお、バンプ電極の相手方との接合時に流れやすい溶融
金属としては、相手方の接合用金属被覆が前述のように
溶は出す場合のほか、バンプ電極金属がはんだ等であっ
てそれ自体が溶は出す場合があり、かかる溶融金属が低
融点の錫やはんだの場合、従来から下側下地膜に用いら
れているチタンがこれによって濡れない性質をもってい
ることを利用して、本発明においてもこれをそのまま下
側下地膜用金属に採用できる。
この下側下地膜を節単な工程で上記構成のようにバンプ
電極金属の基部よりも横方向に延出されたパターンに形
成するには、バンプ電極金属がふつう電解めっきで成長
され、その際に先端部が基部より横方向に張り出して電
解めっきされるのを利用するのが有利である。このため
には、電解めづき用フォトレジスト膜にポジ形のものを
用い、これによりバンプ電極金属を電解めっき成長させ
た後、このバンプ１箋金属をマスクとしてフォトレジス
ト膜を露光かつ現像してその基部に環状に残し、この環
状フォトレジスト膜をマスクとして下側下地膜を上述の
延出されたパターンに化学エツチングするのが好適であ
る。
また、上記構成にいうように上側下地膜をバンプ電極金
属によって覆うには、バンプ電極金属と上側下地膜のパ
ターンを同じにすることでもよいが、前者のパターンを
後者より大きくして上側下地膜がバンプ電極金属により
包み込まれるようにするのが、フォトプロセス時のマス
ク合わせを容品にする上で望ましい。
〔作用〕
本発明は、バンプ電極の基部の最も下側になる下側下地
膜を、前述のように溶融金属により濡れない金属で構成
するとともに、バンプ電極金属よりも横方向に延出され
たパターンで形成することにより、バンプ電極と相手方
との接合時に溶融金属が例えバンプ電極金属の表面を伝
って基部に流れても下側下地膜の延出部で阻止されてチ
ップの表面にまで達しないようにし、従ってこの表面に
従来のトラブルの原因である無用な応力が掛からないよ
うにしたものである。
さらに本発明は、前述の構成にいうように上側下地膜を
バンプ電極金属により覆ってしまうことにより、上述の
下側下地膜の延出部の溶融金属に対する阻止効果が上側
下地膜によって妨げられることがないようにするととも
に、例えば前項に述べたようにバンプ電極金属の先端部
が基部よりも張り出して電解めっきされるのを利用して
、この下側下地膜の延出部を簡単な工程で形成し得るよ
うにしたものである。
〔実施例〕
以下、図を参照しながら本発明の詳細な説明する。第１
図は本発明によるバンプ電極の完成状態を例示する断面
図であり、これを集積回路装置に作り込む際の主な工程
ごとの状態が第２図にこれに対応する断面図で示されて
いる。なお、これらの図中の第３図以降に対応する部分
には同じ符号が付されている。
第１図において、本発明によるバンプ電極１０は第３図
（ｄ）の従来のバンプ電極構造と異なり、バンプ電極１
３が上側下地膜１２を覆うように、とくにこの実施例で
は包み込んでしまうように設けられ、かつ下側下地１１
ｉ４１１がバンプｔＪＩｉ金属１３の基部の周面よりも
外側に延出されたパターンに形成され、とくにこの実施
例ではバンプ電極金属１３の先端部の周面とほぼ揃った
パターンに形成されている。
また本発明では、この下側下地膜ｌｌ用の金属として溶
融金［２１ａで濡れないものが用いられ、例えば溶融金
属２１ａが錫やはんだの場合には、従来と同様にチタン
がこれに用いられる。
第１図には、第３図（ロ）と同様にバンプ電極１０に接
続される相手方の外部導体としてリード２０が示されて
おり、バンプ電極膜ｇ＆１３が金や銅の場合にはこれに
対する接合用金属２１として錫やはんだがこれに被覆さ
れている。このリード２０をバンプ電極ｌＯに加熱下で
接続する際、バンプ電極金属１３は溶融した接合用金属
２１によりよく濡れてこれによって良好な接合が果たさ
れるが、溶融金属２１ａが図示のようにその周面に流れ
やすい、この溶融金属２１ａはハンプを種金属１３の基
部に達することがあるが、本発明ではこれに濡れない下
側下地膜１１がこの基部の回りに延出されているので、
これにより完全に阻止されて溶融金１ｉ２１ａはチップ
９の表面にまでは達し得ない。
次に、第２図を参照してかかるバンプｔ　ｔｉ　１０を
ウェハ１上に作り込む要領の例を説明する。まず同図（
ａ）は第３図（ａ）と同じウェハ１の状態であり、一端
がｐ形の半導体層４に接続されたアルミ等の配線膜６の
他端部上の保護膜７の窓７ａの開口部にバンプ電極１０
を作り込むものとする。
第２図（ｂｌの工程では、従来と同じくこの窓７ａの開
口内で配線膜６と導電接触するように、下側下地膜１１
用に例えば０．２μの厚みのチタン膜を１次に上側下地
膜１２用に例えば０．５μ程度の厚みのパラジュウム膜
１２ａと０．０２ｎ程度の薄い金膜１２ｂをそれぞれス
パッタ法ないし蒸着法で全面被着した上で、１回目のフ
ォトプロセスによる図示しないフォトレジスト膜をマス
クとしこの例では王水を用いるエツチングにより、上側
下地膜１２を従来の第３図０））の場合よりも図のよう
にやや小さな方形や円形のパターンに形成する。
第２図（Ｃ）はバンプ電極金属１３の電解めっきによる
成長工程であり、このためまずめっき用マスクとして本
発明ではポジ形のフォトレジスト膜８を２回目のフォト
プロセスにより上側下地膜１２よりもやや大きな窓をも
つパターンに形成する。電解めっきは従来と同様にこの
フォトレジスト膜８をマスクとし、下側下地膜１１をめ
っき電極膜として行ない、バンプ電極金属１３として例
えば金や銅を数＋１の厚みに電解めっきする。
この電解めっき時、バンプ電極金属１３はこの実施例で
は上側下地膜１２上だけでなく、フォトレジスト膜８の
窓部に露出する下側下地膜１１上にも成長して、図示の
ように上側下地膜１２を包み込む。
また、バンプ電ｉ金属１３はその高さ方向への成長と同
時に横方向にも若干成長するので、図のようにその先端
部が横方向に張り出した形状になる。
この張り出しの程度はバンプ電極金属の種類や電解めっ
きの条件によってかなり異なるが例えば先端部の高さの
半分程度になる。
第２図（（１）の工程では、この張り出しを利用して下
側下地膜１１の延出部用マスクを形成する。このために
は、同図（Ｃ）のポジ形のフォトレジスト膜８をバンプ
電極金属１３をマスクとして露光し現像すればよく、こ
れにより同図（ｄ）の下側下地膜１１の延出部用のフォ
トレジスト膜８ａがバンプ電極金属１３の基部の回りに
環状に形成される。以後はこれをマスクとして希ぶつ酸
等により下側下地膜１２のチタンを化学エツチングし、
フォトレジスト膜８ａを除去して第１図の完成状態とす
る。
二の実施例のように、下側下地膜１１の延出部をバンプ
電極金属１３の先端部の張り出しを利用して形成するこ
とにより、延出部自体を正確な寸法で形成できるほか、
バンプ電極１０の作り込みに際してフォトマスクを用い
る回数を上の説明かられかるように計２回で済ませるこ
とができる。
以上説明した本発明による下側下地膜１１の延出部は、
前述の溶融金属に対する阻止効果のほか、バンプ電極１
０にリード２０等を接続する際の外力によるチップ９の
損傷を減少させる効果を有する。
すなわち、従来の第３図の構造では下側下地膜１１と上
側下地膜１２の周縁が一致しているため、バンプ電極１
０に上方から加わる外力がこの周縁に集中して保護膜７
等を局部的に損傷させやすいが、本発明の第１図の構造
ではこの外力が下側下地膜１１の延出部・により分散さ
れてチップ表面の保護膜７等への局部的な応力集中が緩
和され、あるいは保護膜７がそれと強固に結合している
下側下地膜１１により応力から保護されるので、それに
クラック等の損傷が発生するおそれが一層減少する。
なお、本発明による金のバンプ電極１０を備えた数十個
のサンプルチップ９について、前述のような錫めっきり
−ド２０をインナーリードボンディング法により接続し
た上で、高温高湿の促進条件下で１箇月の長期信顛性試
験を行なった結果、従来見られたようなトラブルは全く
発生しないことが６育認されている。
〔発明の効果〕
以上述べたように本発明によれば、下側下地膜と上側下
地膜とバンプ電極金属とを備えるバンプ電極において、
上側下地膜をバンプ電極金属によって覆い、下側下地膜
をバンプ電極金属の相手方との接続時の溶融金属に濡れ
ない金属で構成し、かつ下側下地膜をバンプ電極金属よ
りも横方向に延出されたパターンに形成することにより
、次の効果を得ることができる。
（ａ）バンプ電極と相手方との接合時に、溶融金属がバ
ンプ電極金属の表面を伝って基部に流れても、チップの
表面にまでは達しないように下側下地膜の延出部によっ
て完全に阻止できる。
［有］）バンプ電極と相手方との接合時に、外力がバン
プ電極の基部の周縁に局部的に掛かっても、下側下地膜
１１の延出部によりこれを分散させてチップ表面への過
度な応力集中を緩和し、かつチップ表面の保ｉｔ膜等を
それと強固に結合している下側下地膜によって安全に保
護できる。
これらの結果、本発明の実施によりチップ表面に過大な
応力が局部的に掛かって表面の保護膜等にクラックが入
るようなトラブル発生をなくし、集積回路装置の長期信
幀性を従来よりも格段に向上することができる。
また、本発明の実施ないし適用面では、バンプ電極金属
を電解めっきにより成長させる際にその先端部が基部よ
り横方向に張り出して形成されるのを利用して、バンプ
電極金属をマスクとして下側下地膜の延出部をパターニ
ング用るようにすれば、チップにバンプ電極を作り込む
に際してフォトマスクを用いるフォトプロセス回数を従
来どおり２回で済ませ、かつこの延出部を正確な寸法に
形成できる効果を得ることができる。
【図面の簡単な説明】
第１図および第２図が本発明に関し、第１図は本発明に
よるバンプ電極の完成状態をその外部との接続状態と併
せて例示する集積回路装置用チップの要部拡大断面図、
第２図はこのバンプ電極を作り込む要領を主な工程ごと
の状態で例示するウェハの要部拡大断面図である。第３
図以降は従来技術に関し、第３図は従来技術によるバン
プ電極とその主な製作工程ごとの状態を示すウェハない
しチップの要部拡大断面図、第４図は従来の問題点を示
すためのバンプ電極の基部付近の拡大断面図である。こ
れらの図において、 ｌ：ウェハ、２：エピタキシャル層、３：接合分離層、
４；バンプ電極を介して外部と接続される半導体層、５
−酸化膜、６：配線膜、７：保護膜、７ａ：保護膜のバ
ンプ電極用窓、８：フォトレジス日Ｌ８ａ：下側下地膜
の延出部のパターニング用フォトレジスト膜、９：集積
回路装置のチップ、１０：バンプ電極、１１；下側下地
膜、１２８上側下地膜、１２ａ：上側下地膜を構成する
パラジニウム膜、１２ｂ；上側下地膜を構成する金膜、
１３；バンプ電極金属、２０；外部接続用リード、２１
：リードの接合用金属被覆、２１ａ：溶融金属、Ｃ：保
護膜のクラック、Ｐ；配線膜の腐食ピット、である。 第４図

Claims (1)

    【特許請求の範囲】
  1. 集積回路装置の外部と接続すべき配線膜上に順次これと
    導電接触する金属の下側および上側下地膜を介してバン
    プ電極金属が設けられるバンプ電極であって、上側下地
    膜がバンプ電極金属によって覆われ、下側下地膜がバン
    プ電極金属の相手方との接続時の溶融金属により濡れな
    い金属で構成され、かつバンプ電極金属の基部よりも横
    方向に延出されたパターンで形成されたことを特徴とす
    る集積回路装置用バンプ電極。
JP1214398A 1989-08-21 1989-08-21 集積回路装置用バンプ電極の製造方法 Expired - Fee Related JP2653179B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1214398A JP2653179B2 (ja) 1989-08-21 1989-08-21 集積回路装置用バンプ電極の製造方法
US07/561,457 US5034345A (en) 1989-08-21 1990-08-01 Method of fabricating a bump electrode for an integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1214398A JP2653179B2 (ja) 1989-08-21 1989-08-21 集積回路装置用バンプ電極の製造方法

Publications (2)

Publication Number Publication Date
JPH0378230A true JPH0378230A (ja) 1991-04-03
JP2653179B2 JP2653179B2 (ja) 1997-09-10

Family

ID=16655129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1214398A Expired - Fee Related JP2653179B2 (ja) 1989-08-21 1989-08-21 集積回路装置用バンプ電極の製造方法

Country Status (2)

Country Link
US (1) US5034345A (ja)
JP (1) JP2653179B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
JP3385604B2 (ja) * 1996-05-08 2003-03-10 ソニー株式会社 はんだバンプの形成方法
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
JP3587019B2 (ja) * 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
US8437142B2 (en) * 2011-06-20 2013-05-07 Chipbond Technology Corporation Bump structure and process of manufacturing the same
JP6066612B2 (ja) * 2012-08-06 2017-01-25 キヤノン株式会社 液体吐出ヘッド及びその製造方法
KR20190011070A (ko) * 2017-07-24 2019-02-01 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201052A (en) * 1981-06-04 1982-12-09 Fuji Electric Corp Res & Dev Ltd Bump electrode
JPS61166049A (ja) * 1985-01-18 1986-07-26 Hitachi Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US4427715A (en) * 1978-07-03 1984-01-24 National Semiconductor Corporation Method of forming expanded pad structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201052A (en) * 1981-06-04 1982-12-09 Fuji Electric Corp Res & Dev Ltd Bump electrode
JPS61166049A (ja) * 1985-01-18 1986-07-26 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US5034345A (en) 1991-07-23
JP2653179B2 (ja) 1997-09-10

Similar Documents

Publication Publication Date Title
JPH0378230A (ja) 集積回路装置用バンプ電極の製造方法
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US4263606A (en) Low stress semiconductor device lead connection
US5208186A (en) Process for reflow bonding of bumps in IC devices
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
US6534874B1 (en) Semiconductor device and method of producing the same
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
JPH0714887A (ja) フィルムキャリヤ及びその製造方法
JP3397181B2 (ja) 半導体装置及びその製造方法
JPH0590465A (ja) 半導体装置
JP3087819B2 (ja) はんだバンプ実装用端子電極形成方法
JP2974840B2 (ja) 半導体素子の実装方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JP3351878B2 (ja) 半導体装置およびその製造方法
KR940007289B1 (ko) 반도체 장치를 제조하는 방법
JP2822506B2 (ja) 半導体装置の製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPS61141157A (ja) 半導体素子の製造方法
JPH0719797B2 (ja) 半導体装置の実装具
JPH05335309A (ja) 半導体装置
JPH04213832A (ja) 半田バンプ電極を有する半導体素子
JPH04236469A (ja) 超伝導集積回路実装用半田バンプ形成方法
JPS60214538A (ja) 半導体チツプの搭載方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees