JPS60214538A - 半導体チツプの搭載方法 - Google Patents
半導体チツプの搭載方法Info
- Publication number
- JPS60214538A JPS60214538A JP59072493A JP7249384A JPS60214538A JP S60214538 A JPS60214538 A JP S60214538A JP 59072493 A JP59072493 A JP 59072493A JP 7249384 A JP7249384 A JP 7249384A JP S60214538 A JPS60214538 A JP S60214538A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- chip
- metal
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ＋ 発明の技術分野
本発明は半導体チップ、特に大規模集積回路（ＬＳＩ）
チップの基板への電気的接合および搭載方法に関するも
のである。
チップの基板への電気的接合および搭載方法に関するも
のである。
山） 技術の背景
近年、半導体製造技術の急速な進歩により、半導体チッ
プに非常に大規模な素子あるいは回路を集積化する事が
可能になってきた。それに伴い、チップの外部接続用端
子（以後パットと云う）数も急激に増加する傾向にある
。一般にバット数は、そのチップの内部ゲート数のｎ乗
（ｎ＜１）に比例して増加すると言われており、このよ
うな多くのパットを基板上に配設するには基板に相当の
スペースが必要となり、半導体に要求される小型化に支
障をきたすこととなる。そこで、素子あるいは回路の集
積の拡大増加に対しても小型の半導体チップが得られる
半導体製造方法の開発が必要となった。
プに非常に大規模な素子あるいは回路を集積化する事が
可能になってきた。それに伴い、チップの外部接続用端
子（以後パットと云う）数も急激に増加する傾向にある
。一般にバット数は、そのチップの内部ゲート数のｎ乗
（ｎ＜１）に比例して増加すると言われており、このよ
うな多くのパットを基板上に配設するには基板に相当の
スペースが必要となり、半導体に要求される小型化に支
障をきたすこととなる。そこで、素子あるいは回路の集
積の拡大増加に対しても小型の半導体チップが得られる
半導体製造方法の開発が必要となった。
ｆｃ） 従来技術と問題点
半導体チップは電気的接続および封止などのため基板に
搭載されており、従来このチップの電気的接続はチップ
周辺に前記パッドを配置し、このパッドとあらかじめ基
板表面に形成された金属パターン間を、ワイヤボンディ
ング法により極く細い金属線（例えば金線など）で結ぶ
ことにより行われできた。この場合、チップ自体の基板
への接着は一般にダイポンディングと言われるチップの
搭載方法を用い、基板上にチップの大きさ程度に形成し
た金属パターン（例えば金）を加熱して溶融し、一般に
シリコンでできた前記チップを接触させ合金を作ること
により行われる。
搭載されており、従来このチップの電気的接続はチップ
周辺に前記パッドを配置し、このパッドとあらかじめ基
板表面に形成された金属パターン間を、ワイヤボンディ
ング法により極く細い金属線（例えば金線など）で結ぶ
ことにより行われできた。この場合、チップ自体の基板
への接着は一般にダイポンディングと言われるチップの
搭載方法を用い、基板上にチップの大きさ程度に形成し
た金属パターン（例えば金）を加熱して溶融し、一般に
シリコンでできた前記チップを接触させ合金を作ること
により行われる。
前述した電気的接続およびチップの搭載方法は現在、最
も一般的に用いられている方法であるが、ワイヤボンデ
ィングは機械的に行なわれるため、パッドあるいは基板
上パターンの位置精度上の制約、あるいは強度上の金属
線の太さの限界などからバンドの大きさ、パッド間の間
隔を小さくすることには技術的限界がある。更に、ワイ
ヤポンディングはウェハープロセスと異なりバッチ処置
ができないため、バット数の増加とウェハープロセスの
歩留りが向上するに伴い、ＬＳＩ製造コストに占めるこ
の工程の割合の相対的増加は無視できなくなる。
も一般的に用いられている方法であるが、ワイヤボンデ
ィングは機械的に行なわれるため、パッドあるいは基板
上パターンの位置精度上の制約、あるいは強度上の金属
線の太さの限界などからバンドの大きさ、パッド間の間
隔を小さくすることには技術的限界がある。更に、ワイ
ヤポンディングはウェハープロセスと異なりバッチ処置
ができないため、バット数の増加とウェハープロセスの
歩留りが向上するに伴い、ＬＳＩ製造コストに占めるこ
の工程の割合の相対的増加は無視できなくなる。
また従来より前述したワイヤボンディングに代わるビー
ム方式、 Ｔ Ｂ Ａ （Ｔａｐｅ−Ａｕｔｏｍａｔｅ
ｄ −Ｂ。
ム方式、 Ｔ Ｂ Ａ （Ｔａｐｅ−Ａｕｔｏｍａｔｅ
ｄ −Ｂ。
ｎｄｉｎｇ）方式、あるいは半導体チップ上にハンダ球
を作りそれの溶融によって接続する方法などがあり１．
実際に一部半導体チツブの搭載に使用されている。しか
しながら、これらの方法は互いに一長一短を有し、前に
述べた問題の全てを解決することができない 例えばビームリード方式およびＴＢＡ方式は、ワイヤポ
ンディング工程を除去し製造性を上げるのに貢献したが
、チップ外周によるバット数の限界は解決していない。
を作りそれの溶融によって接続する方法などがあり１．
実際に一部半導体チツブの搭載に使用されている。しか
しながら、これらの方法は互いに一長一短を有し、前に
述べた問題の全てを解決することができない 例えばビームリード方式およびＴＢＡ方式は、ワイヤポ
ンディング工程を除去し製造性を上げるのに貢献したが
、チップ外周によるバット数の限界は解決していない。
また、半導体チップ上にハンダ球を設置する方法は、半
導体ウェハープロセス時の工程増加およびハンダ球作製
時の熱印加による半導体チップの信頼性低下２位置合わ
せの困鉗さ等により必ずしも一般的に利用されていない
のが現状である。
導体ウェハープロセス時の工程増加およびハンダ球作製
時の熱印加による半導体チップの信頼性低下２位置合わ
せの困鉗さ等により必ずしも一般的に利用されていない
のが現状である。
上記のような理由によりワイヤポンディング法は現在で
も最もポピユラーな接続方法として使用されている。し
かしながら先程述べたように、ワイヤボンディング法番
オパノド寸法の技術的縮小限界点に近づきつつあり、半
導体チップの小型化が難しくなり、またパッド数の増加
等による製造コストが増大するといった欠点があり、小
型化が可能で、コストの安く、高信頼度が得られる接続
方法、搭載方法がめられる。
も最もポピユラーな接続方法として使用されている。し
かしながら先程述べたように、ワイヤボンディング法番
オパノド寸法の技術的縮小限界点に近づきつつあり、半
導体チップの小型化が難しくなり、またパッド数の増加
等による製造コストが増大するといった欠点があり、小
型化が可能で、コストの安く、高信頼度が得られる接続
方法、搭載方法がめられる。
ｆｄｌ 発明の目的
本発明は上述した従来の半導体チップの搭載方法の欠点
に鑑みて創案されたもので、半導体の高集積化に伴って
発生するパッド数の増加による半導体チップの大型化、
製造コストの上昇、製造時の熱印加による信頼度の低下
を防止することができる半導体チップ搭載方法を提供す
ることを目的としている。
に鑑みて創案されたもので、半導体の高集積化に伴って
発生するパッド数の増加による半導体チップの大型化、
製造コストの上昇、製造時の熱印加による信頼度の低下
を防止することができる半導体チップ搭載方法を提供す
ることを目的としている。
ｔｅｌ 発明の構成
そしてこの目的は本発明によれば、半導体チップを搭載
するための基板の表面に載置した半導体チップとの接続
用金属パターン上に、単一もしくは複数の組成からなる
低融点金属のバンプを設け、前記半導体チップの基板搭
載面に絶縁膜を被覆し、該被覆膜は前記バンプに対応し
て穿孔され、該穿孔位置に前記半導体チップ素子に電気
的に接続する金属部を形成するとともに、該金属部と前
記低融点金属とが露出して対向するよう構成し、該両金
属が溶着するようにしたことを特徴とする半導体チップ
の搭載方法により達せられる。
するための基板の表面に載置した半導体チップとの接続
用金属パターン上に、単一もしくは複数の組成からなる
低融点金属のバンプを設け、前記半導体チップの基板搭
載面に絶縁膜を被覆し、該被覆膜は前記バンプに対応し
て穿孔され、該穿孔位置に前記半導体チップ素子に電気
的に接続する金属部を形成するとともに、該金属部と前
記低融点金属とが露出して対向するよう構成し、該両金
属が溶着するようにしたことを特徴とする半導体チップ
の搭載方法により達せられる。
ｌｆｌ 発明の実施例
以下、添付図により本発明の一実施例を詳細に説明する
。第１図〜第４図はウェハープロセスを説明するための
基板に搭載されるチップの横断面を示し、同一符号は同
一部位を示している。なお、半導体ウェハーはウェハプ
ロセスを通し、その表面に素子３回路等が集積、形成さ
れる。
。第１図〜第４図はウェハープロセスを説明するための
基板に搭載されるチップの横断面を示し、同一符号は同
一部位を示している。なお、半導体ウェハーはウェハプ
ロセスを通し、その表面に素子３回路等が集積、形成さ
れる。
第１図は主要ウェハプロセス後のチップ断面である。本
図では説明を簡単にするため素子１回路等が省略されて
いるが、通常シリコン基板１に形成されている。またこ
の段階ではチップはウェハーから切り出されていない。
図では説明を簡単にするため素子１回路等が省略されて
いるが、通常シリコン基板１に形成されている。またこ
の段階ではチップはウェハーから切り出されていない。
第１図に示す配線パターン３は通常アルミニームが使用
され、同一面内にチップ内素子間の結線および前述のパ
ントから成るが、本図では配線パターン３はパッドの断
面を表し、素子間結線パターンは省略するものとする。
され、同一面内にチップ内素子間の結線および前述のパ
ントから成るが、本図では配線パターン３はパッドの断
面を表し、素子間結線パターンは省略するものとする。
第１図において、配線パターン３上にシリコン酸化膜４
が設置される。通常、この膜は汚染等を防止するためチ
ップ全体を覆う酸化膜であり、シラン（Ｓｉ■）の析出
等の方法を用いて形成される比較的疎密な膜である。因
に絶縁膜２はパターン間、あるいはパターンとシリコン
基板間の絶縁作用をし、一般にシリコンの熱酸化法によ
る緻密な膜が用いられる。シリコン酸化膜４の厚さは数
μｍから数十μｍの間の適当なものが、後述の基板上パ
ターンの寸法に対応して選択される。
が設置される。通常、この膜は汚染等を防止するためチ
ップ全体を覆う酸化膜であり、シラン（Ｓｉ■）の析出
等の方法を用いて形成される比較的疎密な膜である。因
に絶縁膜２はパターン間、あるいはパターンとシリコン
基板間の絶縁作用をし、一般にシリコンの熱酸化法によ
る緻密な膜が用いられる。シリコン酸化膜４の厚さは数
μｍから数十μｍの間の適当なものが、後述の基板上パ
ターンの寸法に対応して選択される。
第２図は、通當のプロセスで一般に使用されるフォトレ
ジスト５をシリコン酸化膜４の上に塗布し、フォトマス
クにより所望のパターンに露光し、露光後、シリコン酸
化膜４のエツチングを行なった断面図を示している。こ
のエツチング後の断面図は第２図に模式的に示したよう
に、レジスト直下がやや削られ（オーバーエッチ）、配
線パターン３に向かってゆるやかに傾斜している。この
オーバエッチの量および１ｌＪｉ斜角はよく知られたエ
ッチファクタによって表わされる。このエッチファクタ
はエツチング液の組成、エツチング条件により決定され
るので、従って傾斜角およびオーバーエッチの量はこれ
らによって適当な量に選択することが可能である。
ジスト５をシリコン酸化膜４の上に塗布し、フォトマス
クにより所望のパターンに露光し、露光後、シリコン酸
化膜４のエツチングを行なった断面図を示している。こ
のエツチング後の断面図は第２図に模式的に示したよう
に、レジスト直下がやや削られ（オーバーエッチ）、配
線パターン３に向かってゆるやかに傾斜している。この
オーバエッチの量および１ｌＪｉ斜角はよく知られたエ
ッチファクタによって表わされる。このエッチファクタ
はエツチング液の組成、エツチング条件により決定され
るので、従って傾斜角およびオーバーエッチの量はこれ
らによって適当な量に選択することが可能である。
第３図は、第２図の状態に金属６ａ、６ｂ、６ｃを蒸着
した状態を示している。図中では金属６ａ、６ｂ、６ｃ
にＣｒ、Ｃｕ、ｊｉｕの３種の金属の組合せを示したが
、これは配線パターン３の金属との新和性や、後述の低
融点金属と合金を作り得ることを条件として選択される
。例えば、配線パターンがアルミニウムの場合で、また
低融点金属が鉛、スズ系のハンダである場合は第８図の
組立工程図に示したＡｌ−Ｃｒ−Ｃｕ −Ａｕ −Ｐｂ
／Ｓｎの金属組合せがその条件を満たす一例である。」
１述のように基板１上に金属パターン７が形成される。
した状態を示している。図中では金属６ａ、６ｂ、６ｃ
にＣｒ、Ｃｕ、ｊｉｕの３種の金属の組合せを示したが
、これは配線パターン３の金属との新和性や、後述の低
融点金属と合金を作り得ることを条件として選択される
。例えば、配線パターンがアルミニウムの場合で、また
低融点金属が鉛、スズ系のハンダである場合は第８図の
組立工程図に示したＡｌ−Ｃｒ−Ｃｕ −Ａｕ −Ｐｂ
／Ｓｎの金属組合せがその条件を満たす一例である。」
１述のように基板１上に金属パターン７が形成される。
この金属パターン７は第１図〜第４図に於ける半導体チ
ップ上の配線パターン３に対応して設けられる。その作
成は、従来より用いられているシルクスクリーン法、真
空蒸着法などによって行われる。この金属パターン７の
金属材として、基板材質との整合性および低融点金属と
の″ぬれ性′″を考慮して選択される。
ップ上の配線パターン３に対応して設けられる。その作
成は、従来より用いられているシルクスクリーン法、真
空蒸着法などによって行われる。この金属パターン７の
金属材として、基板材質との整合性および低融点金属と
の″ぬれ性′″を考慮して選択される。
次に、基板作成工程を第５図〜第７図の横断面図に示す
。まず第５図のに示すように、基板１がＡｌ２Ｏ３で低
融点金属８がＰｂ −Ｓｎ系ハンダである場合、金属パ
ターン７は銅（Ｃｕ）が一般的である。
。まず第５図のに示すように、基板１がＡｌ２Ｏ３で低
融点金属８がＰｂ −Ｓｎ系ハンダである場合、金属パ
ターン７は銅（Ｃｕ）が一般的である。
但し、他の組合せも可能であることは言うまでもなく、
本図は一例について説明している。
本図は一例について説明している。
第６図は、低融点金属８を金属パターン７に対応して設
けた後の状態を示す。この低融点金属８の作成はシルク
スクリーン法により、一般によく知られたハンダクリー
ムを塗布する方法により簡単に作成できる。
けた後の状態を示す。この低融点金属８の作成はシルク
スクリーン法により、一般によく知られたハンダクリー
ムを塗布する方法により簡単に作成できる。
次に第７図は、第６図の基板を加熱した状態を示してい
る。この加熱温度は低融点金属８の融点を多少越える程
度に設定する。こうする事により、低融点金属８は溶融
し、自からの表面張力により球状に変形する。この時、
加Ｖ％溶融により球状となった低融点金属８の、金属パ
ターン７からの高さＨは、金属パターン７の幅（表面積
）Ｄおよびハンダ塗布の厚さの関数である。
る。この加熱温度は低融点金属８の融点を多少越える程
度に設定する。こうする事により、低融点金属８は溶融
し、自からの表面張力により球状に変形する。この時、
加Ｖ％溶融により球状となった低融点金属８の、金属パ
ターン７からの高さＨは、金属パターン７の幅（表面積
）Ｄおよびハンダ塗布の厚さの関数である。
また、金属パターン７を正方形とした場合の、低融点金
属８の高さＨを計算によりめた結果を第１１図に示す。
属８の高さＨを計算によりめた結果を第１１図に示す。
この第１１図に基ずいてｌ・要なハンダ高さを得るため
の金属パターン７のサイズ、ハンダ塗布厚が決定される
。
の金属パターン７のサイズ、ハンダ塗布厚が決定される
。
さて第１図〜第４図および第５図〜第７図で説明した通
りの半導体チップおよび基板は、第８図の組立工程を説
明するための横断図に示すように、その接合面側を対向
して置かれる。次に、半導体チップに形成された蒸着金
属６８〜６ｃと基板上に設けられたバンプ９の位置は対
応しており、これを接触させた組立工程図が第９図であ
る。
りの半導体チップおよび基板は、第８図の組立工程を説
明するための横断図に示すように、その接合面側を対向
して置かれる。次に、半導体チップに形成された蒸着金
属６８〜６ｃと基板上に設けられたバンプ９の位置は対
応しており、これを接触させた組立工程図が第９図であ
る。
また、第１０図は第８図の前記接触部の拡大図であり、
図中Ａ−Ｆで示した寸法は全て第９図に示す接合後のハ
ンダ形状に関係して最適値が決めら゛ れる。即ち、ハ
ンダ量が多すぎる場合、つまりＨが大の場合には接合時
ハンダが基板上から流れてしまう。これは、半導体チッ
プの重量、ハンダ自重、ハンダ表面張力よって左右され
る。
図中Ａ−Ｆで示した寸法は全て第９図に示す接合後のハ
ンダ形状に関係して最適値が決めら゛ れる。即ち、ハ
ンダ量が多すぎる場合、つまりＨが大の場合には接合時
ハンダが基板上から流れてしまう。これは、半導体チッ
プの重量、ハンダ自重、ハンダ表面張力よって左右され
る。
尚、この接触時、酸化膜４の開口は、基板とチップの自
動的位置合わせの役も持っている。
動的位置合わせの役も持っている。
第９図は接触させたチップと基板とを加熱して接触部を
接合した図である。
接合した図である。
（ｇｌ 発明の効果
以上の説明から明らかなように、本発明による半導体チ
ップの搭載方法を用いれば、搭載工数の大幅な低減がで
きるとともに、接続信頼度の向上と、接続密度の高い電
気的接合を達成することが実現できる。
ップの搭載方法を用いれば、搭載工数の大幅な低減がで
きるとともに、接続信頼度の向上と、接続密度の高い電
気的接合を達成することが実現できる。
第１図〜第４図はウェハープロセスを説明するための基
板に搭載されるチップの横断面図、第５図〜第７図は基
板作成工程を説明するすめの基板横断面図、第８図、第
９図は組立工程を説明するための横断面図、第１θ図は
第８図の接触部の拡大図、第１１図は正方形の低融点金
属の高さの計算図である。 図において、ｌは基板、２は絶縁膜、３は配線パターン
、４はシリコン酸化膜、５はフォトレジ１ スト、６８〜６ｃは蒸着金属、７は金属パターン、８は
低融点金属、９はバンプ、をそれぞれ示している。 ２ 第５図 〜１ 第１０図 第８図 第１１図
板に搭載されるチップの横断面図、第５図〜第７図は基
板作成工程を説明するすめの基板横断面図、第８図、第
９図は組立工程を説明するための横断面図、第１θ図は
第８図の接触部の拡大図、第１１図は正方形の低融点金
属の高さの計算図である。 図において、ｌは基板、２は絶縁膜、３は配線パターン
、４はシリコン酸化膜、５はフォトレジ１ スト、６８〜６ｃは蒸着金属、７は金属パターン、８は
低融点金属、９はバンプ、をそれぞれ示している。 ２ 第５図 〜１ 第１０図 第８図 第１１図
Claims (1)
- 半導体チップを搭載するための基板の表面に載置した半
導体チップとの接続用金属パターン上に、単一もしくは
複数の組成からなる低融点金属のバンプを設け、前記半
導体チップの基板搭載面に絶縁膜を被覆し、該被覆膜は
前記バンプに対応して穿孔され、該穿孔位置に前記半導
体チップ素子に電気的に接続する金属部を形成するとと
もに、該金属部と前記低融点金属とが露出して対向する
よう構成し、該両金属が溶着するようにしたことを特徴
とする半導体チップの搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072493A JPS60214538A (ja) | 1984-04-10 | 1984-04-10 | 半導体チツプの搭載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072493A JPS60214538A (ja) | 1984-04-10 | 1984-04-10 | 半導体チツプの搭載方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214538A true JPS60214538A (ja) | 1985-10-26 |
Family
ID=13490903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072493A Pending JPS60214538A (ja) | 1984-04-10 | 1984-04-10 | 半導体チツプの搭載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214538A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196843A (ja) * | 1988-02-02 | 1989-08-08 | Seiko Epson Corp | 集積回路装置の組立法 |
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
-
1984
- 1984-04-10 JP JP59072493A patent/JPS60214538A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196843A (ja) * | 1988-02-02 | 1989-08-08 | Seiko Epson Corp | 集積回路装置の組立法 |
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6979592B2 (en) | Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress | |
| US3952404A (en) | Beam lead formation method | |
| US5244833A (en) | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer | |
| US5010389A (en) | Integrated circuit substrate with contacts thereon for a packaging structure | |
| US4922322A (en) | Bump structure for reflow bonding of IC devices | |
| JP4685834B2 (ja) | 集積回路デバイス | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US4032058A (en) | Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| JP2653179B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| JPH058570B2 (ja) | ||
| JPS60214538A (ja) | 半導体チツプの搭載方法 | |
| US20070108609A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JPH08124930A (ja) | 半導体装置 | |
| JP3201431B2 (ja) | Ｉｃ半導体装置の製造方法 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| KR100233866B1 (ko) | 풀립칩용 반도체 칩의 구조와 그 제조 방법 |