CN1918663A - 非易失性存储器 - Google Patents

非易失性存储器 Download PDF

Info

Publication number
CN1918663A
CN1918663A CNA2005800042200A CN200580004220A CN1918663A CN 1918663 A CN1918663 A CN 1918663A CN A2005800042200 A CNA2005800042200 A CN A2005800042200A CN 200580004220 A CN200580004220 A CN 200580004220A CN 1918663 A CN1918663 A CN 1918663A
Authority
CN
China
Prior art keywords
state
memory element
data
memory
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800042200A
Other languages
English (en)
Other versions
CN100485816C (zh
Inventor
加藤清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1918663A publication Critical patent/CN1918663A/zh
Application granted granted Critical
Publication of CN100485816C publication Critical patent/CN100485816C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

通过在使用具有两个状态的、只能在一个方向上转换的存储元件的OTP型非易失性存储器中使用至少两个存储元件形成用于存储1位数据的存储单元。在使用具有H状态(第一状态)和L状态(第二状态)(下文简称为H和L)且只能在从L至H的一个方向上电转换的存储元件的OTP型非易失性存储器中，通过使用两个或两个以上存储元件形成用于存储1位数据的存储单元。

Description

非易失性存储器
技术领域
本发明涉及非易失性存储器，尤其涉及只能写一次数据的非易失性存储器。
背景技术
存储器被简单地分类成诸如SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)之类的易失性存储器和诸如EEPROM(电可擦可编程只读存储器)和闪速EEPROM之类的非易失性存储器。非易失性存储器具有一旦关断电源则丢失数据的缺点。另一方面，一种即使电源关断也不丢失数据的非易失性存储器被用于运行系统等的程序。
近年来，用于IC卡的非易失性存储器是关注的焦点。目前使用的磁卡能容易地以数据来重新编程，这意味着安全性低。因此，预期将IC卡用作代替磁卡并应用于电子货币或住户卡的介质。特别地，为了避免伪造和滥用而强调其关于数据的安全性的功能。
使用半导体的非易失性存储器被分类成使用浮置栅极结构的存储元件、铁电元件或展示出磁阻和相变的存储元件的可重写型；和诸如掩模型ROM的不可重写型。另外，还存在另一种只能写一次的可重写型，它使用浮置栅极结构的存储元件和展示出相变的存储元件(下文也称为OTP(一次可编程))(见专利文献1)。
[专利文献1]
日本专利公开号2003-51196
发明内容
只能写一次从而数据不易被篡改的常规OTP型非易失性存储器被认为安全性高。例如，一旦数据被写到使用浮置栅极结构的存储元件的OTP型非易失性存储器，则该数据不能被擦除，除非照射紫外线。因此，除非封装破裂，否则不能擦除密封的OTP型非易失性存储器的数据。然而，可用电另外写入数据，从而能改变数据。
考虑到上述问题，本发明的一个主题是提供一种其中数据不能用电改变从而安全性高的OTP型非易失性存储器。
为了解决上述问题，本发明为使用具有两个状态并且只能在一个方向上电转换的存储元件的OTP型非易性存储器提供多个用于存储1位数据的存储元件。
即，在使用具有H状态和L状态(下文也简称为H和L)两个状态并且只能在从L至H的一个方向上电转换的存储元件的OTP型非易失性存储器中使用用于储存1位数据的两个或两个以上存储元件存储在。
具体来说，在将两个存储元件用于存储1位数据的情况下，假设该两个存储元件的状态为(L，L)、(H，L)、(L，H)和(H，H)，状态(H，L)对应于“1”而状态(L，H)对应于“0”。不用说，这些状态之间的关系可以相反。
两个存储元件的状态既可以是从(L，L)转换到(H，L)然后转换到(H，H)的状态，也可以是从(L，L)转换到(L，H)然后转换到(H，H)的状态。注意，(H，L)和(L，H)不能相互转换。
在由n(n为等于或大于3的整数)个不能相互转换的存储元件形成的存储单元中，可以考虑k个存储元件处于L状态(k为从1至n的整数)而(n-k)个存储单元处于H状态的一对状态。假设在这种状态中满足n＝5且k＝4，则存在(H，L，L，L，L)、(L，H，L，L，L)、(L，L，H，L，L)、(L，L，L，H，L)和(L，L，L，L，H)五个状态。很清楚在这些状态中，使用电写入从L状态至H状态的转换是不可能的。
通过用例如这多个状态存储数据，能实现其中数据一旦写入就不能变成其它数据的非易失性存储器。
在读出此存储器时读出不与数据相对应的状态的情况下，可以将该数据无效为无效的附加写。以此方式，例如，能获得安全性高的OTP型非易失性存储器。更具体地，本发明采用以下结构。
根据本发明，存储单元是通过将至少两个存储单元用作一个单位来形成的，这两个存储单元通过至少施加电压或电流只能从第一状态转换成电特性不同的第二状态。本发明提供一种能通过只使用一个一定数量的存储单元从第一状态转换成第二状态的状态来存储数据的非易失性存储器。
本发明是通过将至少两个存储单元用作一个单位来形成的，这两个存储单元通过至少施加电压或电流只能从第一状态转换成电特性不同的第二状态。本发明提供一种能通过只使用一个在作为单位获取的组合中不能相互电转换的状态来存储数据的非易失性存储器。
根据本发明的上述结构，第一状态和第二状态指阈电压、ON电流值、电阻值、磁化方向、晶体管的磁场方向等。本发明通过利用那些状态中的变化提供一种OTP型非易失性存储器。
例如，通过使用至少两个存储元件并通过使用存储元件能获得的两个状态形成1位数据，能提供一种其中数据一旦写入就不能被重新编程的非易失性存储器。因此，能获得安全性高的OTP型非易失性存储器。
附图简要说明
图1A和1B是示出本发明的非易失性存储器的配置的框图。
图2A和2B是示出本发明的非易失性存储器的配置的框图。
图3为示出本发明的非易失性存储器的读电路的图。
图4为示出本发明的非易失性存储器的读电路的图。
图5为示出根据本发明的在绝缘基片上的TFT的制造过程的图。
图6为示出本发明的非易失性存储器的部分写电路的图。
图7为示出本发明的非易失性存储器的部分读电路的图。
图8为示出本发明的非易失性存储器的部分写电路的图。
图9为示出本发明的非易失性存储器的应用的图。
图10A和10B为示出根据本发明的将TFT转移到柔性基片的转移步骤的图。
图11A和11B为示出根据本发明的将TFT转移到柔性基片的转移步骤的图。
图12A和12B分别为MNOS/MONOS存储元件的截面图。
图13为使用微晶硅Si的存储元件的截面图。
图14A-14C为示出本发明的非易失性存储器的应用的图。
图15A-15C为示出本发明的非易失性存储器的应用的图。
图16A-16H为示出本发明的非易失性存储器的应用的图。
图17A和17B为示出本发明的非易失性存储器的应用的图。
图18为示出本发明的非易失性存储器的写电路的图。
图19为示出根据本发明的存储单元的状态的转换的图。
图20A和20B为示出本发明的非易失性存储器的框图。
图21为示出本发明的非易失性存储器的读电路的图。
图22为示出本发明的非易失性存储器的写电路的图。
图23A和23B为示出在本发明的绝缘基片上的TFT的制造过程的图。
具体实施方式
虽然将参照附图类似说明本发明的实施方式1，但应理解，各种变化和修改对本领域的技术人员将是显而易见的。因此，除非这些变化和修改背离了下文中定义的本发明的范围，否则它们应被解释为被包括在其中。在附图中，相同的部分或具有相似功能的部分由相同的标号来表示，并将不再重复对它们的说明。
[实施方式1]
在本实施方式中，在由具有L(第一状态)和H(第二状态)两个状态且通过至少施加电压或电流只能从L转换成H的存储元件形成的OTP型非易失性存储器中，由两个存储元件形成的存储单元是用于存储1位数据的单位。下面描述的是通过使用其中一个存储元件处于L状态而另一个处于H状态的一对状态来存储1位数据的模式。注意，第一状态和第二状态指阈电压、ON电流值、电阻值、磁化方向、晶体管的磁场方向等。
在本实施方式中的OTP型非易失性存储器中的存储单元阵列的电路配置中，存储数据的存储单元对应于n个常规存储单元。例如，假设i(i为从1至(n-1)的整数)位的数据存储在一个存储单元中，数据必须在i位的输入/输出数据和对应于存储单元的内部状态的n位的内部数据之间转换。根据本发明，输出表示数据可靠性的信号(下文称为有效信号或用于判定的信号)，且此通过信号能判定读出的数据是否可靠。
OTP型非易失性存储器的存储元件能照原样地用于存储元件。即，使用由具有浮置栅极的晶体管形成的存储元件并通过进入浮置栅极的沟道热电子执行存储元件的状态转换。可以通过浮置栅极中沟道热电子的存在来判定H状态或L状态。沟道热电子一旦进入浮置栅极就不能电去除，因此，转换都在从L至H的一个方向上进行。
参照图1A和1B说明本实施例中的OTP型非易失性存储器的配置例子。本发明的非易失性存储器包括基片100上的写电路10、读电路102、行解码器103、列解码器104、选择器105、存储单元阵列106等(见图1A)。存储单元阵列106包括m条字线、2×n条位线和排列成矩阵的m×n个存储单元107。
每一存储单元107包括第一存储元件108和第二存储元件109(见图1B)。第一存储元件108和第二存储元件109中每一个都具有浮置栅极、控制栅极、源极区和漏极区。每一控制栅极与公共字线(在附图中表示成“字”)连接。源极区和漏极区之一与不同的位线(称为“位1”和“位2”)连接，而另一个与公共电极(SC)连接。
存储在存储单元107中的数据由第一存储元件108和第二存储元件109的状态确定。例如，假设存储单元107的状态，即第一存储元件108的状态A和第二存储元件109的状态B，被表示成(A，B)，且状态(H，L)对应于数据“1”(高)，而状态(L，H)对应于“0”(低)。
当存储单元处于状态(L，L)时执行对存储单元107的写。当存储器接收到表示写的控制信号(控制)时，选择写所需的电压，写电路101将数据信号(数据)转换成以内部数据格式的(H，L)或(L，H)，并将其发送至内部数据总线。同时，将地址信号输入到行解码器103和列解码器104并选择一个存储单元。结果，将高电位施加于与所选择的存储单元连接的字线，而将用于与内部数据相对应的写的高电位施加于位线，从而执行写。
当将高电位施加于与第一存储元件108连接的位线时，得到状态(H，L)。因此，数据“1”被存储在存储单元107中。当将高电位施加于与第二存储元件109连接的位线时，得到状态(L，H)。因此，数据“0”被存储在存储单元107中。
参照图8说明简化了写电路的非易失性存储器。图8所示的电路是包括向其写入输入数据的3位存储单元。
图8所示的非易失性存储器包括存储单元1300、选择器1303和写电路1310。每一存储单元1300包括第一存储元件1301和第二存储元件1302，选择器1303包括开关1304至1309，而写电路1310包括开关1311和1312及倒相器1313。
此电路能如下操作。通过写电路中的倒相器1313及开关1311和1312，通过写电位Vw或GND将输入数据转换成具有两个数位的内部数据。具体来说，驱动电路使得当输入数据为“1”时两条内部数据总线为(Vw，GND)。当选择器1302选择存储单元1300时，写所选择的存储单元1300从而使其处于状态(H，L)。类似地，驱动电路使得当输入数据为“0”时两条内部数据总线为(GND，Vw)。然后，当选择器1303选择存储单元1300时，写所选择的存储单元1300从而使其处于状态(L，H)。
如上所述，存储元件的状态转换是从L至H一个方向。即，可能的状态转换是从(L，L)到(H，L)，然后到(H，H)的次序。另外，可能是从(L，L)到(L，H)，然后到(H，H)的次序。这些转换之一能被接受。因此，(H，L)和(L，H)不能相互转换。结果，一旦变成“0”(状态(L，H))，数据就不能被转换成“1”(状态(H，L))。
例如，当写具有数据“0”的存储单元107且第一存储元件108被注入电荷时，得到状态(H，H)，它被处理成无效。同样的原理适用于写具有数据“1”的存储单元且第二存储元件109被注入电荷的情况。以此方式，能实现高安全性且其中的数据不易被另外的写篡改的非易失性存储器。
至于读，当存储器接收到表示读的控制信号(控制)时，选择读所需的电压并同时将地址信号输入到行解码器103和列解码器104，并选择要读的存储单元。然后，将与所选择的存储单元连接的位线的电位输入到读电路102。读电路102根据该位线的电位读出并输出数据。此时，本发明的又一特征是输出一个判定读取的数据是否可靠的有效信号。
参照图3说明简化的读电路的一个例子。图3示出包括3位的存储单元并读取存储在其中的数据的电路。
图3中所示的非易失性存储器包括：存储单元200、选择器203和读电路210。每一存储单元200包括第一存储元件201和第二存储元件202。选择器203包括开关204-209，读电路210包括异或(XOR)门211及电阻器212和213。电阻器212和213是为控制输入到XOR门211的电压而提供的，因此，具有类似功能的其它元件可以代替它们。
说明此电路的操作。选择器203选择存储单元并导通相应的开关。数据通过照原样读取第一存储元件201的状态来获得。另外，有效信号通过第一存储元件201和第二存储元件202的状态的异或来生成。
有效信号是当第一存储元件201和第二存储元件202的状态通过XOR门211变成(H，L)或(L，H)时变成“1”，而当其状态变成(L，L)或(H，H)时变成“0”的信号。即，有效信号是当读的存储单元的状态与数据对应时输出“1”，而当其不与数据对应时输出“0”的信号。
当有效信号为“1”时，识别到无效数据被写入已读的存储单元中。另一方面，当有效信号为“0”时，能识别到数据不存储在存储单元中。当读尚未写入数据的存储单元、具有数据写错误的存储单元、进行了无效的另外的写的存储单元等时，输出有效信号“0”。在安全性方面，能采用无效这种存储器的数据的这样一种措施。
在安全性方面，较佳的是在写时完全写入数据，即，转换所有表示该数据的存储单元。在该情况下，有效信号变成始终为“1”。如果输出有效信号“0”，则无效的另外的写等值得怀疑，因此能根据有效信号判定数据的可靠性。因此，能采用这种措施来无效输出“0”的存储单元的数据。
[实施方式2]
在本实施方式中，在由具有L(第一状态)和H(第二状态)两个状态并只能通过至少施加电压或电流从L转换成H的存储元件形成的OTP型非易失性存储器中，参照图20-22对在由n(n为等于或大于3的整数)个存储元件形成的存储单元被用作用于存储数据的一个单位，并通过使用k(k为从1到n的整数)个存储元件处于L状态而(n-k)个存储元件处于H状态的一对状态来存储数据的情况进行说明。注意，第一状态和第二状态指阈电压、ON电流值、电阻值、磁化方向、晶体管的磁场方向等。
在本实施例中的OTP型非易失性存储器中的存储单元阵列的电路配置中，存储数据的存储单元对应于n个常规存储单元。例如，假设i(i为从1至(n-1)的整数)位的数据存储在一个存储单元中，数据必须在i位的输入/输出数据和对应于存储单元的内部状态的n位的内部数据之间转换。根据本发明，输出表示数据可靠性的信号(下文称为有效信号或用于判定的信号)，且此信号能确定读出的数据是否可靠。
能使用类似于OTP型非易失性存储器的存储元件的存储元件。该存储元件用作具有浮置栅级的晶体管，并且通过进入浮置栅极的沟道热电子执行该存储元件的状态的转换。能通过浮置栅极中的沟道热电子的存在来判定H状态或L状态。沟道热电子一旦进入浮置栅极就不能电去除，因此，转换都在从L至H的一个方向上进行。
图20A中示出本发明的OTP型非易失性存储器的配置。本发明的非易失性存储器包括写电路1501、读电路1502、行解码器1503、列解码器1504、选择器1505、存储单元阵列1506等(见图20A)。存储单元阵列1506包括m条字线、n×j条位线和排列成矩阵的m×j个存储单元1507。
该存储单元1507包括n个存储元件1508(1)至1508(n)(见图20B)。n个存储元件1508(1)至1508(n)中每一个包括：浮置栅极、控制栅极、源极区和漏极区。每一控制栅极与公共字线(在附图中表示成“字”)连接。源极区和漏极区之一与不同的位线(称为“位(1)”和“位(n)”)连接，而另一个与公共电极(SC)连接。
存储单元1507能取的状态为(L，L，...，L)至(H，H，...，H)的2n个状态。在这些状态中，能选择k个存储元件处于L状态而(n-k)存储元件处于H状态的一对状态作为在任何方向上都不能电转换的一对状态。在本实施方式中，通过使用这样一对状态来存储数据。
注意，n个存储元件能处于的一个状态被称为n位内部数据。这种状态对的数目为nCk，它表示每存储单元能存储的数据量。较佳的是k是尽可能接近n/2的整数，因为能存储最大数据量。例如，当满足n＝8且k＝4时，具有四个处于L状态中的存储元件和四个处于H状态中的存储元件的存储单元的状态的数目为70(＝8C4)。与当k＝1时的8(＝8C1)相比，能存储8倍或更多的数据。
接着，说明存储单元1507的写和读。这里，假设i位数据存储在每个存储单元中。例如，如果满足n＝8且k＝4，则各存储单元能存储70个值，从而能存储6位数据。
写电路需要将来自外部的i位数据转换成n位内部数据的逻辑电路。读电路需要将n位内部数据转换成i位外部数据的逻辑电路。另外，读电路需要判定n位内部数据是否对应于外部数据的逻辑电路。这些电路能通过使用逻辑合成工具来实现。
当存储单元处于状态(L，L，...，L)时执行对存储单元1507的写。当存储器1507接收到表示写的控制信号(控制)时，选择写所需的电压，写电路1501将数据信号(数据)转换成n位内部数据并将其发送至内部数据总线。同时，将地址信号输入行解码器1503和列解码器1504并选择一个存储单元。结果，高电位被施加于与所选择的存储单元连接的字线，而用于对应于内部数据的写的高电位被施加于位线，从而执行写。
接着，参照图22说明简化了写电路的非易失性存储器。图22中所示的写电路是将i位外部数据写入两个存储单元中的任何一个的电路。
图22所示的非易失性存储器包括：存储单元1700、选择器1702和写电路1705(见图22)。每个存储单元1700包括n个存储元件1701(1)-1701(n)，选择器1702包括开关1703(1)-1703(n)和1704(1)-1704(n)，而写电路1705包括开关1706(1)-1706(n)和转换电路1707。
说明此电路的操作。通过其输出控制n个开关1706(1)-1706(n)的转换电路1707将i位输入数据转换成n位内部数据。然后，将GND施加于对应于内部数据的L状态的内部数据总线，而将Vw施加于对应于其H状态的内部数据总线。当选择器1702选择存储单元1700时，写所选择的存储单元1700，从而处于对应于内部数据的状态。
至于读，当存储器接收到表示读的控制信号(控制)时，选择读所需的电压并同时将地址信号输入到行解码器1503和列解码器1504，并选择一个存储单元。然后，将与所选择的存储单元连接的位线的电位输入到读电路1502。读电路1502根据该位线的电位读出并输出数据。此时，本发明的又一特征是输出一个判定读取的数据是否可靠的有效信号。
参照图21说明简化的读电路的一个例子。图21示出一个从两个存储单元中的一个读取i位数据的电路。
图21所示的非易失性存储器包括：存储单元1600、选择器1602和读电路1605。每一存储单元1600包括第一存储元件1601(1)-1601(n)，选择器1602包括开关1603(1)-1603(n)和1604(1)-1604(n)，读取电路1605包括内部数据读电路1608、转换电路1606和判定电路1607。
此电路操作如下。选择器1602选择存储单元1600并导通相应的开关。然后，与存储单元1600中的n个存储元件1601(1)-1601(n)相连的位线与读电路1605连接。当位线与读电路1605连接时，由内部数据读电路1608读出n位内部数据。然后，通过转换电路1606将读出的n位内部数据转换成i位数据并输出。
当在读出的n位内部数据中k位处于L状态而(n-k)位处于H状态时，判定电路1607输出有效信号“1”，而在其它情况下它输出有效信号“0”。当有效信号为“1”时，识别到有效数据被写入被读出的存储单元中。另一方面，当有效信号为“0”时，能判定该数据没有存储在存储单元中。当读尚未写入数据的存储单元、具有数据写错误的存储单元、进行了无效的另外的写的存储单元等时，输出有效信号“0”。
在安全性方面，较佳的是在写的时候充分写数据，即，转换所有表示该数据的存储单元。在该情况下，有效信号变成始终为“1”。如果输出有效信号“0”，则无效的另外的写等值得怀疑，因此能根据有效信号判定数据的可靠性。因此，能采用这种措施来无效输出“0”的存储单元的数据。
以此方式，能实现高安全性且其中的数据不易被另外的写篡改的非易失性存储器。通常，形成存储单元的存储元件的数目越大，即n越大，能增加每个存储元件的数据量。
根据本实施例的这一OTP型非易失性存储器能用作计算机或各种电子设备的存储器。此外，它能用于要求高安全性的应用，例如IC卡和IC标签。
注意，IC卡指通过将半导体集成电路(IC芯片)以层叠的形式植入塑料卡以使能够储存数据而形成的卡。根据读和写数据的系统，IC卡能分类成“接触型”和“非接触型”。非接触型卡与能利用弱无线电波与终端通信的天线结合。此非接触型芯片又称为无线芯片。
[实施例1]
在本实施例中，说明由三个具有L(第一状态)和H(第二状态)两个状态并且只能通过至少施加电压或电流从L转换成H的存储元件所形成的OTP型非易失性存储器。在此存储器中，由三个存储元件形成的存储单元是用于存储数据的一个单位。下文参照图2A、2B、4和18所述的是通过使用其中一个存储元件处于L状态而另一个处于H状态的一对状态来存储数据的模式。注意，第一状态和第二状态指阈电压、ON电流值、电阻值、磁化方向、晶体管的磁场方向等。
本发明的OTP型非易失性存储器包括基片150上的写电路151、读电路152、行解码器153、列解码器154、选择器155、存储单元阵列156等(见图2A)。存储单元阵列156包括m条字线、3×j条位线和排列成矩阵的m×j个存储单元157。
每一存储单元157包括第一存储元件158、第二存储元件159和第三存储元件160(见图2B)。第一存储元件158、第二存储元件159和第三存储元件160中每一个都具有浮置栅极、控制栅极、源极区和漏极区。第一存储元件158、第二存储元件159和第三存储元件160的控制栅极与公共字线(字)连接。第一存储元件158、第二存储元件159和第三存储元件160的源极区和漏极区之一分别与不同的位线(“位1”、“位2”和“位3”)连接，而另一个与公共电极(SC)连接。
参照图19说明存储单元157能处于的状态和可接受的转换。存储单元150能取8个状态，其中“其中一个存储元件处于L状态，二个存储元件处于H状态(三个状态)的一对状态”或“其中一个存储元件处于H状态，二个存储元件处于L状态(三个状态)的一对状态”被选择为在任一方向上都不能转换的一对状态。
三个状态中每一个状态都不能转换成其它状态。即，状态(H，L，L)、状态(L，H，L)和状态(L，L，H)不能相互转换。类似地，状态(H，H，L)、状态(H，L，H)和状态(L，H，H)也不能相互转换。
通过采用不能相互转换的三个状态中的任何一个，能将高安全性的三数位数据存储在三个存储元件中。
现在，在形成两个存储元件的存储单元的情况和每个存储元件的数据量之间进行比较。当使用两个存储元件时，(H，L)和(L，H)的2位数据被存储为不能相互转换的一对。当使用六个存储元件时，在将两个存储元件用于存储单元的情况下，能存储2×2×2＝8个值，而在将三个存储元件用于存储单元的情况下，能存储3×3＝9个值。即，通过使用三个存储元件，每个存储元件所存储的数据量与使用两个存储元件的存储单元相比更大。
这里，用作数据的存储单元157的状态为分别施加了数据“00”、“01”和“10”的状态(H，L，L)、状态(L，H，L)和状态(L，L，H)。
当存储单元157处于(L，L，L)时执行对存储单元157的写。当存储器157接收到表示写的控制信号(控制)时，选择写所需的电压，写电路151将数据信号(数据)转换成内部数据格式的(H，L，L)、(L，H，L)或(L，L，H)并将其发送至内部数据总线。同时，将地址信号输入行解码器153和列解码器154，并选择一个存储单元。结果，高电位被施加于与所选择的存储单元连接的字行，而用于对应于内部数据的写的高电位被施加于位线。
在将高电位施加于与第一存储元件158连接的位线的情况下，得到状态(H，L，L)，从而存储在存储单元157中的数据变成“00”。类似地，在将高电位施加于与第二存储元件159连接的位线的情况下，得到状态(L，H，L)，从而存储在存储单元157中的数据变成“01”。在将高电位施加于与第三存储元件160连接的位线的情况下，得到状态(L，L，H)，从而存储在存储单元157中的数据变成“10”。
参照图18说明简化的写电路的一个例子。图18示出将外部数据“00”、“01”、“10”写入两个存储单元之一的电路。
图18所示的非易失性存储器包括：存储单元1350、选择器1354和写电路1361。每个存储单元1350包括第一存储元件1351、第二存储元件1352和第三存储元件1353，选择器1354包括开关1355-1365，而写入电路1361包括开关1362-1364及转换电路1365。
此电路操作以使输入的数据根据转换电路1365的输出来控制开关1362、1363和1364，GND被施加于对应于内部数据的L状态的内部数据总线，而Vw被施加于对应于其H状态的内部数据总线。注意，能通过使用图6所示的组合电路来容易地配置转换电路1365。
具体来说，当输入的数据为“00”时，电路驱动以使三条内部数据总线具有(Vw，GND，GND)。当选择器1354选择存储单元1350时，写所选择的存储单元1350以使其处于状态(H，L，L)。类似地，当输入的数据为“01”时，电路驱动使得三条内部数据总线具有(GND，Vw，GND)，且写所选择的存储单元1350以使其处于状态(L，H，L)。当输入的数据为“10”时，电路驱动以使三条内部数据总线具有(GND，GND，Vw)，且写所选择的存储单元1350以使其处于状态(L，L，H)。
如上所述，存储元件的状态转换是在从L到H的一个方向上。即，诸状态的可能的转换是从(L，L，L)到(H，L，L)、(L，H，L)或(L，L，H)。(H，L，L)和(L，H，L)不能相互转换。结果，数据一旦变成“00”就不能转换成“01”或“10”。
例如，当写具有数据“00”的存储单元157且对第二存储元件159充电时，得到状态(H，H，L)，它被处理成无效数据。相同的原理适用于写入具有数据“01”的存储单元和输入到第一存储元件158的控制栅极的情况。以此方式，能实现安全性高且其中的数据不能通过另外的写来容易地篡改的非易失性存储器。
至于读，当存储器接收到表示读的控制信号(控制)时，选择读所需的电压并同时将地址信号输入到行解码器153和列解码器154，并选择要读的存储单元。然后，将与所选择的存储单元连接的位线的电位输入到读电路152。读电路152根据该位线的电位读出数据，并在转换成外部数据之后输出该数据。此时，本发明的又一特征是不仅输出数据还输出一个判定读取的数据是否可靠的有效信号。
参照图4说明简化的读电路的一个配置例子。图4示出一个从两个存储单元之一读取数据“00”、“01”和“10”的电路。
图4所示的非易失性存储器包括：存储单元250、选择器254和读电路261。每一存储单元250包括第一存储元件251、第二存储元件252和第三存储元件253，选择器包括开关255-260，而读电路包括内部数据读电路264、转换电路262和判定电路263。
在此电路中，选择器254选择一个存储单元并导通相应的开关。然后，电路操作以使与存储单元250中的第一存储元件251、第二存储元件252和第三存储元件253连接的位线与读电路261连接。
当位线与读电路261连接时，由内部数据读电路264读出3位内部数据。所读取的3位内部数据在被转换电路262转换成数据“00”、“01”和“10”之后输出。判定电路263生成并输出一个有效信号。转换电路262和判定电路263能通过图7所示的组合电路来容易地配置。
判定电路263通过使用三个读信号确定数据的可靠性，并在三个存储元件中有一个处于H状态时断言一个有效信号。即，当第一存储元件251、第二存储元件252和第三存储元件253的状态为(H，L，L)、(L，H，L)或(L，L，H)时有效信号为“1”，而在其它情况下为“0”。
当有效信号为“1”时，识别到有效数据被写入已读取的存储单元中。另一方面，当有效信号为“0”时，能识别到数据没有存储在存储单元中。当读尚未写入数据的存储单元、具有数据写错误的存储单元、进行了无效的另外的写的存储单元等时，输出有效信号“0”。在安全性方面，能采用无效这种存储器的数据的这样一种措施。
[实施例2]
本发明的非易失性存储器展示出适用于诸如IC卡、ID卡、ID标签、RFID卡或各种需要强调防止伪造和滥用的标签之类的应用的高安全性。
ID卡指具有与IC卡类似的功能和结构的、专用于特定用于ID用途的证明功能的卡。
ID标签将诸如其本身的标识码之类的数据存储在用于标识对象的微型IC芯片(用于此应用的IC芯片又特别地称为ID芯片)中，并具有通过无线电波与管理系统发送/接收数据的功能。具有几十毫米的尺寸的IC芯片能通过无线电波和电磁波与读取器通信。ID标签可以依靠天线的非接触式功率发射技术而在没有电池的情况下半永久地使用。
RFID指射频识别，它是通过读取器/写入器设备和能无线传递数据的ID标签来工作的识别技术。用于RFID的ID标签存在各种模式，例如卡型、标签型及证书型，它们称为半导体器件。
同时，本发明的非易失性存储器比存储单元区中的常规OTP型非易失性存储器大得多。如果例如每个存储单元包括八个存储元件，则能存储6位数据；然而，该存储单元区与存储8位数据的常规情况相比增大约25％。通过在IC卡中形成集成电路并在大玻璃基片而非常规的硅基片上形成RFID作为用于上述问题的措施，能制造多个集成电路并能降低制造成本。另选地，虽然芯片区对抗冲击性有极大影响，但在从其上形成集成电路的玻璃基片玻璃设备层之后将集成电路粘到柔性基片和目标上，对提高抗冲击性相当有效。
注意，柔性基片是具有柔性的基片，分别包括塑料基片和纸。对于塑料，能使用例如聚降冰片烯、聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(poly arylate)(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺等。
图9为作为使用本实施例的非易失性存储器的ID芯片的简单配置例子的框图。示出了合并天线的非接触型ID芯片。
在图9中，ID芯片1401包括：天线1402、RF电路1403、电源/时钟信号/复位信号生成电路1404、数据解调/调制电路1405、控制电路1406、存储器1407、CPU(中央处理器)(未示出)和SRAM(未示出)。
图9所示的集成电路全部在玻璃基片或柔性基片上形成。天线1402可以在其上形成集成电路的基片上形成，或者可以设置在其上形成集成电路的基片的外部并通过输入/输出端子与集成电路连接。
RF电路1403从天线1402接收模拟信号并从天线1402输出从数据调制电路接收到的模拟信号。电源/时钟信号/复位信号生成电路1404根据所接收到信号生成恒定电源、复位信号和时钟信号。数据解调/调制电路1405从所接收到的信号中提取数据并将从控制电路1406接收到的数字信号转换成要向天线1402输出的模拟信号。
另一方面，控制电路1406根据经解调的接收到的信号控制CPU并读出或写入存储在存储器1407和SRAM中的数据。
本实施例的非易失性存储器应用于存储器1407。注意，取决于应用在电路的配置中不一定要提供CPU和SRAM，且为了减少面积可以省略它们。即使ID芯片的功能限于例如读取诸如标识号之类的固定数据，诸如因特网之类的网络技术也能补足缺少的功能。因此，ID芯片能用于各种应用。
以此方式形成的ID芯片能缩小尺寸并能粘附于或合并在各种物体中。因此，能容易地执行产品和制造商的标识、库存管理和流通等。ID芯片能形成5mm2或较佳的是0.3-4mm2的尺寸。
图16A-16H示出应用了通过使用本发明的非易失性存储器形成的ID芯片的例子。
图16A示出能通过利用本发明的非易失性存储器的不易被重新编程的优点来标识要求高安全性的个人的IC卡。本发明的非易失性存储器用于合并在IC卡1200中的存储器1201。
图16B示出因其尺寸能缩小而能用于标识个人、特定地方的入口管理等的ID标签。本发明的非易失性存储器用于合并在ID标签1210中的存储器1211。
图16C示出将ID芯片1222粘附于产品用于诸如超市之类的零售店的产品管理的一个例子。本发明应用于合并在ID芯片1222中的电路中的非易失性存储器。以此方式，通过使用ID芯片，能便于存货管理并能防止入店行窃等。在图16C中，使用同样具有粘性的用于防止IC芯片1222掉落的保护膜1221，然而，也可以通过使用粘合剂直接粘贴ID芯片1222。考虑到ID芯片1222粘在产品1220上，最好通过使用柔性基片来制造基片。
图16D示出在制造产品时合并用于标识的ID芯片的一个例子。在图16D中，ID芯片1231被合并在作为例子的显示器的外壳1230的内部。本发明应用于合并在ID芯片1231中的电路中的非易失性存储器。用此结构，能便于制造商的标识、产品的流通管理等。注意，这里以显示器的外壳为例，然而，本发明不限于此且能应用于各种物体。
图16E示出用于运输对象的货运标签。在图16E中，ID芯片1241被合并在标签1240中。本发明应用于合并在ID芯片1241中的电路中的非易失性存储器。用此结构，能便于制造商的标识、产品的流通管理等。注意，标签1240系在用于系物体的细绳等上；然而，本发明不限于此且能通过使用密封剂等直接粘附于物体上。
图16F示出合并于书1250中的ID芯片1252。本发明适用于合并在ID芯片1252中的非易失性存储器。用此结构，能便于书店、图书管等的流通管理。在图16F中，使用还具有粘性的用于防止ID芯片1252脱落的保护膜1251，然而，ID芯片1252能通过使用粘合剂直接被粘附于或合并在书1250上。
图16G示出合并于纸币1260中的RFID芯片1261。本发明适用于合并在ID芯片1261中的非易失性存储器。用此结构，能容易地防止赝品流通。RFID芯片1261不仅适用于纸币，还适用于诸如股票、礼券和支票之类的有价证券。考虑到纸币的特性，最好将ID芯片1261嵌入纸币中以不至于脱落。
图16H示出合并在鞋1270中的ID芯片1272。本发明应用于合并在ID芯片1271中的电路中的非易失性存储器。用此结构，能便于制造商的标识、产品的流通管理等。在图16H中，使用还具有粘性的用于防止ID芯片1272脱落的保护膜1271，然而，ID芯片1272能通过使用粘合剂直接被粘附于或合并在鞋1270中。
在任何情况下，通过合并本发明的非易失性存储器，能实现能防止不小心将数据重新编程的高安全性。
注意，本实施例所示的例子仅是例子，且本发明不限于这些应用。本实施例能自由地与其它实施例相结合地实现。
[实施例3]
这里，参照图5和23说明关于同时在绝缘基片上制造本实施方式中所述的存储元件和用于该存储元件的薄膜晶体管(下文称为TFT)，以及诸如该实施方式中所述的解码器、选择器、写电路和读电路之类的逻辑电路部分的方法。注意，在本实施例中，取具有浮置栅极、n沟道TFT和p沟道TFT的n沟道存储元件为半导体元件的例子，然而，包括在存储器部分和逻辑电路部分中的半导体元件不限于这些。另外，此制造方法仅仅是一个例子，并不将制造方法限制在绝缘基片上。
对于绝缘基片，使用玻璃基片(例如，康宁1737基片)。另外，还能使用石英基片、由诸如氧化铝之类的绝缘物质形成的基片、硅晶片基片、具能经受住后续步骤的处理温度的耐热性的塑料基片等。
通过使用诸如氧化硅膜、氮化硅膜或氧氮化硅膜之类的绝缘膜，在绝缘基片3000上形成基膜3001和3002。也能通过堆叠多层膜来形成基膜。在该情况下，使用硅氧烷(具有作为Si-O键主链结构并至少具有氢作为取代基的材料)。另外，具有氟化物、烷基或芳香族碳氢化合物中的至少一种作为取代基的耐热树脂可以通过旋涂法、缝涂(slit coating)法、液滴排放法等来形成。最好以此次序堆叠作为基膜3001的厚度为50-200nm的氮化硅膜和作为基膜3002的厚度为50-200nm的氧化硅膜。
这里，能通过使用SiH4/O2，TEOS(四乙氧硅烷)/O2等的混合气体通过热CVD、等离子CVD等形成氧化硅膜。能分别使用SiH4/NH3的混合气体通过等离子CVD来形成氮化硅膜。能使用SiH4/N2O的混合气体通过等离子CVD形成氧氮化硅膜。
在基膜3002上形成半导体层3003-3005。由多晶半导体或半非晶半导体形成半导体层3003-3005。具有硅、锗化硅(SiGe)等作为主要成分的半导体被用于两者。
这里，使用通过形成厚度为70nm的非晶硅并通过激光结晶来获得的多晶硅。执行激光退火用于结晶，该结晶将使用准分子激光器的脉冲激光或使用固体激光器的连续波激光用作光源。特别地，为了在结晶中获得大直径的晶粒，较佳的是通过使用能连续振荡的固体激光器来应用基波的二次至四次高次谐波(本情况中的结晶被称为CWLC)。通常，应用Nd:YVO4激光(1064nm的基波)的二次高次谐波(532nm)或三次高次谐波(355nm)。在使用连续振荡激光器的情况中，通过使用非线性光学元件将从具有10W的输出的连续振荡YVO4激光器射出的激光转换成高次谐波。同样，能通过用YVO4晶体或GDVO4晶体和谐振器中的非线性光学元件来射出高次谐波。较佳的是，通过光学系统将高次谐波在被照射的表面上成形为矩形或椭圆形的激光，然后照射到要处理的物体上。此时的能量密度要求为约0.01-100MJ/cm2(较佳的是0.1-10MJ/cm2)。半导体膜以约10-2000cm/秒的速率相对于激光移动。
在使用脉冲振荡激光器的情况下，使用几十至几百赫兹的频带，然而，也可使用具有10MHz或10MHz以上的振荡频率的脉冲振荡激光器(此时的结晶称为NHzLC)。据说在用脉冲振荡激光照射后直至半导体膜完全固化为止花费几十至几百纳秒。因此，通过使用上述高频带，能在半导体膜用激光熔化之后固化之前照射下一脉冲激光。因此，与使用常规的脉冲波激光器不同，能连续地移动半导体膜中的固液界面。因此，形成具有沿扫描方向对齐的晶粒的半导体膜。具体来说，能在扫描方向上的晶粒为10-30μm宽而与扫描方向垂直的方向上的晶粒为1-5μm宽的情况下获得晶粒的聚集。通过形成要沿扫描方向对齐的单个晶体的晶粒，可获得至少在TFT的沟道方向上具有很少晶粒的半导体膜。
半非晶半导体具有处于非晶结构和结晶结构之间的中间结构(包括单晶和多晶结构)，它是具有自由能稳定的第三态的半导体。半非晶半导体还包括具有短程有序和晶格畸变的结晶区。半非晶半导体的喇曼光谱从520cm-1移至低频一侧，且为了封端悬空键包含至少1个原子％的氢或卤素。半非晶半导体还被称为微晶半导体。SiH4和F2或SiH4和H2被用作用于辉光放电分解以形成半非晶半导体的源材料气体。另外，还能使用SiH4、Si2H6、SiH2CL2、SiHCL3、SiCl4、SiF4等。也可混合GeF4。
可以用诸如Ni、Fe、Ru、Rh、Pd、Os、Ir和Pt之类的金属元素的催化活性来使用已知的结晶方法。
在将硅氧烷作为耐热有机树脂用于基膜3002的一部分的情况下，能防止在结晶期间热从半导体膜泄漏，从而能有效地进行结晶。
通过上述方法，获得结晶硅半导体薄膜。较佳地，该结晶层形成20-200nm的厚度(代表性地为40-170nm，更佳地为50-150nm)。
特别是在TFT的沟道区中，理想地掺杂1×1019-1×1022cm-3，或较佳的是1×1019-5×1020cm-3的氢或卤素。较佳地用1×1019-2×1021cm-3的氢或卤素来掺杂半非晶半导体。在任何情况下，较佳的是比用于IC芯片的单个晶体中包含更多的氢或卤素。因此，能通过氢或卤素封端TFT部分中的局部断裂。
这里，可以进行设置用于将电荷提取至用于存储元件的TFT的半导体层3003的源极区或漏极区的一侧的重叠区的处理。
接着，在半导体层3003-3005上形成栅绝缘膜3006。通过诸如等离子CVD和溅射之类的薄膜形成法，从单层或包含氮化硅、氧化硅、氧氮化硅或氮氧化硅的膜的堆叠层形成栅绝缘膜。特别地，通过注射热电子的写和充电保持力在OTP型非易失性存储器中是必需的，因此，较佳的是形成不易使隧道电流通过的40-80nm的栅绝缘膜。
在栅绝缘膜3006上形成第一导电层3007-3009，并通过蚀刻去除除了包括稍后将成为浮置栅电极的区和要成为TFT的栅电极的区的区以外的部分。
接着，形成第二绝缘膜3010。第二栅绝缘膜3010通过等离子CVD或溅射由厚度为10-80nm的含硅绝缘膜形成。通过蚀刻去除栅绝缘膜3006中除了形成存储元件的区域以外的部分。
接着，形成第二导电层3011-3013。从底部开始的以此次序的第一导电层3007、第二栅绝缘膜3010和第二导电层3011(存储元件)的堆叠层，或从底部开始的第一导电层3007和第二导电层3011(常态TFT)的堆叠层被一起蚀刻，并形成存储元件的浮置栅电极、控制栅电极以及常态TFT的栅电极。
在本实施例中，由氮化钽(TaN)形成50-100nm厚度的第一导电层3007-3009，而由钼(Mo)形成厚度为100-300nm的第二导电层3011-3013。导电层的材料并不是特别受限的，且可由从Ta、W、Ti、Mo、Al、Cu等中选择的元素或包含上述元素作为主要成分的合金材料或复合材料来形成。
接着，用抗蚀剂涂覆要成为p沟道TFT的部分，并将赋予n型导电性的杂质元素(通常为P(磷)或As(砷))以低浓度掺杂到形成存储元件和n沟道TFT的半导体层3003和3004中(第一掺杂步骤)。用1×1013-6×1013/cm2的剂量和50-70keV的加速电压来执行第一掺杂步骤，然而，本发明不限于这些。通过第一掺杂步骤，通过4栅绝缘膜3006进行通过掺杂，从而形成一对低浓度的杂质区。注意，可以不用抗蚀剂覆盖p沟道TFT区而在整个表面上执行第一掺杂步骤。
接着，通过灰化等去除抗蚀剂并形成覆盖存储元件和n沟道TFT区的另一层抗蚀剂。然后，将栅电极用作掩模将赋予p型导电性的杂质元素以高浓度掺杂到形成p沟道TFT的半导体层3005中(第二掺杂步骤)。用1×1016-3×1016/cm2的剂量和20-40keV的加速电压来执行第二掺杂步骤。通过第二掺杂步骤，通过栅绝缘膜3006进行通过掺杂，从而形成一对高浓度的杂质区。
接着，通过灰化等去除抗蚀剂并在基片的表面上形成绝缘膜。这里，通过等离子CVD形成厚度为10nm的SiO2膜。其后，用抗蚀剂覆盖基片的整个表面并通过深蚀刻方法以自对准方式形成侧壁3020和3021。对于蚀刻气体，使用CHF3和He的混合气体。
当形成低浓度杂质区或侧壁3020和3021下的非掺杂偏置区时提供侧壁3020和3021作为掩模。
形成侧壁3020和3021的步骤不限于这些。例如，能使用图23A和23B所示的方法。图23A示出具有两层或两层以上的堆叠结构的绝缘膜3100的一个例子。绝缘膜3100具有例如厚度为100nm的氧氮化硅膜和厚度为200nm的LTO膜(低温氧化膜)的双层结构。这里，SiON膜通过等离子CVD形成而LTO膜通过低压CVD由氧化硅形成。其后，通过将抗蚀剂3101用作掩模进行深蚀刻，形成具有L形和圆弧形的侧壁3102。
图23B示出用于在进行深蚀刻时去除栅绝缘膜3105的蚀刻的一个例子。对于绝缘膜3103，通过等离子CVD形成厚度为100nm的氧化硅膜，用抗蚀剂3104覆盖基片的整个表面，然后通过蚀刻去除抗蚀剂3104、绝缘膜3103和栅绝缘膜3105，从而以自对准的方式形成侧壁3106。此时的绝缘膜3103可具有单层结构或堆叠层结构。
在上述任何一种侧壁形成方法中，应根据低浓度区或偏置区的宽度适当地改变深蚀刻的条件。
接着，形成用于覆盖p沟道TFT区的另一层抗蚀剂，并将第一导电层3008和侧壁3020及3021用作掩模用赋予n型导电性的杂质元素以高浓度掺杂(第三掺杂步骤)。用1×1013-5×1015/cm2的剂量和60-100keV的加速电压来执行第三掺杂步骤。通过第三掺杂步骤，通过栅绝缘膜3006进行通过掺杂，从而形成一对n型高浓度杂质区。
通常上述步骤，在半导体层3003-3005的每一层中形成第一杂质区3014和3015、第二杂质区3016和3017、第三杂质区3018和3019以及第四杂质区3022和3023。
可以通过灰化等去除抗蚀剂并可热激活杂质区。例如，形成厚度为50nm的氧氮化硅膜并以550℃的温度在氮气中进行四个小时的热处理。通过形成厚度为100nm的含氢SiNx膜并以410℃的温度在氮气中进行一个小时的热处理，能改善结晶半导体膜中的缺陷。这例如能封端结晶硅中的悬空键。另外，形成厚度为60nm的氧氮化硅膜作为用于保护TFT的罩绝缘膜。除此以外，诸如氮化铝、氧化铝、氮化硅和氧化硅之类的保护碱金属的材料能用于罩绝缘薄膜来保护TFT。通过形成这些绝缘膜，能用保护碱金属的绝缘膜覆盖TFT的顶部、底部和外围部分。因为包括了用于防止对TFT的特性产生不利影响的Na等进入TFT的功能，较佳地设置这些绝缘膜。
接着，在TFT上形成第一层间膜3024。对于第一层间膜3024，能使用诸如聚酰亚胺、丙烯、聚酰胺和硅氧烷之类的耐热有机树脂、无机材料和低介电常数(低k)材料。对于形成方法，能根据材料采用旋涂、浸涂、喷涂、微滴排放法(喷墨法、丝网印刷、胶印等)、刮片、辊涂机、幕涂机、刀涂机等。对于无机材料，能使用氧化硅、氮化硅、氧氮化硅、PSG(磷玻璃)、BPSG(掺杂硼的磷硅酸玻璃)、铝膜等。通过堆叠这些绝缘膜，可形成第一层间膜3024。
另外，可以在第一层间膜3024上形成第二层间膜3025。对于第二层间膜3025，能使用含有诸如DLC(金刚石型碳)之类的碳或氮化碳的膜，或氧化硅膜、氮化硅膜、氮氧化硅膜等。另选地，可以使用诸如聚酰亚胺、丙烯、聚酰胺和苯并环丁烯(benzocyclobutene)之类的光敏或非光敏有机材料或诸如硅氧烷之类的耐热有机树脂。
注意，根据从第一层间膜3024或第二层间膜3025与形成稍后要形成的布线的导电材料等之间的热膨胀系数之差产生的应力，可以将填充物混合在第一层间膜3024或第二层间膜3025中，用于防止这些膜中的剥落和裂缝。
接着，通过在形成抗剂层之后蚀刻来打开接触孔，然后形成电极3026-3030。用于蚀刻以打开接触孔的气体是CHF3和He的混合气体，然而，本发明不限于此。这里，与TFT连接的电极3026-3030具有其中Ti、TiN、Al-Si、Ti和TiN依次堆叠的5层结构，并通过溅射来形成。
通过将硅混合在Al层中，能防止形成图案时在抗蚀剂烘培过程中产生小丘。另外，可以混合约0.5％的Cu来代替Si。另外，通过在Ti和TiN之间夹一层Al-Si层，能进一步防止小丘。注意，在形成图案时较佳地使用上述由SiON形成的硬掩模。注意，电极的材料和形成方法不限于这些，并且也可以采用用于栅电极的材料。
如上所述，可以在同一基片上形成图5所示的具有带浮置栅极的n沟道型存储元件的存储器部分、以及带n沟道型存储元件和具有单个漏极结构的p沟道型TFT的逻辑电路部分。通过这一方法形成的TFT能具有高特性。具体来说，S值(亚阈值)等于或小于0.35，或为0.25-0.09V/dec更佳。另外，载流子迁移率等于或大于10cm2/V·sec。在本实施例中，采用上栅极结构，然而，也可以使用下栅极结构(倒置交错结构)。根据在n沟道型TFT中形成的杂质区的条件，可以在不形成侧壁的情况下执行第三掺杂步骤。
注意，可以主要在未提供诸如TFT之类的薄膜有源元件部分的区域中提供基绝缘膜材料、层间绝缘膜材料和布线材料。较佳的是这一区域占整个薄膜集成电路器件的50％或以上，或更佳的是70-99％。因此，IDF芯片能容易地弯曲并能容易地处理诸如ID标签之类的成品。在此情况下，较佳的是包括TFT部分的有源元件的岛形半导体区(岛)占整个薄膜集成电路器件的1-30％，或更佳的是5-15％。此实施例可以与其它实施例相结合地自由实现。
[实施例4]
在此实施例中，参照图10和11对包括存储器部分和逻辑电路部分的ID芯片的制造方法和将其转移至柔性基片进行说明。注意，取具有浮置栅极、n沟道型TFT和p沟道型TFT的n沟道型存储元件作为例子，然而，包括在本发明的存储器部分和逻辑电路部分中的半导体元件不限于这些。这一制造方法只是一个例子，并不限于在绝缘基片上的制造方法。
在绝缘基片3000上形成剥离层4000。剥离层4000能由含有硅作为主要成分的层形成，例如非晶硅、多晶硅、单晶硅、半非晶硅(又称为微晶硅)。能通过溅射、等离子CVD等形成剥离层4000。在此实施例中，通过溅射形成厚度约为500nm的非晶硅并将其用作剥离层4000。
接着，根据实施例2中所示的步骤形成图5所示的存储器部分和逻辑电路部分。
接着，在第二层间膜3025上形成第三层间绝缘膜4001，并形成焊盘4004-4005。焊盘4004-4005能通过使用包含诸如Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al之类的一种或多种金属及其金属化合物的导电材料形成。
然后，在第三层间绝缘膜4001上形成保护层4006以覆盖焊盘4004-4005。保护层4006由在通过蚀刻去除剥离层时能保护焊盘4004-4005的材料形成。例如，将可溶于水或酒精的环氧树脂、丙烯酸或硅树脂施加于整个表面以形成保护层4006(见图10A)。
如图10B所示，形成用于隔离剥离层4000的凹槽4007。形成凹槽4007以露出剥离层4000。凹槽4007能通过蚀刻、切割、划线等形成。
如图11A所示，通过蚀刻去除剥离层4000。在本实施例中，将卤代氟化物用作从凹槽4007引入的蚀刻气体。在本实施例中，通过例如以350℃的温度，300sccm的流速、800Pa的压力使用ClF3(三氟化氯)三个小时来进行蚀刻。还可使用通过将氮气与ClF3气体相混合得到的气体。通过使用诸如ClF3之类的卤代氟化物，有选择地蚀刻剥离层4000并剥离绝缘基片3000。注意，该卤代氟化物可以是气体或液体。
如图11B所示，剥离的存储器部分和逻辑电路部分通过使用粘合剂4008粘附于支撑基底4009。能粘住支撑基底4009和基膜3001的材料用于粘合剂4008。对于粘合剂4008，例如能使用诸如电抗性可固化粘合剂、热可固化粘合剂之类的各种可固化粘合剂，诸如紫外线可固化粘合剂之类的光可固化粘合剂及厌氧粘合剂。
对于支撑基底4009，能使用诸如纸和塑料之类的柔性的有机材料。另选地，也可以使用柔性的无机材料。较佳的是支撑基底4009具有约2-30W/mK的高导热性用于散发在集成电路中产生的热量。
为了将存储器部分和逻辑电路部分的集成电路从绝缘基片3000剥离，能使用各种方法以及在本实施例中描述的蚀刻硅膜的方法。例如，通过在高耐热基片和集成电路之间设置金属氧化膜，使该金属氧化膜变得易碎，从而能剥离集成电路。通过照射激光来破坏剥离层，也能将集成电路从基片剥离。另外，其上形成集成电路的基片能机械地或通过用溶液或气体进行剥离。
在物体表面是弯曲的且粘附于该弯曲表面的ID芯片的支撑基底是弯曲的从而具有由母线的移动绘制的曲线(例如锥形面和圆柱面)的情况下，较佳的是将母线的方向和TFT的载流子的迁移方向对齐。通过上述结构，即使在支撑基底是弯曲的时候也能抑制TFT的特性受到影响。岛形半导体膜占集成电路中的面积的1-30％，即使在支撑基片受影响时它也能进一步抑制TFT的特性受到影响。本实施例能与其它实施例相结合地自由实现。
[实施例5]
在本实施例中，参照图12A、12B和13说明用于存储单元的存储元件的结构。在上述实施例中，将具有浮置栅极的存储元件描述成存储元件，然而，在本发明中能使用MNOS存储元件、MONOS存储元件、具有微晶硅(下文称为微晶Si)的存储元件。
MNOS存储元件800具有栅电极801、氮化膜802、氧化膜803和基片804从顶部开始以此次序堆叠的结构(见图12A)。基片804是具有源极区805和掺杂有杂质元素的漏极区806的硅基片并具有一种导电类型。MONOS存储元件810具有栅电极811、第一氧化膜812、氮化膜813、第二氧化膜814和基片815从顶部开始以此次序堆叠的结构(见图12B)。基片815是具有源极区816和掺杂有杂质元素的漏极区817的硅基片并具有一种导电类型。
含有微晶Si作为电荷积聚层的存储元件900具有栅电极901、微晶Si层902和基片903从顶部开始以此次序堆叠的结构(见图13)。基片903是具有源极区904和掺杂有杂质元素的漏极区905的硅基片并具有一种导电类型。
在MNOS存储元件、MONOS存储元件和使用微晶Si的存储元件中，写和读时的操作能与具有浮置栅极的存储元件相类似地执行。即，写操作通过使用热电子执行，而读操作通过使用存储元件的不同阈电压执行。
在氮化硅膜的俘获中心积聚电荷的MNOS存储元件800和MONOS存储元件810具有与导电浮置栅极不同的电荷积聚模式且不易受到栅绝缘膜的局部缺陷的影响。即，具有浮置栅极的存储元件由于仅由栅绝缘膜的局部破坏所引起的电荷泄漏丢失数据，而MNOS存储元件800和MONOS存储元件810只在被破坏的部分中丢失电荷，从而保持数据。类似地，含有用作离散捕获中心的微晶Si的存储元件900也不易受到栅绝缘膜的局部缺陷的影响。本实施例能与其它实施例相结合地自由实施。
[实施例6]
在本实施例中，参照图14A-14C、15A-15C和17A和17B说明为了实现诸如防止偷盗和伪造之类的安全性的一个目的将根据本发明的OTP非易失性存储器应用于各种物体，并安装使用柔性基片的ID芯片(下文称为IDF芯片)的情况。
例如，为了防止偷盗，将IDF芯片安装在包上。如图14A所示，将IDF芯片1001安装在包1002上。例如，能将IDF芯片1001安装在包1002的底部或侧表面的一部分上。因为IDF芯片1001非常薄且小，可以在不降低包1002的设计品质的情况下安装它。另外，因为IDF芯片1001透光，因此盗贼不能容易地得知安装了IDF芯片1001。因此，IDF芯片1001不大可能被盗贼拿掉。
当这种安装了IDF芯片的包被盗时，能通过使用例如GPS(全球定位系统)获取该包的当前位置的数据。注意，GPS是基于当地时间和发送卫星信号的时间之间的时间差的定位系统。
遗留或丢失的东西以及被盗的东西的当前位置能通过使用GPS来获得。
除了包以外，IDF芯片可被安装在诸如汽车和自行车之类的车辆、手表和佩饰上。
作为防止伪造的一个例子，参照图14B说明将IDF芯片安装在护照、驾驶执照等上的情况。
图14B示出其上安装了IDF芯片1003的护照1004。在图14B中，IDF芯片被安装在护照的封面上，然而，它也可以安装在其它页上。同样，IDF芯片因为透光而可被安装在封面上。可以通过将用封面的材料等夹着IDF芯片将IDF芯片安装在封面内部。
图14C示出其中合并了IDF芯片1005的驾驶执照1006。IDF芯片因为透光所以可以被安装在驾驶执照1006的印刷表面上。例如，IDF芯片1005被安装在驾驶执照1006的印刷表面上，并通过在其顶部和底部提供一对热可固化树脂或树脂膜被夹在中间，并被热接合来覆盖与IDF芯片1005合并的驾驶执照。可以通过包括在内部的驾驶执照1006的材料夹住IDF芯片1005。
通过将IDF芯片安装在上述物体上，能防止伪造。另外，也能通过将IDF芯片安装在上述包上来防止伪造。非常薄且小的IDF芯片不会降低使护照、驾驶执照等的设计品质。IDF芯片因其透光所以可以被安装在封面上。
通过使用IDF芯片，能简化护照、驾驶执照等的管理。因为不将数据直接写入护照、驾驶执照等而是存储在IDF芯片中，能保护稳私。
IDF芯片非常薄且小，又是柔性的，因此，能将它安装在片形物上。例如，图15A示出将IDF芯片安装在作为片形物的纸币上的情况。
如图15A所示，IDF芯片1101被安装在纸币1102上。图15A示出将IDF芯片1101安装在纸币1102的内部的模式，然而，它也可以曝露在封面上。
另外，纸币1102可以通过使用包含IDF芯片1101的墨来印刷。同样，当将纸币1102的材料和化学制品混合时，可以分散IDF芯片1101以形成与多个IDF芯片1101合并的纸币。因为能以低成本制造IDF芯片，即使在合并了多个IDF芯片时也只将很小的成本附加至纸币的成本。
IDF芯片还可合并于纸币以外的有价证券，例如，股票、支票或硬币。
这种片形物常常被弯曲，因此，需要考虑施加于IDF芯片的弯曲应力。
图15B示出在箭头方向上弯曲与IDF芯片合并的纸币的模式。通常，片形物易于或在纵向弯曲，因此，说明在纵向上弯曲的情况。
图15C示出此时的IDF芯片的状态。IDF芯片1101包括多个薄膜晶体管1103，其中每一个包括：源极区1104、沟道形成区1105、和漏极区1106。较佳的是将这种IDF芯片设置成使箭头方向(弯曲方向)变成与载流子迁移的方向垂直。即，源极区1104、沟道形成区1105和漏极区1106被设置成与弯曲方向垂直。结果，能防止薄膜晶体管被弯曲应力破坏和剥离。
在使用将激光照射用于薄膜晶体管1103的结晶半导体膜的情况下，激光扫描方向也被设置成与弯曲方向垂直。例如，较佳的是将激光扫描方向的长轴设置成垂直于弯曲方向。
通过以这种方向弯曲IDF芯片，IDF芯片，尤其是薄膜晶体管不被破坏且能大大减小在载流子迁移方向上存在的晶粒边界。结果，能改善薄膜晶体管的电子特性，尤其是迁移率。
另外，当形成图案的半导体膜占IDF芯片的面积的1-30％时，能防止薄膜晶体管被弯曲应力断开和剥离。
现在参照图17A和17B对将IDF芯片安装在诸如杂货之类的产品上用于安全管理的情况进行说明。
图17A示出粘有安装了IDF芯片2301的标签2302的一包肉2303。IDF芯片2301可以安装在标签2302的表面上或合并在其中。对于诸如蔬菜之类的新鲜食品，可以将IDF芯片2301安装在用于包裹它们的包装膜上。
IDF芯片2301能存储诸如产地、厂家、包装日期和有效日期之类的关于产品的数据。以此方式，将根据本发明的OTP型非易失性存储器用于存储不要求重新编程的数据是非常理想的。
为了实现食品的安全管理，必需提供关于植物和动物处理前的条件的信息。因此，较佳的是通过将IDF芯片植入植物和动物由读取器获取关于植物和动物的数据。关于植物和动物的数据包括养殖区域、饲料、饲样员、传染病的传染等。
另外，当IDF芯片存储产品价格时，产品的付款与使用传统条形码相比能在更短的时间内更简单地进行。即，安装IDF芯片的产品都能立即被支付。当一次读取多个IDF芯片时，要求读取设备具有防冲突功能。
根据与IDF芯片的通信距离，即使登记簿与产品之间具有远距离也能进行支付。另外，IDF能还用于防止入店行窃。
另外，IDF芯片能与条形码、磁带或其它数据介质结合在一起使用。例如，较佳的是将不要求重新编程的基本数据存储在IDF芯片中，而将诸如打折价格或特价之类要求重新编程的可任选数据存储在条形码中。这是因为与IDF芯片不同，条形码能更简单地修改数据。
通过以此方式安装IDF芯片，能为消费者提供大量产品数据。因此，消费者能放心地购买产品。
现在，参照图17B说明将IDF芯片安装在啤酒瓶之类的产品上用于流通管理的情况。如图17B所示，IDF芯片2304被安装在瓶2305上。例如，能通过使用标签2306安装IDF芯片2304。
IDF芯片2304能存储诸如生产日期、产地和成分之类的数据。以此方式，将根据本发明的OTP型非易失性存储器用于存储不需要重新编程的数据是非常理想的。
较佳的是将系统构造为当关于购买的产品的数据通过网络从接收器、写入设备、控制写入设备的个人计算机等传送至流通管理中心时，根据所传送的数据计算送货地址和日期，从而将数据存储在IDF芯片2304中。
另外，产品的送货有时按每一箱进行，因此，可以按每一箱或每几个箱安装IDF芯片来存储产品的个别数据。
通过将IDF芯片安装在每个要送至多个目的地的饮料上，能减少手动数据输入所需的时间或输入错误。另外，因为能减少流通管理中花费最多的雇佣成本，IDF芯片的安装以很少的错误实现低成本流通管理。
通过以此方式安装IDF芯片，能为消费者提供更大量的产品数据。因此，消费者能放心地购买产品。
注意，本实施例中所示的例子仅仅是例子，且本发明不限于这些应用。本实施例能与其它实施例和实施相结合地自由实现。
[实施例7]
在本实施例中，对安装了包括本发明的OTP型非易失性存储器的IDF芯片的产品和根据IDF芯片的数据来控制以实现制造控制的制造设备(制造机器人)进行说明。
近年来，更多消费者预期购买原始产品。在制造这些原始产品的情况下，构造生产线以容纳产品的原始数据。例如，在能自由选择油漆颜色的汽车生产线上，可以将IDF芯片安装在汽车的一部分上，并根据存储在IDF芯片中的数据控制上漆设备，从而能制造原始颜色的汽车。
通过安装IDF芯片，不需要事先控制生产线上相同颜色的汽车的次序或汽车的数目。因此，不需要用于根据汽车的次序或数目控制上漆设备的程序。另外，制造设备能根据安装在汽车上的IDF芯片的数据个别地操作。
以此方式，IDF芯片能用于各种地方。根据存储在IDF芯片中的数据，能获得关于产品的数据，根据该数据能控制制造设备。
本发明是基于于2004年向日本专利局递交的日本在先申请2004-033075号和2004-033081号，其整个内容通过引用包括在此。

Claims (17)

1.一种包括一对存储元件作为一个单位的非易失性存储器，该存储元件通过至少施加电压或电流只能从第一状态转换成电特性不同的第二状态，
其中，形成通过使用一个所述存储元件处于所述第一状态而另一个所述存储元件处于所述第二状态的两个状态来存储1位数据的存储单元。
2.一种包括至少三个存储元件作为一个单位的非易失性存储器，该存储元件通过至少施加电压或电流只能从第一状态转换成电特性不同的第二状态，
其中，形成通过仅使用一定数量的存储元件从所述第一状态转换成所述第二状态的状态来存储数据的存储单元。
3.一种包括一对存储元件作为一个单位的非易失性存储器，该存储元件通过至少施加电压或电流只能从第一状态转换成电特性不同的第二状态，
其中，形成通过使用不能通过将电压施加至所述第一存储元件或所述第二存储元件来相互转换的两个状态来存储1位数据的存储单元。
4.一种包括至少三个存储元件作为一个单元的非易失性存储器，该存储元件通过至少施加电压或电流只能从第一状态转换成电特性不同的第二状态，
其中，形成通过仅使用在所述单位中获得的组合中不能相互转换的状态来存储数据的存储单元。
5.一种包括一对存储元件作为一个单位的非易失性存储器，该存储元件通过施加电压只能从第一状态转换成阈电压不同的第二状态，
其中，形成通过使用一个存储元件处于所述第一状态而另一存储元件处于所述第二状态的两个状态来存储1位数据的存储单元。
6.一种包括至少三个存储元件作为一个单位的非易失性存储器，该存储元件通过施加电压只能从第一状态转换成阈电压不同的第二状态，
其中，形成通过仅使用一定数量的存储元件从所述第一状态转换成所述第二状态的状态来存储数据的存储单元。
7.一种包括一对存储元件作为一个单位的非易失性存储器，该存储元件通过施加电压只能从第一状态转换成阈电压不同的第二状态，
其中，形成通过使用在所述一对存储元件能获得的四个状态中不能通过向所述一对存储元件施加电压来相互转换的两个状态来存储1位数据的存储单元。
8.一种包括至少三个存储元件作为一个单位的非易失性存储器，该存储元件通过施加电压只能从第一状态转换成阈电压不同的第二状态，
其中，形成通过仅使用在所述单位能获得的状态中不能相互转换的状态来存储数据的存储单元。
9.一种包括一对存储元件作为一个单位的非易失性存储器，该存储元件通过施加电流只能从第一状态转换成电阻值不同的第二状态，
其中，形成通过使用一个存储元件处于所述第一状态而另一个存储元件处于所述第二状态的两个状态来存储1位数据的存储单元。
10.一种包括至少三个存储元件作为一个单位的非易失性存储器，该存储元件通过施加电流只能从第一状态转换成电阻值不同的第二状态，
其中，形成通过仅使用一定数量的存储元件从所述第一状态转换成所述第二状态的状态来存储数据的存储单元。
11.一种包括一对存储元件作为一个单位的非易失性存储器，该存储元件通过施加电流只能从第一状态转换成电阻值不同的第二状态，
其中，形成通过使用在所述一对存储元件能获得的四个状态中不能通过将电流施加至所述一对存储元件来相互转换的两个状态来存储数据的存储单元。
12.一种包括至少三个存储元件作为一个单位的非易失性存储器，该存储元件通过施加电流只能从第一状态转换成电阻值不同的第二状态，
其中，形成通过仅使用在所述单位所获得的组合中不能相互转换的状态来存储数据的存储单元。
13.如权利要求1-12中任一项所述的非易失性存储器，其特征在于，
提供了用于输出用于判定所述存储单元是否存储数据的信号的单元。
14.如权利要求5或8所述的非易失性存储器，其特征在于，
所述存储元件具有包括多晶硅膜、微晶硅膜、金属膜、微晶金属膜或氮化膜的电荷积聚层。
15.一种与根据权利要求1-14中任一项所述的非易失性存储器合并的IC卡。
16.一种与根据权利要求1-14中任一项所述的非易失性存储器合并的ID卡。
17.一种与根据权利要求1-14中任一项所述的非易失性存储器合并的ID标签。
CNB2005800042200A 2004-02-10 2005-02-04 非易失性存储器及其ic卡、id卡和id标签 Expired - Fee Related CN100485816C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004033081 2004-02-10
JP033075/2004 2004-02-10
JP2004033075 2004-02-10
JP033081/2004 2004-02-10

Publications (2)

Publication Number Publication Date
CN1918663A true CN1918663A (zh) 2007-02-21
CN100485816C CN100485816C (zh) 2009-05-06

Family

ID=34840175

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800042200A Expired - Fee Related CN100485816C (zh) 2004-02-10 2005-02-04 非易失性存储器及其ic卡、id卡和id标签

Country Status (6)

Country Link
US (1) US7663915B2 (zh)
EP (1) EP1714294B1 (zh)
JP (1) JP4860160B2 (zh)
KR (2) KR101264761B1 (zh)
CN (1) CN100485816C (zh)
WO (1) WO2005076281A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026169A (zh) * 2016-01-27 2017-08-08 三星电子株式会社 存储器件以及包括该存储器件的电子设备

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100485816C (zh) * 2004-02-10 2009-05-06 株式会社半导体能源研究所 非易失性存储器及其ic卡、id卡和id标签
WO2006129739A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4939804B2 (ja) * 2005-12-21 2012-05-30 三星電子株式会社 不揮発性半導体記憶装置
JP2007294082A (ja) * 2006-03-31 2007-11-08 Semiconductor Energy Lab Co Ltd Ｎａｎｄ型不揮発性メモリのデータ消去方法
US7554854B2 (en) 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
WO2008123264A1 (en) * 2007-03-23 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101520284B1 (ko) * 2007-06-25 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101404439B1 (ko) 2007-06-29 2014-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치 및 전자 기기
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8735885B2 (en) 2007-12-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Antifuse memory device
US20110068332A1 (en) * 2008-08-04 2011-03-24 The Trustees Of Princeton University Hybrid Dielectric Material for Thin Film Transistors
WO2010026865A1 (en) * 2008-09-05 2010-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
KR101644811B1 (ko) * 2008-09-19 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010038601A1 (en) * 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8780660B2 (en) * 2010-06-08 2014-07-15 Chengdu Kiloway Electronics Inc. Spurious induced charge cleanup for one time programmable (OTP) memory
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
US9355026B1 (en) 2012-04-17 2016-05-31 Micron Technology, Inc. Searching using multilevel cells and programming multilevel cells for searching
CN103092315B (zh) * 2013-01-09 2015-11-25 惠州Tcl移动通信有限公司 可重启后恢复应用程序的移动终端
TWI762894B (zh) * 2019-11-05 2022-05-01 友達光電股份有限公司 電路裝置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167786A (en) * 1978-01-24 1979-09-11 General Electric Company Load control processor
US4768169A (en) * 1983-10-28 1988-08-30 Seeq Technology, Inc. Fault-tolerant memory array
US4596014A (en) * 1984-02-21 1986-06-17 Foster Wheeler Energy Corporation I/O rack addressing error detection for process control
DE3506118A1 (de) * 1985-02-22 1986-08-28 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum betreiben einer datenverarbeitungsanlage fuer kraftfahrzeuge
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JP2537264B2 (ja) * 1988-04-13 1996-09-25 株式会社東芝 半導体記憶装置
US5029131A (en) * 1988-06-29 1991-07-02 Seeq Technology, Incorporated Fault tolerant differential memory cell and sensing
JPH0679440B2 (ja) * 1990-03-22 1994-10-05 株式会社東芝 不揮発性半導体記憶装置
JP3011300B2 (ja) * 1991-02-19 2000-02-21 三菱電機株式会社 半導体記憶装置
JPH0683716A (ja) * 1992-09-01 1994-03-25 Rohm Co Ltd 電気的書換可能型不揮発メモリ
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
JPH06268180A (ja) * 1993-03-17 1994-09-22 Kobe Steel Ltd 不揮発性半導体記憶装置
US5469443A (en) * 1993-10-01 1995-11-21 Hal Computer Systems, Inc. Method and apparatus for testing random access memory
US5467396A (en) * 1993-10-27 1995-11-14 The Titan Corporation Tamper-proof data storage
US5789970A (en) 1995-09-29 1998-08-04 Intel Corporation Static, low current, low voltage sensing circuit for sensing the state of a fuse device
JPH10116493A (ja) 1996-10-09 1998-05-06 Fujitsu Ltd 半導体記憶装置
JPH10154293A (ja) 1996-11-25 1998-06-09 Mitsubishi Heavy Ind Ltd 電子式車両位置検出システム
JP3916277B2 (ja) * 1996-12-26 2007-05-16 シャープ株式会社 読み出し専用メモリ及び演算装置
JP3588529B2 (ja) * 1997-01-28 2004-11-10 株式会社東芝 半導体装置およびその応用システム装置
JP3421526B2 (ja) 1997-02-14 2003-06-30 モトローラ株式会社 デ−タ処理装置
TW397982B (en) * 1997-09-18 2000-07-11 Sanyo Electric Co Nonvolatile semiconductor memory device
FR2771839B1 (fr) * 1997-11-28 2000-01-28 Sgs Thomson Microelectronics Memoire non volatile programmable et effacable electriquement
US6182239B1 (en) * 1998-02-06 2001-01-30 Stmicroelectronics, Inc. Fault-tolerant codes for multi-level memories
FR2778253B1 (fr) * 1998-04-30 2000-06-02 Sgs Thomson Microelectronics Dispositif de configuration d'options dans un circuit integre et procede de mise en oeuvre
US6160734A (en) * 1998-06-04 2000-12-12 Texas Instruments Incorporated Method for ensuring security of program data in one-time programmable memory
JP2000207506A (ja) 1999-01-20 2000-07-28 Tokin Corp 非接触型ｉｃカ―ドシステム
JP2001057096A (ja) * 1999-06-11 2001-02-27 Hitachi Ltd 多重化メモリ及びそれを用いたセンサ並びに制御システム
US6757832B1 (en) * 2000-02-15 2004-06-29 Silverbrook Research Pty Ltd Unauthorized modification of values in flash memory
JP2001283594A (ja) 2000-03-29 2001-10-12 Sharp Corp 不揮発性半導体記憶装置
FR2810152A1 (fr) * 2000-06-13 2001-12-14 St Microelectronics Sa Memoire eeprom securisee comprenant un circuit de correction d'erreur
US6388503B1 (en) * 2000-09-28 2002-05-14 Intel Corporation Output buffer with charge-pumped noise cancellation
JP2002203217A (ja) 2000-12-28 2002-07-19 Denso Corp 不揮発性メモリ及び電子機器並びに不正監視システム
JP3758079B2 (ja) 2001-02-26 2006-03-22 シャープ株式会社 不揮発性半導体記憶装置
JP2002279787A (ja) 2001-03-16 2002-09-27 Hitachi Ltd 不揮発性半導体記憶装置
JP2002316724A (ja) 2001-04-25 2002-10-31 Dainippon Printing Co Ltd 不正返品防止方法
TW559814B (en) 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP4064154B2 (ja) 2001-05-31 2008-03-19 株式会社半導体エネルギー研究所 不揮発性メモリ及びそれを用いた電子機器
US6490197B1 (en) 2001-08-02 2002-12-03 Stmicroelectronics, Inc. Sector protection circuit and method for flash memory devices
US20040004861A1 (en) * 2002-07-05 2004-01-08 Impinj, Inc. A Delware Corporation Differential EEPROM using pFET floating gate transistors
US7523111B2 (en) * 2002-12-02 2009-04-21 Silverbrook Research Pty Ltd Labelling of secret information
US6794997B2 (en) * 2003-02-18 2004-09-21 Sun Microsystems, Inc. Extending non-volatile memory endurance using data encoding
CN100485816C (zh) * 2004-02-10 2009-05-06 株式会社半导体能源研究所 非易失性存储器及其ic卡、id卡和id标签
DE102004010840B4 (de) * 2004-03-05 2006-01-05 Infineon Technologies Ag Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren nicht flüchtigen Speicherzelle und eine Speichereinrichtung zum elektrischen nicht flüchtigen Speichern
DE102004017863B4 (de) * 2004-04-13 2014-09-25 Qimonda Ag Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung
JP2005340356A (ja) * 2004-05-25 2005-12-08 Hitachi Ltd 半導体記憶装置
US7142452B1 (en) * 2004-06-07 2006-11-28 Virage Logic Corporation Method and system for securing data in a multi-time programmable non-volatile memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026169A (zh) * 2016-01-27 2017-08-08 三星电子株式会社 存储器件以及包括该存储器件的电子设备
US10734450B2 (en) 2016-01-27 2020-08-04 Samsung Electronics Co., Ltd. Memory device and electronic apparatus including the same
CN107026169B (zh) * 2016-01-27 2021-01-15 三星电子株式会社 存储器件以及包括该存储器件的电子设备

Also Published As

Publication number Publication date
CN100485816C (zh) 2009-05-06
JP4860160B2 (ja) 2012-01-25
EP1714294B1 (en) 2016-04-20
EP1714294A4 (en) 2007-10-03
KR101157409B1 (ko) 2012-06-21
EP1714294A1 (en) 2006-10-25
KR20120030572A (ko) 2012-03-28
WO2005076281A1 (en) 2005-08-18
KR20070022654A (ko) 2007-02-27
WO2005076281A8 (en) 2006-10-19
US7663915B2 (en) 2010-02-16
US20080144374A1 (en) 2008-06-19
KR101264761B1 (ko) 2013-05-15
JP2005259334A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
CN1918663A (zh) 非易失性存储器
CN1655186A (zh) 半导体器件
CN1652151A (zh) 半导体器件
CN1655187A (zh) Id标号,id标签和id卡
CN1930580A (zh) 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1519775A (zh) 卡以及利用该卡的记帐系统
CN1926561A (zh) Id芯片和ic卡
KR101298962B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
CN1658233A (zh) 集成电路，半导体器件和id芯片
CN1922721A (zh) 半导体器件
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
CN1925109A (zh) 半导体器件的制造方法
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1910600A (zh) Id标记、id卡和id标签
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN101064333A (zh) 存储器件以及半导体器件
CN1893139A (zh) 存储设备和半导体器件
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1873998A (zh) 半导体器件及其制造方法
CN1894803A (zh) 半导体器件及其制造方法
CN1517948A (zh) 智能卡以及利用该智能卡的记帐系统
CN1873915A (zh) 半导体器件的制造方法
CN1753166A (zh) 半导体器件及其制造方法和电器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

Termination date: 20180204

CF01 Termination of patent right due to non-payment of annual fee