CN101599456B - 制造薄膜集成电路的方法 - Google Patents

制造薄膜集成电路的方法 Download PDF

Info

Publication number
CN101599456B
CN101599456B CN2009101489669A CN200910148966A CN101599456B CN 101599456 B CN101599456 B CN 101599456B CN 2009101489669 A CN2009101489669 A CN 2009101489669A CN 200910148966 A CN200910148966 A CN 200910148966A CN 101599456 B CN101599456 B CN 101599456B
Authority
CN
China
Prior art keywords
district
dielectric film
separating layer
integrated circuit
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101489669A
Other languages
English (en)
Other versions
CN101599456A (zh
Inventor
鹤目卓也
大力浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101599456A publication Critical patent/CN101599456A/zh
Application granted granted Critical
Publication of CN101599456B publication Critical patent/CN101599456B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的是防止薄膜集成电路在转移到基底材料的工艺期间脱落。通过本发明的制造方法，在衬底表面上选择性地形成分离层；由此，形成提供分离层的第一区和不提供分离层的第二区。在分离层之上形成薄膜集成电路。然后，形成用于暴露分离层的开口部分，将蚀刻剂引入到开口部分中以去除分离层。因此，在提供有分离层的区域中产生间隔，而在没有分离层的区域中不产生间隔。因此，通过之后提供不产生间隔的区域，即使在去除了分离层之后也能防止薄膜集成电路脱落。

Description

制造薄膜集成电路的方法
本申请是申请号为200580020651.6、申请日为2005年06月15日、发明名称为“制造薄膜集成电路的方法”的中国专利申请的分案申请。
技术领域
本发明涉及一种制造薄膜集成电路的方法。
背景技术
近些年，已经开发出用于转移形成于绝缘衬底上的薄膜集成电路的技术。根据这种技术，例如，通过在薄膜集成电路和衬底之间提供分离层和用包含卤素的气体去除分离层，从支撑衬底分离薄膜集成电路并然后转移该薄膜集成电路(例如，参考文献1：日本专利公开物No.H8-254686)。
发明内容
根据参考文献1，在衬底表面的一侧上形成分离层，并且在分离层之上形成薄膜集成电路。然后，去除分离层。由此，从衬底分离薄膜集成电路，并且在衬底和薄膜集成电路之间产生间隔。之后，将薄膜集成电路附着到基底材料上。薄膜集成电路厚度非常薄，具有几μm的厚度，并且非常轻。因此，存在将其附着到基底材料上之前薄膜集成电路从衬底脱落的问题。考虑到该问题，本发明的目的是防止薄膜集成电路脱落。此外，本发明的另一个目的是在去除分离层之后容易地将薄膜集成电路转移到基底材料上。
根据本发明，在衬底表面上形成分离层之后，选择性地去除分离层。由此，形成提供了分离层的第一区和没有提供分离层的第二区。随后，在整个表面之上形成作为基底膜的绝缘膜。因此，绝缘膜与第一区中的分离层接触，并且与第二区中的衬底接触。
在第一区中的绝缘膜之上形成包括多个元件和用作天线的导电层的薄膜集成电路。然后，形成开口部分，并且通过将蚀刻剂引入到开口部分中去除分离层。在这种情况下，在提供分离层的第一区中在衬底和绝缘膜之间产生间隔，而衬底和绝缘膜在不提供分离层的第二区中相互接触。
因此，即使在去除分离层之后，也能通过提供衬底和绝缘膜相互接触的区域来防止提供于绝缘膜之上的薄膜集成电路脱落。通过衬底支持薄膜集成电路，并且通过提供衬底和绝缘膜相互接触的区域能容易地将薄膜集成电路转移到基底材料上。
根据本发明的制造薄膜集成电路的方法，包括以下步骤：在第一区和第二区中于具有绝缘表面的衬底之上形成分离层；仅去除第二区中的分离层；形成与绝缘衬底和分离层接触的绝缘膜；在第一区中于绝缘膜之上形成多个元件和用作天线的导电层；在其中不形成该多个元件和导电层的区域中选择性地形成开口部分以暴露分离层；以及通过将蚀刻剂引入到开口部分中来去除分离层。
根据本发明的制造薄膜集成电路的方法，包括以下步骤：在第三区和第四区中于具有绝缘表面的衬底之上形成分离层；选择性地去除在第三区中的分离层；去除在第四区中的分离层；形成与绝缘衬底和分离层接触的绝缘膜；在第三区中于绝缘膜之上形成多个元件和用作天线的导电层；在已经形成了该多个元件和导电层的第五区的外围中的第六区中选择性地形成开口部分，以暴露分离层；以及通过将蚀刻剂引入到开口部分中来去除分离层，其中，在选择性去除第三区中的分离层的步骤中，去除除了包括在第三区中的第五和第六区之外的第七区中的分离层，而不去除第五和第六区中的分离层。
根据本发明的制造薄膜集成电路的方法，包括以下步骤：在第三区和第四区中于具有绝缘表面的衬底之上形成分离层；选择性去除第三区中的分离层；去除第四区中的分离层；形成与衬底和分离层接触的绝缘膜；在第三区中于绝缘膜之上形成多个元件和用作天线的导电层；在除了已经形成该多个元件和导电层的第五区之外的第六区、和第五区的外围中的第八区中形成开口部分，以便暴露分离层；以及通过将蚀刻剂引入到开口部分中来去除分离层，其中，在选择性地去除第三区的分离层的步骤中，选择性地去除包括在第三区中的第八区中的分离层，但不去除在第五和第六区中的分离层。
根据本发明的制造薄膜集成电路的方法，包括以下步骤：在第三区和第四区中于具有绝缘表面的衬底之上形成分离层；选择性地去除在第三区中的分离层；去除在第四区中的分离层；形成与衬底和分离层接触的绝缘膜；在第三区中于绝缘膜之上形成多个元件和用作天线的导电层；在除了形成该多个元件和导电层的第九区之外的第十区中选择性地形成开口部分，以便暴露分离层；以及通过将蚀刻剂引入到开口部分中来去除分离层，其中，在选择性去除第三区中的分离层的步骤中，选择性去除包括在第三区中的第九区中的分离层，但不去除第九区外部的分离层。
在具有上述结构的薄膜集成电路的制造方法中，“在第一和第二区中于具有绝缘表面的衬底之上形成分离层以及去除第二区中的分离层的步骤”可变成“在第一和第十一区中于具有绝缘表面的衬底之上形成分离层以及选择性去除第十一区中的分离层的步骤”。相似地，“在第三和第四区中于具有绝缘表面的衬底之上形成分离层、选择性地去除第三区中的分离层以及去除第四区中的分离层的步骤”可变成“在第三和第十二区中于具有绝缘表面的衬底之上形成分离层以及选择性去除第三和第十二区中的分离层的步骤”。此外，蚀刻剂是包含卤素氟化物的气体或液体。
根据本发明，即使在去除了分离层之后，通过提供衬底与绝缘膜接触的区域，也能防止已经在绝缘膜之上的薄膜集成电路脱落。此外，能容易地将薄膜集成电路转移到基底材料上，因为能通过提供衬底与绝缘膜接触的区域借助衬底来支持薄膜集成电路。
当根据本发明借助衬底来支持薄膜集成电路时，能转移衬底，并且薄膜集成电路支持于其上，并且由此能将该衬底用于包括传输装置的批量生产设备。例如，当将支持薄膜集成电路的衬底转移到层压设备中时，可连续进行薄膜集成电路的层压工艺。
根据上述结构，单独地形成具有薄膜集成电路的一个单元的第一区和第二区。仅能将预定的薄膜集成电路转移到基底材料上。
由于第一区和第二区在作为单元的一个薄膜集成电路中分别形成，因此在去除分离层之后不一定切割多个薄膜集成电路。换句话说，当将薄膜集成电路转移到基底材料上时已经对该多个薄膜集成电路进行了切割。
附图说明
在附图中：
图1A至1C示出了根据本发明的薄膜集成电路的制造方法；
图2A至2D示出了根据本发明的薄膜集成电路的制造方法；
图3A和3B示出根据本发明的薄膜集成电路；
图4A和4B示出根据本发明的薄膜集成电路的制造方法；
图5A至5D示出了根据本发明的薄膜集成电路的制造方法；
图6A和6B示出根据本发明的薄膜集成电路；
图7A和7B示出了根据本发明的薄膜集成电路；
图8A至8D示出了根据本发明的薄膜集成电路的制造方法；
图9A至9C示出了根据本发明的薄膜集成电路的制造方法；
图10A至10D示出了根据本发明的薄膜集成电路的制造方法；
图11A至11C均示出了根据本发明的布局的实例；
图12示出了薄膜集成电路的图；
图13A至13E均示出了具有薄膜集成电路的应用实例；
图14A和14B均示出了薄膜集成电路的应用实例；
图15A和15B示出了根据本发明的薄膜集成电路的制造方法；
图16A和16B均示出了根据本发明的薄膜集成电路；以及
图17A和17B均示出了根据本发明的薄膜集成电路。
具体实施方式
以下将参考附图描述根据本发明的实施例模式和实施例。本发明能够以多种不同模式进行，并且本领域技术人员容易理解的是，在不脱离本发明的精神和范围的情况下，在此公开的模式和细节可以以多种方式来修改。应当注意的是，本发明不应被解释为限于以下给出的实施例模式和实施例的描述。注意，贯穿根据本发明的以下结构中的所有图，相同的参考数字用于相同的部分。
实施例模式
关于根据本发明的薄膜集成电路的制造方法，例如，参考附图描述四种制造方法。
参考图1A至1C和2A至2D描述第一制造方法。
在具有绝缘表面101的衬底的一个表面上形成分离层。然后，选择性去除分离层，以形成提供了分离层的第一区115和分离层被去除的第二区116(图1A)。在提供有分离层的第一区115中，稍后将形成薄膜集成电路。其中分离层被去除的第二区116变成衬底101与稍后将形成的绝缘膜相接触的区域，而在其中没有被提供薄膜集成电路。
根据本发明，在作为单元的一个薄膜集成电路中分别形成第一区115和第二区116，并且由此仅可以将期望的薄膜集成电路转移到基底材料上。此外，由于在作为单元的一个薄膜集成电路中分别形成第一区115和第二区116，因此通过将它们转移到基底材料上的步骤该多个薄膜集成电路均被自动切割。因此，可省略切割该多个薄膜集成电路的步骤。
具有绝缘表面101的衬底对应于玻璃衬底；石英衬底；塑料衬底；柔性合成树脂衬底如丙烯酸；或者金属衬底。此外，通过利用公知方法如溅射或者等离子体CVD形成包含硅的层来获得分离层。包含硅的层对应于非晶半导体层、混合了非晶态和结晶态的半非晶半导体层、或者结晶半导体层。
可以采用光刻工艺选择性地去除分离层。如上所述，在衬底101的一侧的整个表面之上形成分离层，并且选择性去除分离层。然而，本发明不限于此。利用掩模如金属掩模，可将分离层选择性地形成于衬底101之上。
然后，参考图1A至1C和2A至2D描述以下步骤。图1A至1C中的线A-B对应于图2A至2D的截面图中的线A-B。
形成绝缘膜105作为将与衬底101和分离层102至104接触的基底膜(图1B和图2A)。绝缘膜105与在第一区115中的分离层102至104接触并与第二区116中的衬底101接触。绝缘膜105通过公知方法如等离子体CVD或溅射由氧化硅、氮化硅、氮氧化硅、氧氮化硅等形成。
随后，将包括的多个元件(元件组)106形成于在第一区115中的绝缘膜105之上。该多个元件106包括，例如薄膜晶体管、电容器元件、电阻器元件、二极管等中的一种或多种。在此，形成在该多个元件106中的两个晶体管117和118。然后，形成绝缘膜107以覆盖该多个元件106，并且在绝缘膜107之上形成绝缘膜108。然后，将用作天线的导电膜110形成于绝缘膜108之上。将用作保护膜的绝缘膜111形成于导电层110之上。通过上述步骤，完成了包括该多个元件106和导电层110的薄膜集成电路109。注意，图1B的顶视图仅示出了作为晶体管117和118的晶体管117和118的有源层，没有示出提供于有源层之上的导电层110等。
绝缘膜107、108和111由有机材料或者无机材料形成。采用聚酰亚胺、丙烯酸、聚酰胺、硅氧烷、环氧树脂等作为有机材料。硅氧烷包括由硅(Si)和氧(O)的键形成的骨架、和作为取代基的至少包含氢的有机基团(如烷基或芳香烃)。此外，可将氟用作取代基。此外，可以采用氟和至少包含氢的有机基团作为取代基。氧化硅、氮化硅、氮氧化硅、氧氮化硅等可用作无机材料。
在形成了该多个元件106和导电层110的区域外部选择性地形成开口部分112和113，以便暴露分离层102至104(图1C和图2B)。换句话说，在形成了该多个元件106和导电层110的区域外围中选择性地形成开口部分。例如通过使用掩模的蚀刻形成开口部分。在图1C中，由虚线四边形示出开口部分。
注意，可通过激光照射代替上述的蚀刻形成开口部分。
然后，将用于去除分离层102至104的蚀刻剂引入到开口部分112和113中，以去除分离层102至104(图2C)。将包含卤素氟化物的气体或液体用作蚀刻剂。例如将三氟化氯(ClF3)用作包含卤素氟化物的气体。
包括该多个元件106和导电层110的薄膜集成电路109被附着到基底材料114上，并且从衬底101分离薄膜集成电路109(图2D)。此时，将去除了分离层102至104的部分附着到基底材料114上，并将该部分从衬底101完全分离，同时，通过衬底101支持衬底101与绝缘膜105接触的部分。
本发明不限于上述模式。当将薄膜集成电路109附着到基底材料114上时，衬底101与绝缘膜105接触的部分也被附着到基底材料114上，并且在一些情况下从衬底101分离。
可将柔性衬底如塑料、双面胶带等用作基底材料114。可为柔性衬底提供利用粘附剂如热固性树脂形成的粘附表面。此外，可以将薄膜集成电路附着到物体表面上，而不使用基底材料114。结果，可以将被提供有薄膜集成电路的物体制作得更薄并且更轻。
上述方法具有一个特征：选择性形成分离层。根据该特征，由于即使在去除分离层之后绝缘膜105的一部分也与衬底101接触，因此可以借助衬底101支持薄膜集成电路109。因此，能够防止该薄膜集成电路109脱落。
参考图3A、3B、4A、4B和5A至5D描述第二种制造方法。
在具有绝缘表面101的衬底的一个表面上形成分离层。然后，选择性地去除分离层以形成选择性地提供分离层的第三区138和分离层被去除的第四区139(图3A和图3B；图3A中的线C-D对应于图3B中的线C-D)。在选择性地被提供有分离层的第三区138中，稍后将形成薄膜集成电路。分离层被去除的第四区139变成衬底101与稍后将形成的绝缘膜接触的区域，而在其中没有被提供薄膜集成电路。
根据本发明，第三区138和第四区139在作为单元的一个薄膜集成电路中分别形成，并且因此仅可以将所期望的薄膜集成电路转移到基底材料上。此外，由于第三区138和第四区139在作为单元的一个薄膜集成电路中分别形成，因此通过将它们转移到基底材料上的步骤该多个薄膜集成电路均被自动切割。由此，可省略切割该多个薄膜集成电路的步骤。
然后，参考图4A和4B以及5A至5D描述以下步骤。图3A、4A和4B中的线A-B对应于图5A至5D中的线A-B。
形成与衬底101和分离层121及122接触的绝缘膜105(图4A和图5A)。绝缘膜105与第三区138中的分离层121和122及衬底101接触并且与第四区139中的衬底101接触。
随后，在绝缘膜105之上形成包括多个元件的多个元件106。注意，仅示出作为图4A和4B中的晶体管117和118的晶体管117和118的有源层。在此，在该多个元件中形成两个晶体管117和118。然后，形成绝缘膜107以覆盖该多个元件106，并且在绝缘膜107之上形成绝缘膜108。然后，在绝缘膜108之上形成用作天线的导电层110。在导电层110之上形成用作保护膜的绝缘膜111。通过上述步骤，完成了包括该多个元件106和导电层110的薄膜集成电路109。
在形成了该多个元件106和导电层110的区域(下文中的第五区135)的外围区(下文中的第六区136)中选择性地形成开口部分123和124，以暴露分离层121和122(图4B和5B)。换句话说，在形成了该多个元件106和导电层110的第五区135的外围中选择性地形成开口部分123和124。
然后，将用于去除分离层121和122的蚀刻剂引入到开口部分123和124中，以去除分离层121和122(图5C)。将包含卤素氟化物的气体或液体用作蚀刻剂。
将包括该多个元件106和导电层110的薄膜集成电路109附着到基底材料114上，并且因此从衬底101完全分离薄膜集成电路109(图5D)。此时，将去除了分离层的部分附着到基底材料114上，同时借助衬底101支持衬底101与绝缘膜105接触的部分。
本发明不限于上述模式。当将薄膜集成电路109附着到基底材料114上时，衬底101与绝缘膜105接触的部分也被附着到基底材料114上，并且在一些情况下从衬底101分离。
该制造方法具有一个特征：在选择性去除第三区138中的分离层的步骤中，去除存在于第三区138中但是在第五区135和第六区136外部的第七区137的分离层，但是不去除第五区135和第六区136的分离层。此外，另一个特征是在第六区136中选择性地提供开口部分。
换句话说，将第三区138大致分成第五区135、第六区136和第七区137。第五区135是提供了分离层、元件组106和导电层110的区域，第六区136是提供了分离层但是不提供该多个元件106和导电层110的区域，以及第七区137是没有提供分离层、该多个元件106和导电层110中的任何一个的区域。
如上所述，通过选择性地提供分离层，即使在去除了分离层之后，绝缘膜105的一部分也与衬底101接触。因此，能借助衬底101支持薄膜集成电路109，并且因此能防止薄膜集成电路109脱落。
参考图6A、6B、7A、7B和8A至8D来描述第三种制造方法。
在具有绝缘表面101的衬底的一个表面上形成分离层。然后，选择性地去除分离层，以形成选择性地提供了分离层的第三区138和分离层被去除的第四区139(图6A和图6B；图6A中的线C-D对应于图6B中的线C-D)。在选择性地被提供有分离层的第三区138中，稍后将形成薄膜集成电路。分离层被去除的第四区139变成衬底101与稍后将形成的绝缘膜相接触的区域，而在其中没有被提供薄膜集成电路。
根据本发明，在作为单元的一个薄膜集成电路中分别形成第三区138和第四区139，并且因此能够仅将所期望的薄膜集成电路转移到基底材料上。此外，由于在作为单元的一个薄膜集成电路中分别形成第三区138和第四区139，因此通过将它们转移到基底材料上的步骤，该多个薄膜集成电路均被自动切割。因此，可省略切割该多个薄膜集成电路的步骤。
然后，参考图7A和7B以及8A至8D描述以下步骤。图6A、7A和7B中的线A-B对应于图8A至8D中的线A-B。
形成与衬底101和分离层125接触的绝缘膜105作为基底膜(图7A和8A)。绝缘膜105与第三区138中的分离层125和衬底101接触并且与第四区139中的衬底101接触。
随后，在绝缘膜105之上形成包括多个元件的多个元件106。在此，在该多个元件106中形成两个晶体管117和118。注意，仅示出了作为图7A和7B中的晶体管117和118的晶体管117和118的有源层。然后，形成绝缘膜107以覆盖该多个元件106，并且在绝缘膜107之上形成绝缘膜108。然后在绝缘膜108之上形成用作天线的导电层110。在导电层110之上形成用作保护膜的绝缘膜111。通过上述步骤，完成包括该多个元件106和导电层110的薄膜集成电路109。
在除了形成该多个元件106和导电层110的区域(下文中的第五区135)和第五区135的外围区域(下文中的第八区147)之外的区域(下文中的第六区136)中形成开口部分126，以暴露分离层125(图7B和8B)。在此，第五区135是提供了该多个元件106和导电层110的区域，第八区147是第五区135的外围中的区域，以及第六区136是除了第五区135和第八区147之外的区域。第六区136和第八区147根据与第五区135的距离来确定。例如，离第五区135有一定距离的区域可称作第八区147，并且除了这些区域之外的区域可称作第六区136。
然后，将用于去除分离层125的蚀刻剂引入到开口部分126中，以去除分离层125(图8C)。将包含卤素氟化物的气体或液体用作蚀刻剂。
将包括该多个元件106和导电层110的薄膜集成电路109附着到基底材料114上，并且因此从衬底101完全分离薄膜集成电路109(图8D)。此时，将分离层被去除的部分附着到基底材料114上，同时借助衬底101支持衬底101与绝缘材料105接触的部分。
本发明不限于上述模式。当将薄膜集成电路109附着到基底材料114上时，衬底101与绝缘膜105接触的部分也被附着到基底材料114，并且在一些情况下从衬底101分离。
该制造方法具有一个特征：在选择性地去除第三区138中的分离层的步骤中，选择性地去除包括在第三区138中的第八区14中的分离层，但是不去除第五区135和第六区136的分离层。
换句话说，将第三区138大致分成第五区135、第六区136和第八区147。第五区135是提供了分离层、元件组106和导电层110的区域，第八区147是选择性地提供分离层但是不提供该多个元件106和导电层110的区域，以及第六区136是提供分离层但是不提供该多个元件106和导电层110的区域。第六区136是被提供有开口部分的区域。
如上所述，通过选择性地提供分离层，即使在去除了分离层之后，绝缘层105的一部分也与衬底101接触。因此，能借助衬底支持薄膜集成电路109，并且因此能防止薄膜集成电路109脱落。
参考图6A、6B、9A至9C和10A至10D描述第四制造方法。
在具有绝缘表面101的一个表面上形成分离层。然后，选择性地去除分离层以形成选择性地提供分离层的第三区138和分离层被去除的第四区139(图6A和图6B)。这些步骤与第三制造方法中的那些相似。
然后，参考图9A至9C和10A至10D描述以下步骤。图9A至9C中的线A-B对应于图10A至10D的截面图中的线A-B。
形成与衬底101和分离层131接触的绝缘膜105作为基底膜(图9B和图10A)。绝缘膜105与第三区138中的分离层131和衬底101接触并且与第四区139中的衬底101接触。在图9A中，不提供分离层131的区域由没有用对角线标记的四边形示出。
随后，在绝缘膜105之上形成包括多个元件的多个元件106。在此，在该多个元件106中形成两个晶体管117和118。注意，仅示出作为图9A至9C中的晶体管117和118的晶体管117和118的有源区。然后，形成绝缘膜107以覆盖该多个元件106，并且在绝缘膜107之上形成绝缘膜108。然后，在绝缘膜108之上形成用作天线的导电层110。在导电层110之上形成用作保护膜的绝缘膜111。通过上述步骤，完成包括该多个元件106和导电层110的薄膜集成电路109。
注意，在该步骤中，提供衬底101不与绝缘膜105接触的区域，以便该区域与被提供有薄膜集成电路109的区域重叠。当将薄膜集成电路109附着到基底材料114上时，衬底101与绝缘膜105接触的这种区域不从衬底101分离。因此，衬底101与绝缘膜105接触的区域的面积优选尽可能小。
然后，在存在于提供该多个元件106和导电层110的区域(下文中的第九区148)外面的区域(下文中的第十区149)中选择性地形成开口部分132，以暴露分离层131(图9C和10B)。
然后，将用于去除分离层131的蚀刻剂引入到开口部分132中，以去除分离层131(图10C)。将包含卤素氟化物的气体或液体用作蚀刻剂。
将包括该多个元件106和导电层110的薄膜集成电路109附着到基底材料114上，并且从衬底101完全地分离薄膜集成电路109(图10D)。此时，除了分离层被去除的部分之外，也将衬底101与绝缘膜105接触的部分附着到基底材料114上。
该制造方法具有一个特征：在选择性地去除第三区138的分离层的步骤中，选择性地去除第三区138中包括的第五区135的分离层，但是不去除第六区136的分离层。
换句话说，将第三区138大致分成第九区148和第十区149。第九区148是选择性地提供分离层并且提供该多个元件106和导电层110的区域，以及第十区149是提供分离层但是不提供该多个元件106和导电层110的区域。此外，第十区149是将被提供有开口部分的区域。
如上所述，通过选择性提供分离层，即使去除了分离层之后，绝缘膜105的一部分也与衬底101接触。因此，能借助衬底支持薄膜集成电路109，并因此能防止薄膜集成电路109脱落。
注意，在第一制造方法中，去除在第二区116中的所有分离层；但是本发明不限于此。可代替第二区116形成分离层被选择性地去除的第十一区145。(图11A)。在第二制造方法的情况下，可以代替第四区139形成分离层被选择性地去除的第十二区146(图11B)。在第三和第四制造方法的情况下，可以代替第四区139形成分离层被选择性地去除的第十二区146(图11C)。
通过使用上述方法，可借助衬底101稳当地支持薄膜集成电路109，并且因此能防止薄膜集成电路109脱落。
通过上述步骤形成的薄膜集成电路109可直接使用或者可在用基底材料密封之后使用。由于根据本发明，在绝缘衬底之上形成薄膜集成电路109，因此，与使用圆形硅衬底形成的芯片相比，母衬底的形状不受限制。因此，提高了生产率，使批量生产成为可能，并且能实现进一步的成本降低。此外，根据本发明，0.2μm厚或更小、通常为40nm至170nm厚、优选为50nm至150nm厚的半导体膜可用作有源区。因此，薄膜集成电路变得非常薄，并且当将它安装到物体上时难以看到该薄膜集成电路。因此，可以防止伪造。
实施例1
根据本发明形成的薄膜集成电路包括多个元件和用作天线的导电层。该多个元件是例如薄膜晶体管、电容器元件、电阻器元件、二极管等。
薄膜集成电路210包括不用接触而进行数据通信的功能，并且包括在薄膜集成电路210中的多个元件形成了多种电路。例如，薄膜集成电路210包括电源电路211、时钟产生电路212、数据解调/调制电路213、控制电路214、接口电路215、存储器216、数据总线217、天线(也称作天线线圈)218等(图12)。
电源电路211用于根据从天线218输入的交变信号产生提供到上述的各个电路的电源。时钟产生电路212用于根据从天线218输入的交变信号产生提供到上述的各个电路的多种类型的时钟信号。数据解调/调制电路213用于解调或者调制与读写器219通信的数据。控制电路214例如是中央处理单元(CPU)、微处理器单元(MPU)等，并且用于控制其他电路。天线218用于发送和接收电磁场或者无线电波。读写器219控制与薄膜集成电路的通信、其数据处理和控制。
注意，由薄膜集成电路构成的电路不限于该结构，并且可以采用多种结构。例如，可另外提供另一部件，如电源电压的限幅电路和专用于代码处理的硬件。
实施例2
根据本发明形成的薄膜集成电路210能够应用到多个领域中。例如，它可安装到票据、硬币、有价证券、不记名债券、证件(如驾驶证和居住卡，图13A)、包装容器(如包装纸和塑料瓶，图13B)、记录介质(如DVD软件和录像带，图13C)、交通工具(如自行车，图13D)、个人物品(如提包和眼镜，图13E)、食品、衣物、日用品、电子装置等上。电子装置是指液晶显示装置、EL显示装置、TV装置(也简称为TV、TV接收器、电视接收器)、移动电话等。
此外，可通过将薄膜集成电路210附着到产品表面上和安装到产品内部来将该薄膜集成电路210固定到该产品上。例如，如果产品是书的话，可将薄膜集成电路210安装到书页内部，以及如果产品是由有机树脂制成的包装的话，则可将薄膜集成电路210安装到该包装的有机树脂内部。通过将薄膜集成电路210安装到票据、硬币、有价证券、不记名债券、证件等上能防止其伪造。可通过将薄膜集成电路210安装到包装容器、记录介质、个人物品、食品、衣物、日用品、电子装置等上来改善检测系统、租赁代理(rental agency)系统等的效率。可通过将薄膜集成电路安装到交通工具上来防止其伪造和偷窃。
此外，通过将薄膜集成电路应用到产品管理和分配系统能实现较高功能的系统。例如，可将读写器295提供到包括显示部分294的便携式终端的一侧上，同时在产品297的一侧上提供薄膜集成电路296(图14A)。在这种情况下，当将薄膜集成电路296置于接近读写器295时，显示部分294显示产品297的成分、来源地和分配过程的记录等的信息。作为另一实例，可在传送带旁边提供读写器295(图14B)。在这种情况下，能容易地检测产品297。因此能通过将薄膜集成电路应用到系统中来实现多功能系统。
实施例3
在上述的实施例模式中，通过公知方法如溅射或等离子体CVD形成包括硅的层作为分离层；然而，本发明不限于包括硅的层。例如，可通过公知的方法如溅射或者等离子体CVD将分离层形成为选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铂(Pd)、锇(Os)、铱(Ir)、硅(Si)的元素和主要包含上述元素的合金材料或者化合物材料的单层或叠层。
当分离层具有单层结构时，优选形成包括钨的层、包括钼的层、包括钨和钼的混合物的层、包括钨的氧化物的层、包括钨的氧氮化物的层、包括钼的氧化物的层、包括钼的氧氮化物的层、包括钨和钼的混合物的氧化物的层或包括钨和钼的混合物的氧氮化物的层。注意，钨和钼的混合物是例如钨和钼的合金。
当分离层具有叠层结构时，优选形成包括钨的层、包括钼的层或者包括钨和钼的混合物的层作为第一层，以及优选形成包括钨的层、包括钼的层、包括钨和钼的混合物的氧化物的层、包括钨和钼的混合物的氮化物的层、包括钨和钼的混合物的氧氮化物的层或者包括钨和钼的混合物的氮氧化物的层作为第二层。
注意，当包括钨的层和包括钨的氧化物的层的两层被层叠作为分离层时，可采用一种形成方法，通过该形成方法形成包括钨的层、在其上形成包括氧化硅的层、并且然后在钨层和氧化硅层之间的界面处形成包括钨的氧化物的层。这可应用于形成另一种叠置结构的情况。例如，当包括钨的层和包括钨的氮化物、氧氮化物或氮氧化物的层被形成为两层叠置结构时，形成包括钨的层，并且然后在其上形成氮化硅层、包括氧的氮化硅层或者包括氮的氧化硅层。该实施例能自由地与实施例模式和其他实施例组合。
实施例4
在上述的实施例模式中，描述了直到通过将薄膜集成电路109附着到基底材料114上来从衬底101分离集成电路109的工艺。在该实施例中，参考图15A和15B描述其后的工艺。
在将薄膜集成电路109的一侧附着到基底材料114上之后，将薄膜集成电路109的另一侧附着到基底材料140上。之后，通过切割装置141切割基底材料114和基底材料140相互附着的部分。由此，完成一个密封的薄膜集成电路109。切割装置141是切片装置、划片装置、激光照射装置(具体为CO2激光照射装置)、刀等。然后，输运该密封的薄膜集成电路109。
基底材料114和基底材料140是由纤维材料制成的膜或者纸。膜由诸如聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯、乙烯-醋酸乙烯共聚物(ethylene-vinyl acetate)等的材料制成。注意，基底材料114和基底材料140的表面可由二氧化硅(硅石)粉末来涂敷。由于该涂敷，即使在高温和高湿度环境下也能维持抗水性。替换地，基底材料114和基底材料140的表面可由导电材料如氧化铟锡来涂敷。由于该涂敷，静电被充电，并且因此能保护薄膜集成电路109。此外，可通过作为保护膜的包含碳作为其主要成分的薄膜(类金刚石碳膜)来涂敷基底材料114和基底材料140中的一个或两个。
基底材料114和基底材料140中的一个或者两个在其一侧上可以具有粘附表面。通过施加粘附剂如热固性树脂、紫外线固化树脂、环氧树脂等来形成该粘附表面。此外，基底材料114和基底材料140中的一个或两个可以是透光的。该实施例可以与实施例模式和其他实施例自由组合。
实施例5
在上述实施例模式中，描述了以该顺序在衬底之上叠置分离层和绝缘膜的方法。例如，通过第一制造方法，形成与衬底101和分离层102至104接触的绝缘膜105(图2A)。通过第二制造方法，形成与衬底101和分离层121和122接触的绝缘膜105(图5A)。通过第三制造方法，形成与衬底101和分离层125接触的绝缘膜105(图8A)。通过第四制造方法，形成与衬底101和分离层131接触的绝缘膜105(图10A)。然而，本发明不限于这些方法。可以以该顺序在衬底之上叠置第一绝缘膜、分离膜、第二绝缘膜。
换句话说，在衬底的一个表面之上形成第一绝缘膜，并且在第一绝缘膜之上形成分离层。然后，选择性地去除分离层，以及形成提供了分离层的第一区和不提供分离层的第二区。随后，在整个表面之上形成第二绝缘膜。具体地，形成与第一区中的分离层接触并且与第二区中的第一绝缘膜接触的第二绝缘膜。因此，以该顺序在第一区中的衬底之上叠置第一绝缘膜、分离层、第二绝缘膜，并且以该顺序在第二区中叠置第一绝缘膜和第二绝缘膜。
然后，将包括多个元件和用作天线的导电层的薄膜集成电路形成于第一区中的第二绝缘膜之上。随后，形成开口部分，并且通过将蚀刻剂引入到开口部分中去除分离层。因此，在第一区中的第一绝缘膜和第二绝缘膜之间产生间隔，而以该顺序叠置衬底、第一绝缘膜和第二绝缘膜以在第二区中相互接触。
因此，即使在去除分离层之后，也能通过提供在衬底上第一绝缘膜和第二绝缘膜相互接触的区域，来防止提供于第二绝缘膜之上的薄膜集成电路脱落。此外，可借助衬底支持薄膜集成电路，并且因此可以通过提供在衬底之上第一绝缘膜和第二绝缘膜相互接触的区域，容易地将薄膜集成电路转移到基底材料上。
通过提供第一绝缘膜能防止从玻璃衬底的杂质渗透。当选择性地形成分离层时，将其图案化，并且在这种情况下，不仅蚀刻分离层，而且蚀刻衬底；然而，可通过形成第一绝缘膜防止衬底被蚀刻。作为第一绝缘膜，可通过公知方法如等离子体CVD或溅射形成由氧化硅、氮化硅、被添加了氮的氧化硅、被添加了氧的氮化硅等形成的薄膜。
下文中，描述一种制造方法，通过这种方法以该顺序形成第一绝缘膜、分离层和第二绝缘膜。
通过第一制造方法，在衬底101之上形成绝缘膜119(对应于第一绝缘膜)(图16A)。然后，在绝缘膜119之上选择性地形成分离层102至104。随后，形成与绝缘膜119和分离层102至104接触的绝缘膜105(对应于第二绝缘膜)。因此，绝缘膜105与第一区115中的分离层102至104接触，并且与第二区116中的绝缘膜119接触。之后，如上所述，在第一区115中的绝缘膜105之上形成多个元件106和用作天线的导电层110。然后在第一区115中选择性形成暴露分离层102至104的开口部分。然后通过将蚀刻剂引入到开口部分来去除分离层102至104。
通过第二制造方法，在衬底101之上形成绝缘膜119(对应于第一绝缘膜)(图16B)。然后，在绝缘膜119之上选择性地形成分离层121和122。随后，形成与绝缘膜119和分离层121和122接触的绝缘膜105(对应于第二绝缘膜)。因此，绝缘膜105与第三区138中的分离层121和122以及绝缘膜119接触，并且与第四区139中的绝缘膜119接触。之后，如上所述，在第三区138中的绝缘膜105之上形成多个元件106和用作天线的导电层110。然后，在第三区138中选择性地形成暴露分离层121和122的开口部分。然后，通过将蚀刻剂引入到开口部分来去除分离层121和122。
通过第三制造方法，在衬底101上形成绝缘膜119(对应于第一绝缘膜)(图17A)。然后在绝缘膜119之上选择性地形成分离层125。随后，形成与绝缘膜119和分离层125接触的绝缘膜105(对应于第二绝缘膜)。因此，绝缘膜105与第三区138中的分离层125和绝缘膜119接触，并与第四区139中的绝缘膜119接触。之后，如上所述，在第三区138中的绝缘膜105之上形成多个元件106和用作天线的导电层110。然后，在第三区138中选择性地形成暴露分离层125的开口部分。然后通过将蚀刻剂引入到开口部分来去除分离层125。
通过第四制造方法，在衬底101上形成绝缘膜119(对应于第一绝缘膜)(图17B)。然后，在绝缘膜119之上选择性地形成分离层131。随后，形成与绝缘膜119和分离层131接触的绝缘膜105(对应于第二绝缘膜)。因此，绝缘膜105与第三区138中的分离层131和绝缘膜119接触，并且与第四区139中的绝缘膜119接触。之后，如上所述，在第三区138中的绝缘膜105之上形成多个元件106和用作天线的导电层110。然后，在第三区138中选择性地形成暴露分离层121的开口部分。然后，通过将蚀刻剂引入到开口部分来去除分离层121。

Claims (11)

1.一种制造薄膜集成电路的方法，包括以下步骤：
在具有绝缘表面的衬底上的第一区和第二区上形成分离层，所述第一区被所述第二区包围；
去除所述第二区中的所述分离层；
在所述第一区和所述第二区中形成第一绝缘膜；
在所述第二区中的所述分离层被去除后，在所述第一区中的所述第一绝缘膜上形成多个元件和导电层；
在所述第一区中的所述多个元件和所述导电层上并且在所述第二区中形成第二绝缘膜；
在所述第一区中形成暴露所述分离层的开口部分，所述开口部分穿过所述第二绝缘膜和所述第一绝缘膜；
通过将蚀刻剂引入所述开口部分来去除所述分离层；
通过将第一基底材料结合在所述第二绝缘膜上来将所述多个元件和所述导电层从所述衬底分离；
在所述第一绝缘膜下结合第二基底材料；以及
沿所述第二区切割所述第一基底材料和所述第二基底材料。
2.一种制造薄膜集成电路的方法，包括以下步骤：
在具有绝缘表面的衬底上的第一区和第二区上形成分离层，所述第一区被所述第二区包围；
去除所述第二区中的所述分离层；
在所述第一区和所述第二区中形成第一绝缘膜；
在所述第二区中的所述分离层被去除后，在所述第一区中的所述第一绝缘膜上形成多个元件和导电层；
在所述第一区中的所述多个元件和所述导电层上并且在所述第二区中形成第二绝缘膜；
在所述第一区中形成暴露所述分离层的第一开口部分，所述第一开口部分穿过所述第二绝缘膜和所述第一绝缘膜；
通过将蚀刻剂引入所述第一开口部分来去除所述分离层；
通过将第一基底材料结合在所述第二绝缘膜上来将所述多个元件和所述导电层从所述衬底分离，由此在所述第二区中形成暴露所述第一基底材料的、穿过所述第一绝缘膜和所述第二绝缘膜的第二开口部分；
在所述第一绝缘膜下结合第二基底材料，所述第二基底材料在所述第二开口部分中与所述第一基底材料接触；以及
沿所述第二区切割所述第一基底材料和所述第二基底材料。
3.根据权利要求1或2的制造薄膜集成电路的方法，其中将激光照射装置用于切割所述第一基底材料和所述第二基底材料。
4.根据权利要求3的制造薄膜集成电路的方法，其中所述激光照射装置是二氧化碳激光照射装置。
5.根据权利要求1或2的制造薄膜集成电路的方法，其中所述第一基底材料由二氧化硅来涂敷。
6.根据权利要求1或2的制造薄膜集成电路的方法，其中所述第二基底材料由二氧化硅来涂敷。
7.一种制造薄膜集成电路的方法，包括以下步骤：
在具有绝缘表面的衬底上的第一区和第二区上形成分离层，所述第一区被所述第二区包围；
去除所述第二区中的所述分离层；
在所述第一区和所述第二区中形成第一绝缘膜；
在所述第二区中的所述分离层被去除后，在所述第一区中的所述第一绝缘膜上形成多个元件和导电层；
在所述第一区中的所述多个元件和所述导电层上并且在所述第二区中形成第二绝缘膜；
在所述第一区中形成暴露所述分离层的开口部分，所述开口部分穿过所述第二绝缘膜和所述第一绝缘膜；
通过将蚀刻剂引入所述开口部分来去除所述分离层；
通过将基底材料结合在所述第二绝缘膜上来将所述多个元件和所述导电层从所述衬底分离。
8.根据权利要求7的制造薄膜集成电路的方法，其中所述基底材料由二氧化硅来涂敷。
9.根据权利要求1、2和7中任一项的制造薄膜集成电路的方法，其中所述导电层用作天线。
10.根据权利要求1、2和7中任一项的制造薄膜集成电路的方法，其中所述蚀刻剂是包含卤素氟化物的气体或液体。
11.根据权利要求1、2和7中的任一项的制造薄膜集成电路的方法，其中所述多个元件包括薄膜晶体管、电容器元件、电阻器元件和二极管中的至少一种。
CN2009101489669A 2004-06-24 2005-06-15 制造薄膜集成电路的方法 Expired - Fee Related CN101599456B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004186543 2004-06-24
JP2004186543 2004-06-24
JP2004-186543 2004-06-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800206516A Division CN100517728C (zh) 2004-06-24 2005-06-15 制造薄膜集成电路的方法

Publications (2)

Publication Number Publication Date
CN101599456A CN101599456A (zh) 2009-12-09
CN101599456B true CN101599456B (zh) 2011-03-09

Family

ID=35781755

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101489669A Expired - Fee Related CN101599456B (zh) 2004-06-24 2005-06-15 制造薄膜集成电路的方法
CNB2005800206516A Expired - Fee Related CN100517728C (zh) 2004-06-24 2005-06-15 制造薄膜集成电路的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005800206516A Expired - Fee Related CN100517728C (zh) 2004-06-24 2005-06-15 制造薄膜集成电路的方法

Country Status (5)

Country Link
US (1) US7476575B2 (zh)
KR (1) KR101139713B1 (zh)
CN (2) CN101599456B (zh)
TW (1) TWI450386B (zh)
WO (1) WO2006001287A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091370A1 (en) * 2004-03-22 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924769A1 (en) * 1997-07-03 1999-06-23 Seiko Epson Corporation Method of transferring thin film devices, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display, and electronic apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4748859B2 (ja) * 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4524561B2 (ja) * 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7333072B2 (en) * 2003-03-24 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
KR101127888B1 (ko) * 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924769A1 (en) * 1997-07-03 1999-06-23 Seiko Epson Corporation Method of transferring thin film devices, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display, and electronic apparatus

Also Published As

Publication number Publication date
CN100517728C (zh) 2009-07-22
TW200616212A (en) 2006-05-16
TWI450386B (zh) 2014-08-21
KR101139713B1 (ko) 2012-04-26
KR20070039559A (ko) 2007-04-12
CN101015061A (zh) 2007-08-08
US20070212875A1 (en) 2007-09-13
WO2006001287A1 (en) 2006-01-05
US7476575B2 (en) 2009-01-13
CN101599456A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
US9536755B2 (en) Laminating system
US7591863B2 (en) Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
CN101599456B (zh) 制造薄膜集成电路的方法
US7879687B2 (en) Manufacturing method of semiconductor device
JP5487257B2 (ja) 半導体装置の作製方法
US7504317B2 (en) Manufacturing method of semiconductor device
CN101057327B (zh) Ic芯片、天线以及它们的制造方法
US7875530B2 (en) Method for manufacturing semiconductor device
KR101298950B1 (ko) 반도체 장치
JP4912627B2 (ja) 薄膜集積回路の作製方法
JP5084177B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20180615

CF01 Termination of patent right due to non-payment of annual fee