CN101057327B - Ic芯片、天线以及它们的制造方法 - Google Patents

Ic芯片、天线以及它们的制造方法 Download PDF

Info

Publication number
CN101057327B
CN101057327B CN2005800380847A CN200580038084A CN101057327B CN 101057327 B CN101057327 B CN 101057327B CN 2005800380847 A CN2005800380847 A CN 2005800380847A CN 200580038084 A CN200580038084 A CN 200580038084A CN 101057327 B CN101057327 B CN 101057327B
Authority
CN
China
Prior art keywords
resin molding
duplexer
conducting film
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800380847A
Other languages
English (en)
Other versions
CN101057327A (zh
Inventor
楠本直人
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101057327A publication Critical patent/CN101057327A/zh
Application granted granted Critical
Publication of CN101057327B publication Critical patent/CN101057327B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Aerials (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

揭示了一种用于ID芯片等的天线，其天线不平坦性已被平整化；还揭示了一种具有这种带平面的天线的IC芯片。这有利于制造带天线的集成电路。通过使导电膜11、树脂膜13、集成电路12和树脂膜14叠在一起而形成的层叠体被卷了起来，使得树脂膜14在外面。然后，通过加热使树脂膜13、14软化，便使层叠体形成卷形。通过沿着使卷曲的导电膜31看起来处于横截面中的那个方向对该卷曲的层叠体进行切割，便形成了由卷曲的导电膜11构成的带天线的IC芯片。

Description

IC芯片、天线以及它们的制造方法
技术领域
本发明涉及一种具有天线以便以无线的方式双向接收、发送、或传输数据的IC芯片(比如无线芯片、无线IC、RFIC、或IC标签)以及这种IC芯片的制造方法。此外，本发明涉及一种用于IC芯片的、能以无线的方式双向接收、发送、或传输数据的天线以及这种天线的制造方法。
背景技术
近年来，对具有无线传输数据功能的IC(比如无线标签、IC标签、或非接触IC卡)进行了积极的开发。IC标签和非接触IC卡都需要一种用于无线传输数据的天线。
存在内置天线和外部天线两种，内置天线直接形成于IC芯片之上，而外部天线则形成于与IC芯片不同的基材上。外部天线线圈是天线的主流，因为它较大所以它能够扩展通信距离。
作为一种制造外部天线的方法，使用蚀刻的方法、印刷方法等都是已知的。对于蚀刻这种情况，通过光刻处理和蚀刻处理，可以使金属箔(比如通过汽相沉积或裱糊而形成于塑料基片之上的铜或铝)形成想要的形状。对于印刷这种情形，通过像丝网印刷方法这样的技术，将导电聚合物印刷在膜状基材上并使其形成天线线圈的形状。
发明内容
用作天线的引线形成于绝缘基材上。从电阻的观点看，该引线需要几十纳米的厚度。因此，因引线而导致的不均匀性变得相当大，这对天线的密封模式或装有天线的产品本身的模式带来了限制。此外，外来杂质变得很容易混入天线的各引线之间。结果，电学特性和制造成品率都很容易下降。为了解决这样的问题，在天线的各引线之间的凹陷部分，填充绝缘材料，以使该天线的表面变平滑。
作为形成绝缘材料的方法，有一种用CVD方法等来沉积无机绝缘膜的方法；然而，很难只在各引线之间的凹陷部分上选择性地沉积无机绝缘膜。因此，需要一种不同的处理过程，比如回蚀方法。此外，有一种涂敷有机树脂材料的方法；然而，问题在于连接端变得很难形成或者天线的灵敏度下降了，这是因为引线具有几十纳米的厚度并且需要使有机树脂膜更厚。
对于外部天线这种情况，另外需要将天线安装到集成电路上这一过程。结果，必需的材料或器件增多了，这是成本得不到降低的因素之一。
考虑到上述内容，本发明的目的是提供一种具有平整表面且不带有因引线而导致的台阶的天线以及具有这种天线的IC芯片。
本发明的另一个目的是提供一种有利于天线的制造且还有利于将天线安装到集成电路上的IC芯片以及这种IC芯片的制造方法。
本发明的IC芯片是通过使层叠体卷起来而形成的，而该层叠体则是通过至少使条状或线状导电膜、第一树脂膜、集成电路以及第二树脂膜层叠在一起而形成的，使得第二树脂膜靠外面，其中条状或线状导电膜电连接到集成电路。
本发明的IC芯片的表面覆盖有第一和第二树脂膜。第一和第二树脂膜最好由相同材料制成的膜来形成，因为第一和第二树脂膜可以具有相同的热膨胀系数。
在本发明的IC芯片中，两层或更多层导电膜以及两层或更多层集成电路都可以形成于上述层叠体中。在这种情况下，树脂膜可以被插入导电膜之间、集成电路之间、或导电膜和集成电路之间。此外，可以将该层叠体卷起来，使得树脂膜在前面。
一种用于制造本发明的IC芯片的方法，包括如下步骤：使层叠体卷起来，该层叠体是通过使导电膜、第一树脂膜、多个集成电路以及第二树脂膜层叠在一起而形成的，或者该层叠体是通过使集成电路、第一树脂膜、条状或线状导电膜以及第二树脂膜层叠在一起而形成的，使得第二树脂膜靠外面；在导电膜电连接到集成电路的情况下，通过使第一树脂膜和第二树脂膜软化，使层叠体固定成卷筒形；以及沿着使一卷层叠体看起来处于横截面中的方向，切割该层叠体。
在上述用于制造IC芯片的方法中，导电膜是片状的。
在上述用于制造IC芯片的方法中，导电膜是按线或条来形成的。
根据本发明用于制造IC芯片的方法，两层或更多层导电膜以及两层或更多层集成电路可以都形成于层叠体中。在这种情况下，树脂膜可以被插入导电膜之间、集成电路之间、或导电膜和集成电路之间。此外，使层叠体卷起来，使得树脂膜变为表面。
本发明的天线是通过使层叠体卷起来而形成的，而该层叠体则是通过使至少一层树脂膜和至少一层条状或线状导电膜层叠在一起而形成的。此外，本发明的天线是通过使层叠体卷起来而形成的，而该层叠体则是通过使树脂膜和条状或线状导电膜层叠在一起而形成的，其中除导电膜的连接部分以外导电膜的表面均被树脂膜覆盖。
根据本发明，两层或更多层导电膜可以被层叠在天线中。在这种情况下，树脂膜可以被插入导电膜之间、集成电路之间、或导电膜和集成电路之间。当使用多个树脂膜时，这些树脂膜最好是用相同的材料制成，以便具有相同的热膨胀系数。
一种用于制造天线的方法，包括如下步骤：使层叠体卷起来，该层叠体是通过使树脂膜和导电膜层叠在一起而形成的；通过使树脂膜软化，来固定树脂膜和导电膜；以及沿着使一卷导电膜看起来处于横截面中的方向，切割该层叠体。
在上述用于制造天线的方法中，导电膜是片状的。在上述用于制造天线的方法中，通过在一对条状或线状第一图案之间平行地排列多个条状或线状第二图案，便形成了导电膜。
在根据本发明用于制造天线的方法中，可以通过树脂膜来层叠两层或更多层导电膜。在这种情况下，使层叠体卷起来，使得树脂膜变为表面。
因为在本发明的IC芯片中导电膜和树脂膜是卷起来的，所以用作天线的导电膜的凹陷部分可以填充有树脂膜，所以外来杂质不会混入天线的各引线之间。此外，该IC芯片的顶部表面和底部表面都是平的。因此，IC芯片变得很容易安装到产品上。另外，可以在不影响产品美观的情况下，将带有天线的IC芯片安装到产品上。
根据本发明，通过切割卷曲的层叠体(其中集成电路和导电膜彼此电连接)这一极其简单的方法，便可以制造带有天线的IC芯片。因此，可以按制造过程的顺序，来执行天线的制造过程以及将天线安装到集成电路上的过程。此外，根据本发明，可以很容易地制造安装有天线且具有平整的顶面和底面的IC芯片。
因为在本发明的天线中导电膜和树脂膜是卷起来的，所以用作天线的导电膜的凹陷部分可以用树脂膜来填充。因此，天线的顶面和底面都是平的。
根据本发明，通过使导电膜和树脂膜卷起来再切割该卷筒这一极其简单的方法，便可以形成天线。根据本发明的制造方法，用作天线的导电膜的凹陷部分可以用树脂膜来填充。因此，根据本发明，天线的顶面和底面都是平的，因为用作天线的导电膜的凹陷部分可以用树脂膜来填充，并且可以防止外来杂质混入该天线的各引线之间。因为天线的两个表面都具有相同的形状，所以可以很容易执行将天线安装到集成电路上的过程。此外，集成电路可以安装到天线的两个表面上。
附图说明
图1是示出了用于制造带天线的IC芯片的方法的解释说明图(实施方式1)；
图2A和2B是集成电路的顶视图和横截面图(实施方式1)；
图3是示出了用于制造带天线的IC芯片的方法的解释说明图(实施方式1)；
图4是示出了带天线的IC芯片的外部的透视图(实施方式1)；
图5是示出了带天线的IC芯片的横向截面的图(实施方式1)；
图6是示出了用于制造带天线的IC芯片的方法的解释说明图(实施方式1)；
图7是示出了用于制造带天线的IC芯片的方法的解释说明图(实施方式2)；
图8是导电膜的顶视图(实施方式2)；
图9是示出了用于制造带天线的IC芯片的方法的解释说明图(实施方式2)；
图10是示出了带天线的IC芯片的外部的透视图(实施方式1)；
图11是示出了带天线的IC芯片的横向截面的图(实施方式2)；
图12是示出了用于制造天线的方法的解释说明图(实施方式3)；
图13是示出了用于制造天线的方法的解释说明图(实施方式3)；
图14是示出了天线的外部的透视图(实施方式3)；
图15A和15B是示出了用于制造带天线的IC芯片的方法的解释说明图(实施方式3)；
图16A和16B是示出了带天线的IC芯片的外部的透视图(实施方式3)
图17是示出了用于制造天线的方法的解释说明图(实施方式4)；
图18是导电膜的顶视图(实施方式4)；
图19是示出了用于制造天线的方法的解释说明图(实施方式4)；
图20是示出了天线的外部的透视图(实施方式4)；
图21是示出了天线的横向截面的透视图(实施方式4)；
图22A-22E是示出了用于制造柔性集成电路的方法的解释说明图(实施方式5)；
图23A-23D是示出了用于制造柔性集成电路的方法的解释说明图(实施方式5)；
图24A-24C是示出了用于制造柔性集成电路的方法的解释说明图(实施方式6)；
图25A-25E是示出了使用无线芯片的产品的解释说明图(实施方式7)；
图26是示出了一种使用无线芯片的系统的解释说明图(实施方式7)；以及
图27是示出了一种使用无线芯片的系统的解释说明图(实施方式7)。
具体实施方式
实施方式1
在下面的实施方式中，将对本发明进行解释。应该理解，对于本领域的技术人员而言，在不背离本发明的本质特征的精神的情况下，关于材料、尺寸、制造方法等的各种变化和修改都是很明显的，或者各种实施方式中有关上述这些的各种组合也是很明显的。
在本实施方式中，参照图1-6来解释用于制造带天线的IC芯片的方法。
准备用于形成天线引线的片状导电膜11、多个集成电路12以及用于将天线固定到集成电路上的树脂膜13、14。如图1所示，按顺序地层叠了导电膜11、树脂膜13、集成电路12以及树脂膜14。
作为导电膜11，可以使用铜、铝等金属箔。天线的线宽是根据导电膜11的厚度来最后限定的。导电膜可以形成90-150微米的厚度。
图2A是树脂膜14上所形成的集成电路12的顶视图。图2B是图2A所示集成电路12沿A-A’线截取的横截面图。多个集成电路12形成于树脂膜14上。集成电路12形成条形或线形，以便最终卷起来。用于连接天线的连接部分15被设置在集成电路12的两端。在本实施方式中，半球形凸块被用作连接部分15；然而，它并不限于该形状。例如，可以使用尖角的楔形凸块。
集成电路12主要由电源单元以及具有CPU和存储器的逻辑单元组成。电源单元由下列组成：整流电路，用于产生电源，其信号被天线接收；保留体积，用于保持所产生的电源；等等。逻辑单元由下列组成：解调电路，用于对接收到的信号进行解调；时钟电路，用于产生时钟信号；识别/测定电路，用于识别各个代码或测定；用于产生信号的存储器控制器，所产生的信号被用于利用接收到的信号从存储器中读出数据；编码电路，用于对从存储器中读出的数据进行编码；调制电路，用于将编码后的信号叠加于接收到的信号之上；以及用于保存数据的掩码ROM。
作为一种制造集成电路12的方法，可以形成这样一种方法，即，由有机TFT、非晶TFT(薄膜晶体管)、微晶TFT(薄膜晶体管)等构成的集成电路直接形成于树脂膜14上；或者可以使用这样一种方法，即，主要由基片(而非树脂膜14，它可以是玻璃基片或石英基片)上的结晶硅TFT(薄膜晶体管)构成的集成电路与用于制造集成电路的基片是彼此分开的，然后，分开的集成电路被固定到树脂膜14上。后一种方法将在实施方式5和6中给予描述。
集成电路12形成于树脂膜14上；然而，可以使用柔性基片来替代树脂膜14。作为柔性基片，可以使用：由塑料制成的膜，比如PET(聚对苯二甲酸乙二酯)、PEN(聚萘二甲酸乙二酯)、或PES(聚醚砜)；或由合成树脂制成的膜，比如丙烯酸。
作为树脂膜13、14，使用了下文将描述的通过施加能量(比如热或紫外线)使其软化而后再次硬化的树脂，以便将导电膜11连接到集成电路12。通常，可以使用热塑性树脂膜和热熔片。在包括本实施方式在内的下列实施方式中，使用热塑性树脂膜的示例被用于树脂膜13、14。
可将膜状基材用作所述热塑性树脂膜，所述基材是例如，聚烯烃树脂，如聚乙烯、聚丙烯或聚甲基戊烯；乙烯基共聚物，例如氯乙烯、乙酸乙烯酯、氯乙烯-乙酸乙烯酯共聚物、乙烯-乙酸乙烯酯共聚物、偏二氯乙烯、聚乙烯醇缩丁醛或聚乙烯醇；丙烯酸树脂；聚酯树脂；聚氨酯树脂；纤维素树脂，例如纤维素、乙酸纤维素、乙酸丁酸纤维素、醋酸丙酸纤维素或乙基纤维素；苯乙烯树脂，例如聚苯乙烯或丙烯腈-苯乙烯共聚物。
如图3所示，通过将导电膜11、树脂膜13、集成电路12和树脂膜14层叠在一起而形成的层叠体被卷起来，使得树脂膜14在外面。在这种情况下，该层叠体在芯中最好不具有空腔。因此，在使导电膜11卷一次或多次而形成芯之后，再使该层叠体卷起来。在图3中，导电膜11只卷了一次；然而，卷曲的次数并不限于此。用作芯的膜并不限于导电膜11；层叠体中所包括的任何膜都是可以使用的。最好使用导电膜11的原因是，导电膜11比树脂膜13、14更硬并且可以很容易卷起来，因为它不像集成电路12那样具有复杂的结构。通过将能量加到卷起来的层叠体上，便使树脂膜13、14软化了，并且随后又再次硬化。因此，构成层叠体的膜彼此粘在一起，固定成卷曲形状。
因为在本实施方式中树脂膜13、14是用热塑性树脂制成的，所以在预定的温度下加热该层叠体以使树脂膜13、14软化。在树脂膜13、14已软化的状态中，使层叠体在压力下接合，所以导电膜11物理连接到集成电路12的连接部分15。因为加热以形成卷曲的层叠体，所以树脂膜13、14最好由具有相同热膨胀系数的膜构成。
如图3所示，通过使树脂膜13、14硬化，层叠体被固定成卷曲形状。此时，导电膜11和集成电路12彼此电连接，因为导电膜11和连接部分15彼此物理接触。在本实施方式中，该卷筒的横截面是矩形；然而，它并不限于此。也可以使用圆形、卵形、三角形、多边形等。
如图3所示，通过使用切片机或线状锯，沿横向(卷曲的导电膜11等看起来处于横截面中的那个方向)切割层叠体，以形成IC芯片17。在图3中，虚线表示切割位置。当切割层叠体时，导电膜11、树脂膜13、14被切割，使得集成电路12不被切割。
图4是IC芯片17的外部图。图5是被横向切割的IC芯片17的横截面图。如图5所示，导电膜11是卷起来的，并且通过卷曲起点和末点处的连接部分15而电连接到集成电路12，因此，导电膜11用作天线。
如图4所示，IC芯片17的表面大部分都被树脂膜13、14覆盖着。导电膜11暴露于IC芯片17的顶面和底面(对应于切割面)，并且因卷形导电膜11而导致的凹陷部分是用树脂膜13、14来填充的。因此，IC芯片17的顶面和底面是平的。
因为导电膜11暴露于IC芯片17的顶面和底面，所以最好像图6所示那样用两个膜18来封住IC芯片17。因此，IC芯片17变得很容易处理，并且导电膜11的恶化可以被抑制。作为膜18，最好使用热塑性树脂制成的膜。
如上所述，根据本实施方式，可以在形成天线的同时使天线和集成电路彼此电连接，所以过程变得简化了，并且制造所需的材料和制造设备都可以减少。
实施方式2
在本实施方式中，参照图7-11解释一种用于制造IC芯片的方法。本实施方式是实施方式1的修改示例，并且还是预先将用作天线的导体形成预定的形状的示例。
如图8所示，多个条形或线形导电膜31形成于树脂膜13上。像实施方式1那样，准备集成电路12以及用于将天线固定到集成电路上的树脂膜13、14。
导电膜31是这样形成的：将铜或铝制成的金属箔贴到树脂膜13的表面上；或者用溅射方法或汽相沉积方法在树脂膜13上沉积一层铜或铝的导电膜，并且将所获得的导电膜蚀刻成线形或条形。或者，通过印刷方法(比如丝网印刷方法)或喷墨方法，在树脂膜13的表面上印刷或绘制条形或线形导电树脂，便可以形成导电膜31。作为具有导电膜31的基片，可以使用由上述材料制成的柔性基片，来替代树脂膜13。
在下面的过程中，像实施方式1那样，形成带天线的IC芯片，以此用作无线芯片。如图7所示，按顺序地形成导电膜31、树脂膜13、集成电路12以及树脂膜14，从而形成层叠体。在这种情况下，导电膜31和集成电路12按顺序地形成于树脂膜13和14上，所以导电膜31和集成电路12排列在相同的方向上并且一一对应。
使上述层叠体卷起来，使得树脂膜14用作外表面。像实施方式1那样，层叠体中的任何一种膜最好被卷成芯，这样，层叠体不会在芯中具有空腔。就像实施方式1那样，以导电膜31卷曲多次而形成的芯为中心，使层叠体卷起来。另一种膜也可以用作芯。加热卷起的层叠体，以使树脂膜13、14软化。在树脂膜13、14软化的状态中，层叠体因压力而接合，所以导电膜31物理连接到集成电路12的连接部分15。树脂膜13、14再次硬化，因此，可以获得如图9所示的卷起的层叠体。在本实施方式中，卷筒的横截面是矩形；然而，它并不限于此。该横截面可以是圆形、卵形、三角形、多边形等。
然后，通过使用切片机、线状锯等，沿横向(卷曲的导电膜31看起来处于横截面中的那个方向)切割被固定成卷筒形的层叠体。虚线表示切割位置。当切割层叠体时，只有树脂膜13和14被切割，而导电膜31和集成电路12都没有被切割。
图10是IC芯片37的外部图。图11是被横向切割的IC芯片37的横截面图。如图11所示，导电膜31是卷起来的，并且通过卷曲起点和末点处的连接部分15而电连接到集成电路12。因此，导电膜31用作天线。
如图10所示，根据本实施方式，针对IC芯片37，使用这样一种制造方法，即，导电膜31和集成电路12与树脂膜13、14一起卷起来，并且随后进行切割。因卷形导电膜31和集成电路12而导致的凹陷部分是用树脂膜13、14来填充的，因此，IC芯片37的顶面和底面是平的。
此外，IC芯片37的整个表面都可以被树脂膜13、14覆盖，所以与实施方式1中的IC芯片17相比，IC芯片37具有更高的机械强度并且很容易处理。如有必要，IC芯片37也可以像实施方式1那样用膜来密封。在这种情况下，最好使用热固性树脂作为这种膜。因为导电膜31预先形成条形或线形且其宽度比IC芯片37要窄，所以IC芯片37的表面可以被树脂膜13、14覆盖。
如上所述，根据本实施方式，可以在形成天线的同时使天线和集成电路彼此电连接，所以过程变得简化了，并且制造所需的材料和制造设备都可以减少。
在实施方式1和2中，层叠体是卷起来的，所以用作天线的导电膜在外面，而集成膜则在内部。然而，导电膜和集成膜的层叠顺序可以相反，并且层叠体可以卷起来从而使得集成电路在外部而用作天线的导电膜在内部。
在实施方式1和2中，用作天线的导电膜11、31以及树脂膜13、14可以形成足以使层叠体卷起来的厚度。例如，各厚度被设置为1-500微米。在实施方式1和2中，天线的线宽取决于导电膜11、31的厚度。因此，通过将导电膜11、31的厚度减小到30-100微米，或进一步减小到1-30微米，便可以获得具有薄线宽的天线，这是通过常规方式很难获得的。根据树脂膜13、14的厚度，可以改变天线之间的节距。树脂膜13、14通常形成30-50微米的厚度。然而，通过进一步使树脂膜13、14的厚度减小到1-30微米，便可以很容易地制造一种其天线引线之间的节距较窄的IC芯片。
在实施方式1和2中，用作天线的一分层导电膜以及一分层的集成电路是分别形成的。两个或更多个分层的导电膜以及两个或更多个分层的集成电路都可以分别形成。在这种情况下，导电膜和集成电路并不按特定的顺序进行层叠。这些膜是至少要层叠的，使得树脂膜被插入导电膜之间、集成电路之间、或导电膜和集成电路之间；或者当层叠体卷起来时，树脂膜变为表面。在这种情况下，使用两层或更多层集成电路，并非所有集成电路层都必然具有连接到导电膜的连接部分。此外，并非所有集成电路层都必然是条形或线形。
实施方式3
在本实施方式中，将参照图12-16B来解释用于制造天线的方法以及用于制造IC芯片的方法。
像图12所示那样，制备并层叠片状导电膜41和树脂膜42。导电膜41是用于形成天线引线的导体。作为导电膜41，可以使用由树脂(比如塑料)制成的柔性基片，此处铜、铝等金属箔紧密附着于其表面上，或者通过汽相沉积或粘合接合，使铜或铝等导电膜紧密附着于其表面上。
树脂膜42用作粘合剂，能将导电膜41形成卷筒形，并且还用作天线的基片。作为树脂膜42，使用这样的树脂，通过施加能量(比如热或紫外线)使该树脂软化，然后使其再次硬化。通常，就像实施方式1和2那样，使用热塑性树脂膜或热熔片。在本实施方式中，使用热塑性树脂膜作为树脂膜42。
如图13所示，由导电膜41和树脂膜42组成的层叠体是卷起来的，使得树脂膜42在外面。在本实施方式中，该卷筒的横截面是矩形；然而，它并不限于此。该横截面可以是圆形、卵形、三角形、多边形等。较佳地，该层叠体在芯中不具有空腔。因此，在使导电膜41卷一次或卷多次而形成芯之后，使该层叠体卷起来。
通过在预定的温度下进行加热，使树脂膜42软化，然后，又使其硬化。因此，使导电膜41和树脂膜42叠在一起，从而固定成卷形。
如图13所示，通过使用切片机、线状锯等，沿横向(卷曲的导电膜41看起来处于横截面中的那个方向)切割该卷曲的层叠体，以形成片状或芯片状的天线45。在图13中，虚线表示切割位置。
图14是天线45的外部图。通过硬化的树脂膜42，导电膜41被定形成卷形或线圈形。在天线45的顶面和底面(这些表面是切割面)上，因卷形导电膜而导致的凹陷部分是用树脂膜42来填充的，因此，顶面和底面都是平的。因此，因外来物质渗入天线引线之间而导致的污染可以得到抑制。此外，关于将天线安装到IC芯片等上形状的限制可以得到减弱。因为卷动的起点变为天线的连接部分(下文将对此进行描述)，所以通过使导电膜41卷一次或卷多次而形成芯的过程会产生使连接部分的面积增大的效果。因为卷动的末点也变为天线的连接部分(下文会描述)，所以通过在卷动的末点仅使导电膜41卷成芯(就像卷动的起点那样)，便可以增大连接部分的面积。
如图15A所示，通过将集成电路46安装到天线45上，便形成了带天线的IC芯片47，该芯片用作无线芯片。当集成电路46被安装到天线45上时，导电膜41的卷动起点或末点附近电连接到天线45。在集成电路46电连接到天线45的情况下，使用不使树脂膜42变形的材料，比如导电膏、导电膜等。
本实施方式的天线45具有形状一样的顶面和底面(反面和背面)，所以不需要用于限定反面和背面的对准过程，这使安装过程更容易。此外，如图15B所示，集成电路46可以被安装在天线45的两侧。通过将集成电路46安装到天线45的两侧，可以获得冗余。此外，可以增大能够处理的信息量，同时不必增大无线芯片的专用面积。另外，无线芯片能够将一个集成电路46所接收或检测的信息发送到另一个集成电路46。
如图16所示，所获得的IC芯片47是用两个膜48密封的。因此，IC芯片47变得很容易处理，并且恶化可以得到抑制，因为导电膜41暴露于天线45的顶面和底面。作为膜48，最好使用由热固性树脂制成的膜。
实施方式4
在本实施方式中，参照图17-21，解释用于制造天线的方法。
如图17所示，预定形状的导电膜51形成于树脂膜52上。作为树脂膜52，使用与实施方式3中的树脂膜42相同的膜。
导电膜51是用作天线的导体。为了使导电膜51形成预定的形状，将铜或铝制成的金属箔贴到树脂膜52的表面上；或者，通过溅射方法或汽相沉积方法在树脂膜52上沉积铜或铝的导电膜，并且所获得的导电膜被蚀刻。此外，通过印刷方法(比如丝网印刷方法)或喷墨方法，可以在树脂膜52的表面上印刷或绘制条形或线形导电树脂，从而形成导电膜51。
图18是用于示出导电膜51的顶视图。导电膜51由多个线形或条形导电膜53以及线形或条形的导电膜54、54’共同组成，且导电膜54、54’还用作各天线的连接部分。即，导电膜51的形状是这样一种图案，其中多个线形或条形的图案平行排列在一对线形或条形导电膜之间。
天线可以根据与实施方式3相同的方式来制造。如图19所示，层叠体是通过使导电膜51和树脂膜52叠在一起而形成的，所以树脂膜52在外面。在这种情况下，层叠体最好在芯中没有空腔。因此，在使导电膜51的导电膜54卷一次或卷多次而形成芯之后，使层叠体卷起来。在本实施方式中，该卷筒的横截面是矩形；然而，该横截面可以形成任意形状，比如圆形、卵形、三角形或多边形。
然后，在预定温度下加热该层叠体，以使树脂膜52软化。树脂膜52随后硬化，并且可以获得像图19所示那样固定成卷形的层叠体。
通过使用切片机或线状锯，沿横向(卷曲的导电膜51看起来处于横截面中的那个方向)切割卷曲的层叠体，以形成片状或芯片状的IC芯片55。在图19中，虚线表示切割位置。当切割层叠体时，树脂膜52以及导电膜51的导电膜54、54’被切割，而导电膜51的导电膜53不被切割。因为卷动是从导电膜54开始的，所以它用作天线的连接部分。因此，通过使导电膜54卷一次或卷多次而形成芯的过程会产生使连接部分的面积增大的效果。因为卷动的末点也变为天线的连接部分，所以作为卷动末点的导电膜54’最好也像导电膜54那样通过卷一次或卷多次而形成芯。
图20是天线55的外部图。图21是示出了被横向切割的天线的横截面图。如图21所示，通过硬化的树脂膜52，使导电膜51的导电膜53定形成卷形或线圈形，从而用作天线。
如图20所示，除了卷动的起点和末点暴露于天线55的顶面和底面的位置以外，天线55均被树脂膜52覆盖。暴露的部分是导电膜54、54’，并且用作天线的连接部分。如上所述，除了用作连接部分的导电膜54、54’以外，天线55整个都被树脂膜52密封住。此外，天线55的优点在于其顶面和底面都是平的，因为树脂膜52填充了导电膜51之间的间隙。因此，天线55的优点还在于它具有高机械强度且很容易处理。此外，对安装的形状的限制也减少了。
这归因于以下事实：用作天线主体的导电膜53被定形成线形或条形且比天线55的厚度要薄；此外，形成导电膜54、54’，使得导电膜51暴露于任何切割表面。
天线55具有形状相同的顶面和底面(反面和背面)。因此，不需要用于限定反面和背面的对准过程，这导致安装过程很容易。此外，IC可以被安装到天线55的两侧上。
通过使用本实施方式中的天线55，像实施方式3那样将IC芯片安装到一个表面或两个表面上，以形成带天线的IC芯片，该芯片可以用作无线芯片。根据需要，用热固性树脂制成的膜来密封住所获得的天线芯片。
在实施方式3和4中，用作天线的导电膜41、51以及树脂膜42、52可以形成足以使层叠体卷起来的厚度。例如，各厚度均被设为1-500微米。在实施方式3和4中，天线的线宽取决于导电膜41、51的厚度。因此，通过使导电膜41、51的厚度减小到30-100微米，或进一步减小到1-30微米，便可以获得具有薄线宽的天线，这是通过常规方式很难获得的。根据树脂膜42、52的厚度，可以改变各天线之间的节距。树脂膜42、52通常形成30-50微米的厚度。然而，通过进一步使树脂膜42、52的厚度减小到1-30微米，便可以很容易制造其引线之间的节距较窄的天线。
实施方式5
在本实施方式中，参照图22A-23D，解释用于制造柔性集成电路12的方法的示例。当然，所获得的集成电路可以被用作实施方式3、4中装有天线的集成电路。
准备用于制造集成电路100的基片101。因为在基片101上所制造的薄膜集成电路100会与集成电路100分开，所以基片101可以重复使用。作为基片101，最好使用石英基片。作为基片101，可以使用：玻璃基片，石英基片、金属基片、或不锈钢基片，这些基片在其表面上都具有绝缘膜；具有耐热性的塑料基片，能够忍受制造过程中的处理温度；等等。
在基片101上，形成了用作剥离膜102的薄膜。剥离膜102具有使集成电路100和基片101粘在一起的功能。在完成集成电路100之后，在不影响集成电路100的情况下除去剥离膜102。
如图22A、22B所示，在形成集成电路100的区域内，通过光刻方法或蚀刻方法，形成了用作剥离膜102的薄膜。图22B是基片101的顶视图，而图22A则是图22B沿虚线B-B’截取的横截面图。
在图22B中，剥离膜102中由虚线指示的矩形区域最终具有集成电路100。有这样一个优点，即，通过对剥离膜102进行初步蚀刻以除去不需要的部分，从而很容易除去剥离膜102。如果没有这个需要，则剥离膜102可以保留在基片101的整个表面上而不进行蚀刻。
作为用作剥离膜102的薄膜，可以使用由下列材料制成的单层膜：钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、铅、锇、铱、或硅等元素；以上述元素为其主要成分的合金材料；或以上述元素为其主要成分的化合物材料。或者，可以使用由选自上述单层膜的膜组成的层叠膜。含硅的层的结晶结构可以是非晶结构、微晶结构、或多晶结构中的任一种。作为一种沉积用作剥离膜102的薄膜的方法，可以使用像溅射方法或等离子体CVD方法这样的已知沉积方法。
作为剥离膜102，可以使用由下列材料制成的单层膜：钨，钼，钨和钼的混合物，钨或钼的氧化物，钨或钼的氮化物，钨或钼的氧氮化物，钨和钼的混合物的氧化物，钨和钼的混合物的氮化物，或者钨和钼的混合物的氧氮化物。或者，也可以使用由选自上述单层膜的膜组成的多层膜。钨和钼的混合物对应于钨和钼的合金。钨的氧化物可以被称为氧化钨。
如果通过在钨层上层叠氧化钨层从而形成剥离膜102，则可以实现这样一种现象，即，当氧化硅膜形成于钨层顶面上时在氧化硅膜和钨层之间的界面处形成了含氧化钨的层。如果形成钨的氮化物作为第二层，则形成了氮化硅膜。如果形成钨的氧氮化物作为第二层，则形成了氧氮化硅膜。在这种情况下，氧化硅膜、氮化硅膜和氧氮化硅膜都可以用作绝缘膜103，下文会对此进行描述。
如图22C所示，形成绝缘膜103，以便经由剥离膜102覆盖基片101的顶面。绝缘膜103用作基膜和阻挡膜，用于防止杂质的渗入。例如，形成氧化硅膜、氮化硅膜或氧氮化硅膜构成的单层膜或多层膜，并以之作为绝缘膜103。
下文将解释用多层膜来形成绝缘膜103的示例。形成两层氧氮化硅膜，它们具有不同的氮、硅和氧的组成比例。与氧氮化硅膜的顶层相比，氧氮化硅膜的底层具有更大的氮含量。对于三层结构的情况，形成氧化硅膜并作为从顶部算起的第一层，形成具有不同组成比例的氧氮化硅膜并作为第二和第三层，其中在基片一侧形成其氮含量比其它膜要大的膜。
如图22D所示，通过在绝缘膜103上形成晶体管、电容器、电阻等，便形成了具有期望的功能的集成电路。在图22D中，粗率地示出了由n沟道型薄膜晶体管105和p沟道型薄膜晶体管106组成的反相器。
如图22E所示，形成了绝缘膜107，用于覆盖由n沟道型薄膜晶体管105和p沟道型薄膜晶体管106组成的集成电路。绝缘膜107是由绝缘膜的单层或层叠层构成的，该绝缘膜由无机材料或有机材料制成。最好形成绝缘膜107，使得因薄膜晶体管而导致的集成电路不均匀性可以被平整化。因此，至少一层绝缘膜107最好由下列材料构成：有机树脂膜，比如丙烯酸、聚酰亚胺、或聚酰胺；或无机材料制成的绝缘膜，比如通过涂敷溶液而形成的SOG膜。
如图23A和23B所示，层叠材料(包括剥离膜102上所形成的绝缘膜103)被蚀刻，使得剥离膜102露出来从而使各个集成电路100彼此分隔开。图23B是基片101的顶视图，而图23A是图23B中沿虚线B-B’截取的横截面图。
然后，除去剥离膜102。在本实施方式中，剥离膜102被蚀刻掉了。如果剥离膜102由上述材料构成，则含卤素氟化物或卤间化合物的气体或液体可以被用作蚀刻剂。例如，可以使用三氟化氯(ClF3)气体。如图23C所示，通过对剥离膜102进行蚀刻，使集成电路100从基片101上分离并剥离。结果，集成电路100本身具有柔韧性。
如图23D所示，基片110被固定到集成电路100的一个表面，该集成电路100已从基片101上分离。基片110是一种柔性基片，并且对应于实施方式1、2中的树脂膜14(参照图2等)。在本实施方式中，基片110被固定到绝缘膜103的一侧；然而，基片110也可以被固定到绝缘膜107这一侧。如图2所示，条形或线形集成电路100平行排列在基片110上。
根据实施方式1、2中所解释的过程，通过使用基片110上的柔性集成电路100，便可以制造带天线的IC芯片。在薄膜晶体管的一般制造过程中，或者在将集成电路100移动到基片110上之后，形成了到集成电路100的天线的连接部分。
作为基片110，可以使用除树脂膜14以外的柔性基片，用于制造IC芯片。例如，可以使用纤维材料(比如纸)制成的膜、基材膜(聚酯、聚酰胺、无机沉积膜、纸等)、粘性合成树脂膜(丙烯酸合成树脂、环氧合成树脂等)。
实施方式6
在实施方式5中，用蚀刻剂将剥离膜102完全蚀刻掉，以使集成电路100从基片101上剥离(参照图23C)。在本实施方式中，将解释在未完全除去剥离膜102从而使剥离膜102的一部分仍然保留的情况下停止蚀刻的示例。
在图23A所示的处理之后，如图24A所示，在剥离膜102的一部分仍然保留的情况下停止蚀刻。
如图24B所示，基片121被固定到绝缘膜107这一侧。然后，通过从外部施加机械力(比如气体的风压或超声波)，来剥离集成电路100，使其与基片101分开。尽管图24B示出了从集成电路100中完全除去剥离膜102，但是剥离膜102可以仍然留在集成电路100这一侧。
基片121被固定到集成电路100的绝缘膜103这一侧或绝缘膜107这一侧，而集成电路100可从基片101上剥离并分离。
图24C示出了将基片121固定到绝缘膜103这一侧的示例。基片121对应于实施方式1和2中的树脂膜14。当然，除树脂膜14以外的柔性基片都可以用作基片121。
实施方式7
在本实施方式中，参照图25A-27解释了使用带天线的IC芯片(无线芯片)的产品以及它的用途。
例如，IC芯片可以通过粘贴到下列物品上而得到应用：纸币，硬币，证券，无记名债券，证件(比如图25A所示的驾照或居住证)，包装容器(比如包装纸或图25B所示的瓶子)，记录介质(比如图25C所示的DVD软件或录像磁带)，交通工具(比如图25D所示的自行车)，日用品(比如图25E所示的包或眼镜)。此外，像食品、衣服、生活用品、或电器等各种产品都可以具有IC芯片。上述电器表示液晶显示设备、EL显示设备、电视设备(也被称为TV、TV接收机或电视接收机)、手机等。图25A-25E中的各个标号200是指无线芯片。
通过贴在产品表面上或嵌入产品中，便可以将IC芯片固定到产品上。例如，IC芯片可以被嵌入书的纸张中，或被嵌入有机树脂制成的包装用物中。对于纸币、硬币、证券、无记名债券、证件等而言，IC芯片可以被贴到产品的表面上或被嵌入产品中。因为本发明的无线芯片具有平整的表面，所以该无线芯片可以被安装到产品上，同时不对其设计造成破坏。
通过为包装容器、记录介质、日用品、食品、衣服、生活用品、电器等提供无线芯片，便可以使检测系统或出租商店中所用的系统的效率得以提高。
图26和27示出了一种通过使用无线芯片来控制产品的检测或分布的系统的示例。如图26所示，读取器/写入器211被设置在具有显示部分的便携终端210(比如手机)的侧面。另一方面，将无线芯片216设置到产品215上。可以构建这样一种系统，当读取器/写入器295被置于无线芯片216之上时，在便携终端210的显示部分上，可以显示产品215的原材料、原产地、销售过程等信息。
如图27所示，无线芯片221被预先设置到待检测的产品220上。通过将读取器/写入器223设置在传动带输送机222的侧面，产品220的检测可以通过读取器/写入器223很容易地进行。检测结果可以通过读取器/写入器223被写入无线芯片221中。

Claims (28)

1.一种IC芯片，其中通过使至少导电膜、第一树脂膜、集成电路和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面；
其中所述导电膜电连接到所述集成电路。
2.一种IC芯片，其中通过使至少导电膜、第一树脂膜、集成电路和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面；
其中所述导电膜电连接到所述集成电路，并且所述导电膜的表面被至少所述第一树脂膜和所述第二树脂膜所覆盖。
3.一种IC芯片，其中通过使至少集成电路、第一树脂膜、导电膜和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面；
其中所述导电膜电连接到所述集成电路。
4.一种IC芯片，其中通过使至少集成电路、第一树脂膜、导电膜和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面；
其中所述导电膜电连接到所述集成电路，并且所述导电膜的表面被至少所述第一树脂膜和所述第二树脂膜所覆盖。
5.如权利要求1到4中任一项所述的IC芯片，其特征在于，所述导电膜是条形或线形的。
6.一种IC芯片，其中通过使至少导电膜、第一树脂膜、集成电路和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面，并且沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割；
其中所述导电膜电连接到所述集成电路。
7.一种IC芯片，其中通过使至少导电膜、第一树脂膜、集成电路和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面，并且沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割；
其中切割表面由所述第一树脂膜和所述第二树脂膜组成，并且所述导电膜电连接到所述集成电路。
8.一种IC芯片，其中通过使至少集成电路、第一树脂膜、导电膜和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面，并且沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割；
其中所述导电膜电连接到所述集成电路。
9.一种IC芯片，其中通过使至少集成电路、第一树脂膜、导电膜和第二树脂膜叠在一起而形成的层叠体被卷了起来，使得所述第二树脂膜在外面，并且沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割；
其中切割表面由所述第一树脂膜和所述第二树脂膜组成，并且所述导电膜电连接到所述集成电路。
10.如权利要求1-4和6-9中任一项所述的IC芯片，其特征在于，所述IC芯片是用由热塑性树脂制成的膜或由热固性树脂制成的膜来密封的。
11.如权利要求1-4和6-9中任一项所述的IC芯片，其特征在于，所述第一树脂膜和所述第二树脂膜包括相同的材料。
12.一种用于制造IC芯片的方法，包括：
将通过使导电膜、第一树脂膜、多个集成电路以及第二树脂膜叠在一起而形成的层叠体卷起来，使得所述第二树脂膜在外面；
在所述导电膜电连接到所述集成电路的状态下，软化所述第一树脂膜和所述第二树脂膜并且定型所述层叠体；以及
沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割。
13.一种用于制造IC芯片的方法，包括：
将通过使多个集成电路、第一树脂膜、导电膜以及第二树脂膜叠在一起而形成的层叠体卷起来，使得所述第二树脂膜在外面；
在所述导电膜电连接到所述集成电路的状态下，软化所述第一树脂膜和所述第二树脂膜并且使所述层叠体固定成卷形；以及
沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割。
14.如权利要求12或13所述的用于制造IC芯片的方法，其特征在于，所述导电膜是片状的。
15.如权利要求12或13所述的用于制造IC芯片的方法，其特征在于，所述第一树脂膜和所述第二树脂膜包括相同的材料。
16.一种用于制造IC芯片的方法，包括：
将通过使多个导电膜、第一树脂膜、多个集成电路以及第二树脂膜叠在一起而形成的层叠体卷起来，便得所述第二树脂膜在外面；
在所述导电膜电连接到所述集成电路的状态下，软化所述第一树脂膜和所述第二树脂膜并且使所述层叠体固定成卷形；以及
沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割。
17.一种用于制造IC芯片的方法，包括：
将通过使多个集成电路、第一树脂膜、多个条形或线形导电膜以及第二树脂膜叠在一起而形成的层叠体卷起来，使得所述第二树脂膜在外面；
在所述多个条形或线形导电膜电连接到所述多个集成电路之一的状态下，软化所述第一树脂膜和所述第二树脂膜并且定型所述层叠体；以及
沿着使一卷层叠体呈现为横截面的方向对所述层叠体进行切割。
18.如权利要求16或17所述的用于制造IC芯片的方法，其特征在于，所述第一树脂膜和所述第二树脂膜包括相同的材料。
19.一种天线，其中通过使至少一层树脂膜和一层导电膜叠在一起而形成的层叠体被卷了起来。
20.一种天线，其中通过使至少一层树脂膜和一层导电膜叠在一起而形成的层叠体被卷了起来，并且除了所述导电膜的连接部分以外，所述导电膜的表面均被所述树脂膜覆盖。
21.如权利要求19或20所述的天线，其特征在于，所述导电膜是条形或线形的。
22.一种天线，其中通过使至少一层树脂膜和一层导电膜叠在一起而形成的层叠体被卷了起来，并且沿着使一卷层叠体呈现为横截面的方向对其进行切割。
23.一种天线，其中通过使至少一层树脂膜和一层导电膜叠在一起而形成的层叠体被卷了起来，并且沿着使一卷层叠体呈现为横截面的方向对其进行切割，并且除了所述导电膜的连接部分以外，所述导电膜的表面均被所述树脂膜覆盖。
24.一种IC芯片，其中使权利要求19-20和22-23中任一项所述的天线连接到集成电路上。
25.如权利要求24所述的IC芯片，其特征在于，所述IC芯片是用膜来密封的。
26.一种用于制造天线的方法，包括：
将通过使至少一层树脂膜和一层导电膜叠在一起而形成的层叠体卷起来；
使所述树脂膜软化，并且使所述树脂膜和所述导电膜定型；以及
沿着使一卷导电膜呈现为横截面的方向对所述层叠体进行切割。
27.如权利要求26所述的用于制造天线的方法，其特征在于，所述导电膜是片状的。
28.一种用于制造天线的方法，包括：
将通过使一层树脂膜和一层导电膜叠在一起而形成的层叠体卷起来；
在一对条形或线形的第一图案之间平行地排列多个条形或线形的第二图案，使得所述导电膜得以形成；
在将所述层叠体卷起来之后使所述树脂膜软化，并且通过使所述树脂膜软化从而将所述层叠体固定成卷形；以及
沿着使一卷层叠体呈现为横截面的方向，在避开所述第二图案的同时对所述层叠体进行切割。
CN2005800380847A 2004-11-09 2005-11-04 Ic芯片、天线以及它们的制造方法 Expired - Fee Related CN101057327B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004324948 2004-11-09
JP324948/2004 2004-11-09
PCT/JP2005/020664 WO2006051887A1 (en) 2004-11-09 2005-11-04 Ic chip, antenna, and manufacturing method of the ic chip and the antenna

Publications (2)

Publication Number Publication Date
CN101057327A CN101057327A (zh) 2007-10-17
CN101057327B true CN101057327B (zh) 2010-05-26

Family

ID=36336562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800380847A Expired - Fee Related CN101057327B (zh) 2004-11-09 2005-11-04 Ic芯片、天线以及它们的制造方法

Country Status (4)

Country Link
US (2) US7928554B2 (zh)
EP (1) EP1810333B1 (zh)
CN (1) CN101057327B (zh)
WO (1) WO2006051887A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL173941A0 (en) 2006-02-26 2007-03-08 Haim Goldberger Monolithic modules for high frequecney applications
EP2038818B1 (en) * 2006-06-26 2014-10-15 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP5256935B2 (ja) * 2008-08-26 2013-08-07 富士通株式会社 Ｉｄタグの製造方法
JP2010199291A (ja) * 2009-02-25 2010-09-09 Sae Magnetics (Hk) Ltd コイルおよびコイル装置の製造方法
KR101306247B1 (ko) 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이
US9847059B2 (en) * 2014-07-08 2017-12-19 Stmicroelectronics International N.V. Device with OLED matrix of active pixels with cathode voltage regulation, and corresponding method
CN107464995A (zh) * 2017-08-01 2017-12-12 全普光电科技(上海)有限公司 一种薄膜天线及其制备方法
CN115207205B (zh) * 2022-07-27 2023-04-25 广东工业大学 一种薄膜振动装置及其制备方法、应用其的清洗装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460226A (zh) * 2001-01-26 2003-12-03 索尼公司 非接触ic卡

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271603A (ja) * 1991-02-27 1992-09-28 Shin Etsu Polymer Co Ltd スパイラルコイル
JPH0574642A (ja) * 1991-09-13 1993-03-26 Matsushita Electric Ind Co Ltd コイルの製造方法
JPH0574624A (ja) * 1991-09-13 1993-03-26 Matsushita Electric Ind Co Ltd コイル
US6441736B1 (en) * 1999-07-01 2002-08-27 Keith R. Leighton Ultra-thin flexible durable radio frequency identification devices and hot or cold lamination process for the manufacture of ultra-thin flexible durable radio frequency identification devices
JP2001185940A (ja) 1999-12-27 2001-07-06 Hitachi Cable Ltd シート状アンテナコイルの製造方法
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
US6478229B1 (en) * 2000-03-14 2002-11-12 Harvey Epstein Packaging tape with radio frequency identification technology
JP3797889B2 (ja) * 2001-05-25 2006-07-19 スターエンジニアリング株式会社 非接触ｉｃカード用アンテナコイルの製造方法
KR101204074B1 (ko) * 2003-08-01 2012-11-27 삼성테크윈 주식회사 스마트 라벨 및, 그것의 제조 방법
JP4567988B2 (ja) * 2004-02-05 2010-10-27 株式会社日立製作所 紙状ｒｆｉｄタグおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460226A (zh) * 2001-01-26 2003-12-03 索尼公司 非接触ic卡

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平5-74624A 1993.03.26
JP特开平5-74642A 1993.03.26

Also Published As

Publication number Publication date
US20080001280A1 (en) 2008-01-03
US20110171776A1 (en) 2011-07-14
EP1810333A4 (en) 2011-01-05
EP1810333B1 (en) 2013-04-10
CN101057327A (zh) 2007-10-17
US8242592B2 (en) 2012-08-14
WO2006051887A1 (en) 2006-05-18
US7928554B2 (en) 2011-04-19
EP1810333A1 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
CN101057327B (zh) Ic芯片、天线以及它们的制造方法
CN100550328C (zh) 层压系统、ic片及片卷、以及用于制造ic芯片的方法
CN100530575C (zh) 层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法
US8698156B2 (en) Laminating system
CN100499022C (zh) Ic芯片及其制造方法
JP4692863B2 (ja) 使い捨てチップ電子装置及び製造方法
EP1117067B1 (en) Ic card
CN101266953B (zh) 半导体器件及其制造方法
CN103119616A (zh) 聚碳酸酯制射频识别设备及其制造方法
US8348170B2 (en) Method for producing an antenna on a substrate
CN101535870A (zh) 制造智能卡的方法、根据该方法制造的智能卡和特别供这样的智能卡使用的lcd
US7374107B2 (en) Method of manufacturing a contactless card
CN101599456B (zh) 制造薄膜集成电路的方法
CN1940977B (zh) 半导体装置
JP4799130B2 (ja) Ｉｃチップおよびｉｃチップの作製方法
KR101204074B1 (ko) 스마트 라벨 및, 그것의 제조 방법
JP2003067706A (ja) 非接触ｉｃカード記録媒体及びその製造方法
JP2002216089A (ja) 非接触ｉｃカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20211104