CN100530575C - 层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法 - Google Patents

层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法 Download PDF

Info

Publication number
CN100530575C
CN100530575C CNB2005800258794A CN200580025879A CN100530575C CN 100530575 C CN100530575 C CN 100530575C CN B2005800258794 A CNB2005800258794 A CN B2005800258794A CN 200580025879 A CN200580025879 A CN 200580025879A CN 100530575 C CN100530575 C CN 100530575C
Authority
CN
China
Prior art keywords
film integrated
thin film
sheet members
integrated circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800258794A
Other languages
English (en)
Other versions
CN101002312A (zh
Inventor
渡边了介
楠本直人
中村理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101002312A publication Critical patent/CN101002312A/zh
Application granted granted Critical
Publication of CN100530575C publication Critical patent/CN100530575C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B32B37/0053—Constructional details of laminating machines comprising rollers; Constructional features of the rollers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/22—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of both discrete and continuous layers
    • B32B37/223—One or more of the layers being plastic
    • B32B37/226—Laminating sheets, panels or inserts between two continuous plastic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/40—Manufacture
    • B42D25/45—Associating two or more layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2425/00—Cards, e.g. identity cards, credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

从衬底上剥离薄膜集成电路，并且为了提高制造产量有效地密封剥离的薄膜集成电路。本发明提供一种层压系统，包括：传送装置，用于传送提供有多个薄膜集成电路的衬底；第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从该衬底剥离该薄膜集成电路；第二剥离装置，用于将薄膜集成电路的第二表面结合到第二薄片构件，以从第一薄片构件剥离薄膜集成电路；和密封装置，用于在第二薄片构件和第三薄片构件之间插入该薄膜集成电路，以用第二薄片构件和第三薄片构件密封该薄膜集成电路。

Description

层压系统、IC薄片、IC薄片卷、以及IC芯片的制造方法
技术领域
本发明涉及一种用于剥离和密封提供在衬底上方的薄膜集成电路的层压系统、包括多个密封的薄膜集成电路的IC薄片、包括多个密封的薄膜集成电路的IC薄片卷、以及用于制造密封薄膜集成电路的IC芯片的方法。
背景技术
近年来，在需要自动识别的领域中，例如在有价证券和商品管理中，对安装有IC芯片的卡片或能够非接触传输数据的安装了的IC芯片的标签的需求一直在增长。该安装了IC芯片的卡片经由卡片内的环形天线从外部器件读取数据/将数据写到外部器件。该安装了IC芯片的卡片具有比通过磁性编码方法记录数据的磁卡更大的存储容量且更安全。因此，已经提议，安装了IC的卡片的形式能够被应用到不同的领域。  (例如，参考专利文献1。)
通常，IC芯片由硅晶片形成。近年来，利用提供在玻璃衬底上方的薄膜集成电路的IC芯片(IC标签、ID标签、RF标签(射频)、无线标签(也称为电子标签))的技术发展已促进了成本降低。根据这种技术，在完全地制造完之后，提供在玻璃衬底上方的该薄膜集成电路需要与作为支撑衬底的玻璃衬底分离。因此，已经发明了各种不同的技术作为分离提供在支撑衬底上的薄膜集成电路的方法。
例如，作为剥离提供在支撑衬底上方的薄膜集成电路的方法，有这样的技术：形成由非晶硅(或多晶硅)制成的剥离层，并通过激光照射释放包含于非晶硅内的氢，以产生真空区，将支撑衬底从剥离层分离(专利文献2)。可选地，还有这样一种技术：在薄膜集成电路和支撑衬底之间形成含硅的剥离层，并用含卤素氟化物的气体移除该剥离层，以将薄膜集成电路从支撑衬底分离(专利文献3)。
专利文献1：未审专利公开No.2001-260580
专利文献2：未审专利公开No.10-125929
专利文献3：未审专利公开No.8-254686
然而，在衬底上方形成多个薄膜集成电路的情况下，通过移除该剥离层将该多个薄膜集成电路单独地从衬底分离。当通过层压处理等分别密封分离的薄膜集成电路时，制造效率就退化了。由于分离的薄膜集成电路薄并且重量轻，所以在没有损害或破裂的情况下密封它们非常困难。
从生产效率的观点来看，通过利用一系列设备，对提供在衬底上方的薄膜集成电路接连地进行剥离和密封工艺。通常，考虑到密封之后的强度和可靠性，用具有强粘附力的膜例如热熔性膜进行通过层压处理的密封工艺。因此，当也用具有强粘附力的膜进行对薄膜集成电路的剥离工艺时，因为该膜会粘附在衬底上，所以薄膜集成电路的剥离可能失败。结果，出现制造产量退化的问题。在用具有弱粘附的膜进行对薄膜集成电路的剥离和密封工艺的情况下，薄膜集成电路可以有效地从衬底上剥离；然而，出现密封的薄膜集成电路的可靠性问题。
发明内容
考虑到前述的问题，本发明的一个目的是：在密封薄膜集成电路时防止制造效率退化，并防止薄膜集成电路的损害和破坏。此外，本发明的另一个目的是：从衬底剥离薄膜集成电路并密封剥离的薄膜集成电路，以及提高制造产量。
本发明的一个实施例提供一种层压系统，包括：传送装置，用于传送提供有多个薄膜集成电路的衬底；第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从该衬底剥离该薄膜集成电路；第二剥离装置，用于将与薄膜集成电路的第一表面相对的第二表面结合到第二薄片构件，以从第一薄片构件剥离薄膜集成电路；和密封装置，用于在第二薄片构件和第三薄片构件之间插入该薄膜集成电路，以用第二薄片构件和第三薄片构件密封该薄膜集成电路。
本发明的另一个实施例提供一种层压系统，包括：传送装置，用于传送提供有多个薄膜集成电路的衬底；缠绕有第一薄片构件的第一供应辊；第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从该衬底上剥离该薄膜集成电路；缠绕有第二薄片构件的第二供应辊；第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离薄膜集成电路；缠绕有第三薄片构件的第三供应辊；密封装置，用于在第二薄片构件和第三薄片构件之间插入该薄膜集成电路，以用第二薄片构件和第三薄片构件密封该薄膜集成电路；和接收辊；用于缠绕用第二薄片构件和第三薄片构件密封的薄膜集成电路。
本发明的另一个实施例提供一种层压系统，包括：提供有多个薄膜集成电路的衬底；缠绕第一薄片构件的第一供应辊；固定和移动装置，用于固定衬底以便衬底的一个表面与第一薄片构件相对，以及用于移动衬底以便多个薄膜集成电路和第一薄片构件粘合在一起；第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；缠绕第二薄片的第二供应辊；第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离该薄膜集成电路；缠绕第三薄片构件的第三供应辊，该第三薄片构件结合到薄膜集成电路的第一表面；密封装置，用于用第二薄片构件和第三薄片构件密封薄膜集成电路；和接收辊，用于缠绕用第二薄片构件和第三薄片构件密封的薄膜集成电路。
在具有前述实施例的层压系统中，密封装置具有使得彼此相对提供的至少两个辊。两个辊的任一个或两个具有加热装置。该密封装置使薄膜集成电路穿过这两个辊，并通过进行加压处理和加热处理的任一种或两种来密封薄膜集成电路。
本发明的再一个实施例提供一种层压系统，包括：传送装置，用于传送提供有多个薄膜集成电路的衬底；缠绕第一薄片构件的第一供应辊；第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；缠绕第二薄片构件的第二供应辊；第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离该薄膜集成电路；用于通过挤压到薄膜集成电路的第一表面上，供应加热和熔融态树脂的装置；密封装置，用于用第二薄片构件和树脂密封薄膜集成电路；和接收辊，用于缠绕用第二薄片构件和树脂密封的薄膜集成电路。在该种情况下，该密封装置至少具有两个彼此相对提供的辊，两个辊的任一个或两个都具有冷却装置。密封装置将薄膜集成电路传过这两个辊，并通过进行加压处理和加热处理的任一种或两种来密封薄膜集成电路。
在根据本发明的层压系统中，第一剥离装置和第二剥离装置具有辊。此外，第二剥离装置具有至少两个彼此相对的辊，将薄膜集成电路穿过这两个辊，并通过进行加压处理和加热处理的任一种或两种来密封薄膜集成电路。
第一薄片构件有至少一个具有粘附性质的侧面。第二薄片构件和第三薄片构件是层压膜。
本发明提供一种IC薄片，通过将多个密封的薄膜集成电路形成为薄片形成该IC薄片使得该IC薄片更容易被使用。根据本发明的IC薄片包括第二薄片构件和第三薄片构件两个薄片构件，在第二薄片构件和第三薄片构件之间密封多个薄膜集成电路。
本发明提供一种IC薄片卷，通过缠绕包括用两个薄片构件密封多个的薄膜集成电路的IC薄片形成该IC薄片卷，使得IC薄片卷更容易被使用。通过缠绕由在第二薄片构件和第三薄片构件两个薄片构件之间密封多个薄膜集成电路获得的IC薄片来形成根据本发明的IC薄片卷。
在具有前述实施例的IC薄片或IC薄片卷中，多个薄膜集成电路的每一个都具有多个薄膜晶体管和用作天线的导电层，且多个薄膜集成电路的每一个有规则地布置。
一种用于制造IC芯片的方法，包括步骤：在具有绝缘表面的衬底上方形成剥离层；在衬底上方形成多个薄膜集成电路；在薄膜集成电路之间的边界处形成开口部分，以暴露出剥离层；将包含卤素氟化物的气体或液体引入到开口部分中以移除剥离层；将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离多个薄膜集成电路；将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离薄膜集成电路；将薄膜集成电路的第一表面结合到第三薄片构件，以用第二薄片构件和第三薄片构件密封薄膜集成电路。此外，在衬底上方形成多个薄膜晶体管和用作天线的导电层作为薄膜集成电路。
附图说明
图1是用于示出根据本发明的层压系统的图；
图2是用于示出根据本发明的层压系统的图；
图3是用于示出根据本发明的层压系统的图；
图4是用于示出根据本发明的层压系统的图；
图5A和5B是用于示出根据本发明的IC薄片的图；
图6A和6B是用于示出根据本发明的IC薄片的辊的图；
图7A至7C是用于示出根据本发明制造IC芯片的方法的图；
图8A至8C是用于示出根据本发明制造IC芯片的方法的图；
图9A和9B是用于示出根据本发明制造IC芯片的方法的图；
图10A和10B是用于示出根据本发明的剥离方法的图；
图11A和11B是用于示出根据本发明的IC芯片的顶视图的图；
图12A至12E是用于示出根据本发明安装有薄膜集成电路的物品的图；
图13A和13B是用于示出根据本发明安装有薄膜集成电路的物品的图；
图14是用于示出根据本发明的IC芯片的截面结构的图；
图15A和15B是用于示出根据本发明的IC芯片的截面结构的图；和
图16A和16B是用于示出根据本发明的IC芯片的截面结构的图。
具体实施方式
当连同附图阅读本发明时，由下面的详细描述，将更充分地展现本发明的上述的和其它目的以及新颖的特征。由于本发明可以以几种方式具体化，所以要明白，各种变化和修改对于本领域的技术人员来说是显而易见的，而不偏离本发明的基本特征的范围。因此，除非其它方面的这种变化和修改偏离了在下文中描述的本发明的范围，否则它们解释为包含在其中。在实施例的图中，相似的部分用与第一实施例相似的参考数字表示，并且将不再说明。
本发明提供一种层压系统，其连续地剥离提供在衬底上方的薄膜集成电路和密封该剥离的薄膜集成电路。根据本发明，提供在衬底上方的多个薄膜集成电路结合到第一薄片构件，以从衬底上剥离该薄膜集成电路；结合到第一薄片构件的薄膜集成电路结合到第二薄片构件，以再一次从第一薄片构件上剥离该薄膜集成电路；然后，将第三薄片构件结合到与第二薄片构件粘合的表面相对的表面；然后，通过密封装置用第二薄片构件和第三薄片构件密封薄膜集成电路。也就是，在一系列剥离和密封的工艺中，薄膜集成电路的剥离进行两次。
第一薄片构件用于剥离提供在衬底上方的薄膜集成电路。第二薄片构件用于从第一薄片构件剥离该薄膜集成电路，并用作层压膜以和第三薄片构件密封薄膜集成电路。进行两次剥离的原因是：因为层压膜不仅粘附到薄膜集成电路还粘附在衬底上，用于密封的层压膜具有很强的粘附力，以致于提供在衬底上的薄膜集成电路不能从该衬底上有效地剥离。因此，具有弱粘附表面的第一薄片构件用于剥离衬底上的薄膜集成电路，并且由层压膜等形成的第二薄片构件用于从第一薄片构件上再次剥离薄膜集成电路。
根据本发明，用作第二或第三薄片构件的层压膜可以是任何膜，只要其能用于层压。例如，可以使用例如聚丙烯、聚苯乙烯、聚酯、乙烯树脂、聚氟乙烯、氯乙烯、甲基丙烯酸甲酯、尼龙或聚碳酸酯的材料作为层压膜。第二或第三薄片构件具有一个粘附表面。该粘附表面可以用粘合剂涂敷，例如热固性树脂、紫外线固化树脂、环氧树脂粘合剂、光固化粘合剂、湿气固化粘合剂或树脂添加剂。
本发明包括通过密封多个薄膜集成电路以具有类薄片形状而形成的IC薄片或通过缠绕具有多个薄膜集成电路的IC薄片形成的IC卷。
根据本发明，通过经由剥离层在衬底上方形成薄膜集成电路，并移除该剥离层以从该衬底上剥离薄膜集成电路，然后密封该薄膜集成电路，可以制造出IC芯片。
在下文中，参考附图具体地说明用于连续地剥离和密封衬底上方的多个薄膜集成电路的层压系统、具有密封的多个薄膜集成电路的IC薄片以及用于IC薄片的卷和IC芯片的制造方法。
实施例1
在该实施例中，将在下文中说明用于连续地进行从衬底剥离薄膜集成电路和密封该剥离的薄膜集成电路的工艺的层压系统的主要形式。
根据本实施例的层压系统具有：传送装置11，用于传送提供有多个薄膜集成电路13的衬底12；用第一薄片构件18缠绕的第一供应辊14；提供有辊16的第一剥离装置51，用于将薄膜集成电路13结合到第一薄片构件18，以从衬底12上剥离薄膜集成电路13；用第二薄片构件19缠绕的第二供应辊15；提供有辊24、28的第二剥离装置52，用于将薄膜集成电路13结合到第二薄片构件19，以从第一薄片构件18剥离薄膜集成电路13；用于收集第一薄片构件18的接收辊21；用于供应第三薄片构件23的第三供应辊22；密封装置17，用于用第二薄片构件19和第三薄片构件23密封薄膜集成电路13；和用于缠绕密封的薄膜集成电路13的接收辊20。
在图1示出的系统中，从第一供应辊14供应的第一薄片构件18结合到由传送装置11传送的衬底12上方的薄膜集成电路13，以用提供有辊16的第一剥离装置15从衬底12剥离薄膜集成电路13。其后，剥离的薄膜集成电路13结合到第一薄片构件18，传过辊28。从第二供应辊15供应的第二薄片构件19传过辊24。
第二薄片构件19与结合到第一薄片构件18的传送的薄膜集成电路13的相对侧粘合，以通过提供有辊24、28的第二剥离装置52将薄膜集成电路13从第一薄片构件18剥离。在将与第一薄片构件18粘合的薄膜集成电路13结合到第二薄片构件19时，进行加压处理和热处理中的一种或两种。其后，剥离的薄膜集成电路13结合到第二薄片构件19，并传过密封装置17。此外，从第三供应辊22供应的第三薄片构件23传过密封装置17。
密封装置17将与结合到第二薄片构件19的传送薄膜集成电路13侧相对的一侧(与结合到第二薄片19的侧边相对的一侧)结合到第三薄片构件23。同时，进行加压处理和热处理的一种或两种。其后，密封的薄膜集成电路13传过接收辊20，并绕接收辊20缠绕。
在图1示出的层压系统中，如上所述，第一薄片构件18从第一供应辊供应，并顺序地传过包含于第一剥离装置中的辊28和辊16，然后，由接收辊21收集。第一供座辊14和辊16、28向相同的方向旋转。第二薄片构件19从第二供应辊15供应，并顺序地传过包括于第二剥离装置中的辊24和包括于密封装置17中的辊25，然后，由接收辊20收集。第二供应辊15和辊24、25向相同的方向旋转。第三薄片构件23从第三供应辊22供应，并传过包括于密封装置17中的辊26，然后，由接收辊20收集。第三供应辊22和辊26向相同的方向旋转。
传送装置11传送提供有多个薄膜集成电路13的衬底12。在图1中，传送装置11具有辊27。通过旋转辊27传送衬底12。传送装置11可以具有任何结构，只要其能够传送衬底12。例如，带式运送机、多个辊、机械臂等可用作传送装置11。机械臂传送衬底12或提供有衬底12的台架。此外，传送装置11根据第一薄片构件18的传送速度以预定的速度传送衬底12。
第一薄片构件18、第二薄片构件19和第三薄片构件23分别绕第一供应辊14、第二供应辊15和第三供应辊22缠绕。通过以预定的速度旋转第一供应辊14，第一薄片构件18朝着包括于第二剥离装置中的辊28以预定的速度移动。通过以预定的速度旋转第二供应辊15和第三供应辊22，第二薄片构件19和第三薄片构件23的每个都朝着密封装置17以预定的速度移动。第一供应辊14、第二供应辊15和第三供应辊22为圆柱状，并由树脂材料、金属材料、橡胶材料等制成。
第一薄片构件18由柔性膜形成，并且具有至少一个带有粘附性质的表面。具体地，通过在用作例如聚酯的基本材料的基膜上提供粘合剂，来制备该粘接表面。作为粘合剂，可以使用树脂材料或包含丙烯酸树脂的合成橡胶材料等。此外，在将提供在衬底上方的薄膜集成电路结合到第一薄片构件之后，为了将薄膜集成电路再次结合到第二薄片构件，以从薄膜集成电路上剥离第一薄片构件，优选使用具有弱粘合力(优选，0.01到1.0N，更优选，0.05到0.75N，更优选，0.15到0.5N)的膜作第一薄片构件18。粘合剂的厚度可以为1到100μm，优选5到50μm，更优选10到30μm。优选，为了在处理中容易操作，由具有10μm到1mm，优选25到200μm、更优选50到100μm厚度的聚酯膜等形成基膜。
作为第一薄片构件，除了前述的材料外，还可以使用UV(紫外线)剥离膜、热剥离膜等。通过在基膜上方形成由通过UV照射而失去其粘合力的树脂材料制成的粘合层，来制备UV剥离膜。通过在基膜上方形成由通过加热而失去其粘合力的树脂材料制成的粘合层，来制备热剥离膜。
在通过隔离物保护粘接层的表面的情况下，如图1所示提供隔离物接收辊30，以在使用中移除隔离物29。此外，经受抗静电处理用作基本材料的基膜可以用作隔离物。由聚酯等制成的膜或纸形成隔离物。隔离物优选由聚对苯二甲酸乙二醇酯等制成的膜形成，因为这在图案化时可以没有纸屑。
第二薄片构件19和第三薄片构件23由柔性膜形成，例如，层压膜、由纤维材料制成的纸等。层压膜意指通常能够用于层压处理的膜。由例如聚丙烯、聚苯乙烯、聚酯、乙烯树脂、聚氟乙烯、氯乙烯、甲基丙烯酸甲酯、尼龙、聚碳酸酯等的材料制成该层压膜，并且层压膜的表面可以经受例如压花的加工处理。
在本实施例中，优选用热熔性粘合剂密封该薄膜集成电路。该热熔性粘合剂是不包含水或助熔材料的化学物质，其由室温下为固体的非挥发热塑性材料制成，并且其通过在熔化状态被涂附并被冷却和物品粘合在一起。该热熔性粘合剂具有容易松开、无污染、安全、干净、节省能源和低成本的优点。
由于该热熔性粘合剂在常温为固体，所以可以使用预先形成膜或纤维的热熔性粘合剂，或通过在由聚酯等制成的基膜上方形成粘合剂层而形成膜的热熔性粘合剂。这里，使用通过在由聚对苯二甲酸乙二醇酯制成的基膜上方形成热熔膜而制备的薄片构件。该热熔膜由具有比基膜的软化点低的软化点的树脂制成，并且在施加热以粘合时熔化为橡胶态，且在冷却时变硬。作为该热熔膜，可以使用主要包含例如乙烯乙酸乙烯酯共聚物(ethylene-vinyl acetate copolymer)(EVA)系列、聚酯系列、聚酰胺系列、热塑性弹性体系列、聚烯烃系列等的膜。
第二薄片构件19和第三薄片构件23的一个或两个可以具有一个粘接表面。可以通过用热固性树脂、紫外线固化树脂、环氧树脂粘合剂、光固化粘合剂、湿气固化粘合剂或树脂添加剂涂敷第二薄片构件19和第三薄片构件23的一个或两个的任一个表面，来制备该粘附表面。
第二薄片构件19和第三薄片构件23的一个或两个可以具有透光性。为了保护要被密封的薄膜集成电路13，通过带静电，可以用导电材料涂敷第二薄片构件19和第三薄片构件23的一个或两个。第二薄片构件19和第三薄片构件23的一个或两个可以用主要包含碳(金刚石类碳膜)或例如氧化铟锡(ITO)的导电材料的薄膜涂敷，作为保护膜。
第一剥离装置51至少具有辊16，将薄膜集成电路13的任一个表面粘合第一薄片构件18的任一个表面，以从衬底12剥离薄膜集成电路13。通过旋转辊16，将薄膜集成电路13结合到第一薄片构件18，以从衬底12剥离。因此，提供辊16，使其与衬底12的上面提供薄膜集成电路13的一侧相对。此外，辊16为柱状，且由树脂材料、金属材料、橡胶材料等，优选软性材料制成。
第二剥离装置52至少具有彼此相对的辊24、28，以将薄膜集成电路13结合到第二薄片构件19的任一表面，以从第一薄片构件18剥离薄膜集成电路13。在那种情况下，薄膜集成电路13结合到由第二供应辊15供应并传过辊24的第二薄片构件19；同时，当第二薄片构件19传过辊24、28时，通过利用辊24、28的一个或两个进行加压处理或加热处理的一种或两种。
根据这种处理，将与第一薄片18粘合的薄膜集成电路13结合到第二薄片构件19。作为热处理，可以使用任何方法，只要其能供应热能。例如，可以使用暖和的介质，例如烤箱、加热金属丝或油的加热器；火印；热头(thermal head)；激光；红外线闪光；加热铁笔等。此外，辊24、28都为柱状，且由树脂材料、金属材料、橡胶材料等、优选软性材料制成。
当在薄膜集成电路13的第二表面结合到第二薄片构件19的薄膜集成电路13向密封装置17移动时，密封装置17将第三薄片构件23结合到薄膜集成电路13的第一表面，同时，用第二薄片构件19和第三薄片构件23密封薄膜集成电路13。密封装置17具有彼此相对的辊25、26。薄膜集成电路13的另一个表面结合到由第三供应辊22供应的第三薄片构件23，并传过辊26，同时，当第三薄片构件23通过辊25、26之间时，利用辊25、26进行加压处理和加热处理的一种或两种。根据该处理，薄膜集成电路13用第二薄片构件19和第三薄片构件23密封。
组成密封装置17的辊25、26的任一个或两个具有加热装置。作为加热装置，可以使用暖和的介质，例如烤箱、加热导线或油的加热器；火印；热头；激光；红外线闪光；加热铁笔等。根据辊24、第二供应辊15和第三辊22的转速，辊25、26以预定的速度旋转。辊25、26都为柱状，且由树脂材料、金属材料、橡胶材料等、优选软性材料制成。
接收辊20是用于缠绕和收集用第二薄片构件19和第三薄片构件23密封的薄膜集成电路13。根据辊25、26的转速，接收辊20以预定的速度旋转。辊20为柱状，且由树脂材料、金属材料、橡胶材料等、优选软性材料制成。
如上所述，通过第一到第三供应辊14、15和21，辊16、24、28、25和26，以及接收辊20的旋转，可以连续地剥离、密封和收集提供在衬底12上的多个薄膜集成电路13。在图1中示出的系统具有高的生产率，并可以提高制造效率。
参考图2说明具有与前述的层压系统不同形式的层压系统。
图2中说明的层压系统具有用于衬底12的固定和移动装置33、用于从衬底12的一个表面上剥离薄膜集成电路13的第一剥离装置51、用第一薄片构件18缠绕的第一供应辊14、用第二薄片构件19缠绕的第二供应辊15、用于从第一薄片构件18剥离薄膜集成电路13并将薄膜集成电路13结合到第二薄片构件19的第二剥离装置52、用于在第二薄片构件19和第三薄片构件23之间密封薄膜集成电路13的密封装置17、和用于收集密封的薄膜集成电路13的接收辊20。图2示出的结构是在图1中新加入了固定和移动装置33。
在图2示出的系统中，从第一供应辊14供应的和传过辊16的第一薄片构件18通过固定与移动装置33与衬底12粘合。因此，薄膜集成电路13通过提供有辊16的第一剥离装置51结合到第一薄片构件18，以从衬底12剥离。与剥离的薄膜集成电路13粘合的第一薄片构件18向辊28移动。此外，从第二供应辊15供应的第二薄片构件19向辊24移动。然后，如图1所示密封薄膜集成电路13。
固定和移动装置33用于固定衬底12，以便上面提供有薄膜集成电路13的衬底12的表面(在下文中，任一表面)相对第一薄片构件18放置，并用于移动衬底12，以将薄膜集成电路13结合到第一薄片构件18。通过移动固定和移动装置33移动衬底12。如图2所示，一个接一个处理衬底12的装置或由圆柱形物体或例如矩形物体的多面体组成的装置可以用作固定和移动装置33。在使用圆柱体或多面体固定和移动装置33的情况下，衬底12被固定在固定和移动装置33的一侧，以通过旋转圆柱体或多面体固定和移动装置33来移动衬底12。
如上所述，在图2示出的层压系统中，通过旋转固定和移动装置33、第一到第三供应辊、辊16、24、28、25和26、以及接收辊20，连续地剥离、密封和收集薄膜集成电路13。因此，通过利用图2示出的层压系统，可以提高大量生产率和制造效率。
参考图3说明具有与前述的层压系统不同形式的层压系统。
图3示出的层压系统，具有用于传送衬底12的传送装置11；用于从衬底12的任一表面剥离薄膜集成电路13的第一剥离装置51；用第一薄片构件18缠绕的第一供应辊14；用第二薄片构件19缠绕的第二供应辊15；用于从第一薄片构件18剥离薄膜集成电路13并且将剥离的薄膜集成电路结合到第二薄片构件19的第二剥离装置52；用于用第二薄片构件19和树脂55密封薄膜集成电路13的密封装置17，该树脂55是在被加热的状态下挤到薄膜集成电路13的与第二薄片构件19粘合的表面相对的表面上的；和用于缠绕密封的薄膜集成电路13的接收辊20。图3示出的结构是除了用染料54和树脂55代替第三供应辊22和第三薄片构件23之外如图1所示的结构。
图3示出的系统可以根据图1示出的进行处理，一直到通过第一薄片构件18剥离提供在衬底12上方的薄膜集成电路13，将与第一薄片构件18粘合的薄膜集成电路13结合到第二薄片构件19，并将与第二薄片构件19粘合的薄膜集成电路13向密封装置17移动。其后，在图3中，加热到熔化的树脂55从染料54挤到第一表面上(与和第二薄片构件粘合的第二表面相对的表面)。然后，冷却引入到蜷曲辊(crimping roller)56和冷却辊57之间的第二薄片构件19和树脂55，同时通过蜷曲辊56和冷却辊57施加压力，以将树脂55结合到薄膜集成电路13的第一表面，同时，用第二薄片构件19和树脂55密封薄膜集成电路13。最后，密封的薄膜集成电路13向接收辊20移动以被缠绕，并由接收辊20收集。
在图3示出的层压系统的结构中，使用热塑性树脂作为树脂55。具有低软化点的热塑性树脂优选用作树脂55。例如，可以指定聚烯烃树脂，例如聚乙烯、聚丙烯或聚甲基丙烯酸甲酯戊烯(polymethylpentene)；乙烯共聚物，例如氯乙烯、醋酸乙烯、聚氯乙烯-乙酸乙烯酯共聚物、乙烯乙酸乙烯共聚物、偏氯乙烯、聚乙烯醇缩丁醛或聚乙烯醇；丙烯酸树脂；聚酯树脂；聚氨酯树脂；纤维素树脂，例如纤维素、醋酸纤维素、乙酸丁酸纤维素、醋酸纤维素丙酸酯或乙基纤维素；苯乙烯树脂，例如聚苯乙烯或丙烯腈-苯乙烯共聚物。树脂55可以是从染料54挤出的单层，可选地，也可以是从染料54一起挤出的两层或多层。此外，可以使用前述材料的任何一种作为第一薄片构件18或第二薄片构件19。
如上所述，根据图3示出的层压系统，通过旋转传送装置11、第一和第二供应辊14、15、辊16、24和28、蜷曲辊56、冷却辊57和接收辊20；连续地剥离、密封和收集提供在衬底12上方的多个薄膜集成电路13。因此，在图3中示出的系统可以提高大批量生产率和制造效率。
然后，参考图4说明层压系统的全部结构。这里，引用包括图1示出的结构的层压系统的结构作为说明的例子。
盒子41是用于提供衬底的盒子，其中放置着提供有多个薄膜集成电路13的衬底12。盒子42是用于收集衬底的盒子，其收集与薄膜集成电路13分开之后的衬底12。在盒子41和42之间提供多个辊43到45，作为传送装置。通过辊43到45的旋转传送衬底12。其后，如上所述，薄膜集成电路13被剥离和密封，且通过切割装置46切割密封的薄膜集成电路13。切割装置46使用切片机、划片机、激光照射机(CO2激光照射机)等。根据前述的工艺完成密封的薄膜集成电路13。
在图1到3示出的前述结构中，提供在衬底12上方的薄膜集成电路13包括由多个元件组成的元件组和用作天线的导电层。然而，本发明不限于这种结构。
提供在衬底12上方的薄膜集成电路13可以仅包括元件组。当薄膜集成电路13结合到第二薄片构件19或第三薄片构件23时，用作天线的导电层粘贴到第二薄片构件19或第三薄片构件23上，且多个包括于薄膜集成电路13的元件可以连接到导电层。
实施例2
在本实施例中，在下文说明IC薄片(也称作IC膜、薄片构件或膜构件)的结构。
如图5所示，IC薄片是通过在两个薄片构件19和23之间插入以密封薄膜集成电路13中每一个所形成的薄片。通过如实施例1所示在第二薄片构件19和第三薄片构件23之间插入以密封多个薄膜集成电路来获得IC薄片。
薄膜集成电路13的每一个都具有多个元件和用作天线的导电层。而且，通过有效地剥离提供在衬底上方的薄膜集成电路薄膜集成电路的每一个都可以有规则地布置成薄片(图5A)。而且，一个IC薄片可在辊中卷起或自身折进去(图5B)。
如上所述，容易载运包括用一对薄片构件密封的多个薄膜集成电路13的薄片状IC薄片。尤其是，IC薄片在制造大量薄膜集成电路13的情况下载运是有效的。切割成片的多个薄膜集成电路13具有处理的困难。因为IC薄片形成为薄片状，所以根据本实施例的IC薄片的处理容易。另外，根据本实施例的IC薄片可以保护薄膜集成电路13不受损坏和破坏。当想从IC薄片单独地移除薄膜集成电路13时，可通过切片机、划片机、激光照射机(CO2激光照射机)等切割薄膜集成电路13。
本实施例可以与前述实施例自由地组合。
实施例3
在本实施例中，在下文说明IC薄片卷轴的结构。
如图6所示，IC薄片卷是通过将薄片构件卷于轴上形成的。具体地，IC薄片卷轴是通过将插入以密封在两个薄片构件19和23之间的多个薄膜集成电路13卷于轴上成为卷轴而形成的。如实施例1中所描述的，IC薄片卷轴是通过将卷轴卷于轴上收集用第二薄片构件19和第三薄片构件23密封的薄片状的多个薄膜集成电路13来获得的。薄膜集成电路13的每一个具有多个元件和用作天线的导电层。而且，薄膜集成电路13的每一个有规则地布置。
如上所述，容易载运通过将用一对薄片构件密封的薄膜集成电路13卷于轴上所形成的IC薄片的卷轴。尤其是，IC薄片卷轴在制造大量薄膜集成电路13的情况下载运是有效的。通常，切割成片的多个薄膜集成电路13具有处理的困难。因为IC薄片被卷成卷轴，所以根据本实施例的IC薄片卷轴的处理是容易的。例如，可以在如图6B所示的状态使用薄膜集成电路13。另外，根据本实施例的IC薄片可以通过使用如上所述的方式保护薄膜集成电路13不被损坏和破坏。
本实施例可以与前述实施例自由地组合。
实施例4
在本实施例中，在下文参考各图说明根据本发明制造IC芯片的方法。
在衬底100上形成剥离层101(图7A)。作为衬底100，可以使用玻璃衬底例如硼硅酸钡玻璃或硼硅酸铝玻璃、石英衬底、陶瓷衬底等。可以使用上面形成绝缘膜的半导体衬底，例如包括不锈钢的金属衬底或硅衬底。由合成树脂例如具有柔性的塑料制成的衬底一般具有比前述衬底低的容许温度限制；然而仅可以在制造工艺中耐受处理温度的情况下使用。可通过抛光例如CMP方法使衬底100的表面平滑。当利用硅衬底时，不需要提供剥离层101。
通过溅射方法、等离子体CVD等形成含硅的层来形成剥离层101。含硅的层对应于包括硅的非晶半导体膜、为非晶态和结晶态的混合状态的半非晶半导体膜、结晶半导体膜等。作为剥离层101，可以使用含金属的膜。例如，作为金属膜和金属氧化物膜，可以分别形成W和WOx、Mo和MoOx、Nb和NbOx、Ti和TiOx(x＝2、3)等。这里，剥离层101全部形成在衬底100上方；可选地，其选择性地形成在衬底100上。
在本实施例中在衬底100上直接形成剥离层101。可以在衬底100和剥离层101之间形成基膜。该基膜可以是含氧或氮的绝缘膜例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)或氧化氮化硅(SiNxOy)(x＜y)(x、y＝1、2......)的单层结构或叠层结构。尤其是，在害怕衬底被污染的情况下，优选在衬底100和剥离层101之间形成基膜。
在剥离层101上方形成绝缘膜102作为基膜。可以形成绝缘膜102以具有单层结构或叠层结构。例如，可形成绝缘膜以具有由三层例如氧化硅膜作为第一绝缘膜、氧化氮化硅膜作为第二绝缘膜和氮氧化硅膜作为第三绝缘膜组成的叠层结构。
在绝缘膜102上方形成元件组103。作为元件组103，例如，一个或多个薄膜晶体管、电容元件、电阻元件、二极管等。图7示例了具有GOLD结构的薄膜晶体管形成为元件组103；然而，可通过在栅电极的侧面形成侧壁以具有LDD结构来形成薄膜晶体管。
形成绝缘膜104以覆盖元件组103。在绝缘膜104上方形成绝缘膜105。然后，在绝缘膜105上方形成用作天线的导电层106。其后，在导电层106上方形成用作保护膜的绝缘膜107。在进行前述工艺之后，完全地制造包括元件组103和导电层106的薄膜集成电路108。
对于绝缘膜104、105和107可以使用无机绝缘膜或有机绝缘膜。作为无机绝缘膜，通过CVD方法形成氧化硅膜或氮氧化硅膜或由SOG(玻璃上旋涂)方法涂敷的氧化硅膜。作为有机绝缘膜，可以使用由聚酰亚胺、聚酰胺、BCB(苯环丁烯)、丙烯酸、正型光敏有机树脂、负型有机树脂等制成的膜。可以使用丙烯酸膜和氮氧化硅膜的叠层结构。
绝缘膜104、105和107可以通过硅氧烷树脂形成。硅氧烷树脂对应于包括Si-O-Si键的树脂。硅氧烷由通过硅(Si)和氧(O)的键形成的骨架组成，其中作为取代基包括至少包含氢的有机基团(例如烷基基团或芳烃)。可选地，可使用氟代基团作为取代基。而且可选地，作为取代基可使用至少包含氢的有机基团和氟代基团。
硅氧烷树脂可以分成硅石玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷(alkylsilsesquioxane)聚合物、氢化倍半硅氧烷(hydrogenatedsilsesquioxane)聚合物、氢化烷基硅氧烷聚合物等。可以通过包含具有Si-N键的聚合物(聚硅氮烷)的材料形成层间绝缘膜。
形成开口部分111、112以便在薄膜集成电路108之间暴露出剥离层101(图7B)。利用掩模通过蚀刻或切片形成开口111、112。图10A是示出这种状态的顶视图。图7A至7C中的截面图对应于沿着线A-B得到的图10A。
将用于移除剥离层101的蚀刻剂引入到开口部分111、112中，以逐渐移除除了剥离层113至115的部分之外的剥离层(图7C和10B)。作为蚀刻剂，使用含卤素氟化物的气体或液体。例如，作为卤素氟化物使用三氟化卤素(ClF3)。
如上所述，在该工艺中没有完全移除剥离层101以留下位于薄膜集成电路108下面的剥离层113至115的部分。因此，可以防止薄膜集成电路108分散被散开，其导致甚至在剥离之后保持如在剥离之前的布置。在不害怕分散薄膜集成电路108的情况下，可以在完全地移除剥离层101之后进行剥离。
将薄膜集成电路108的第一表面结合到第一薄片构件116。因此，从衬底100剥离薄膜集成电路108(图8A)。如上所述，在从衬底100物理地剥离薄膜集成电路108同时留下剥离层101的部分113至115的情况下，优选在剥离层101上方形成金属膜。例如，在利用W或Mo作为剥离层的情况下，在W或Mo上方形成氧化硅膜，并且通过热处理等在W或Mo上方分别形成WOx或MoOx。通过形成金属氧化膜，剥离层变得容易从氧化硅膜剥离，并且衬底和薄膜集成电路可以容易地分开，而不完全移除剥离层。而且，由柔性膜形成第一薄片构件116，并且将粘合剂至少提供给与薄膜集成电路108接触的第一薄片构件116的表面。例如，可以使用通过在由聚酯等制成的基膜上方形成提供具有含丙烯酸树脂的不良粘合性的粘合剂的膜所形成的膜。
将薄膜集成电路108的第二表面结合到第二薄片构件117，以从第一薄片构件117剥离薄膜集成电路108(图8B)。
将第三薄片构件118结合到与第二薄片构件117结合的表面相对的薄膜集成电路108的表面，同时，用第二薄片构件117和第三薄片构件118密封薄膜集成电路108(图8C)。因此，用第二薄片构件117和第三薄片构件118密封薄膜集成电路108(图8C)。第二薄片构件117和第三薄片构件118通过例如层压膜的柔性膜形成。具体地，可以使用在例如聚酯的基膜上方形成的热熔膜。当将第二薄片构件117和第三薄片构件118结合到薄膜集成电路108时进行加压处理和加热处理之一或二者，这使得能够在短时间内结合薄膜集成电路108。
通过切片、划线或激光切割法在薄膜集成电路108之间选择性地切割第二薄片构件117和第三薄片构件118。因此，完全地制造密封的IC芯片(图9A和9B)。
通过前述工艺完成的密封IC芯片具有5mm见方(25mm2)或更少、优选0.3mm见方(0.09mm2)至4mm见方(16mm2)的尺寸。
由于在不使用硅衬底的情况下根据本发明的芯片使用在绝缘衬底上方形成的薄膜集成电路，所以对与由圆形硅衬底形成的芯片不同的母板衬底的形状不存在限制。因此，可以提高芯片的生产率，并可以实现批量生产。剥离的衬底可在上述工艺中重复使用。可以减少利用例如玻璃的衬底制造薄膜集成电路的成本。例如，不管其在平面和高耐热性的优点，存在石英衬底的高的最初成本的问题。甚至在利用比玻璃衬底花费更多的石英衬底的情况下，重复使用衬底也会引起成本减少。在本实施例中，在石英衬底上方形成薄膜集成电路，并剥离薄膜集成电路，然后重复使用石英衬底。因此，可以以低成本制造具有较高特性的薄膜集成电路。
由于在本实施例中说明的IC芯片使用具有0.2μm或更少、一般40至170nm、优选50至150nm厚度的半导体膜作为有源区，所以形成极薄状的IC芯片。结果，由于在装配到物品的状态很难认识到薄膜集成电路，所以可以防止损害。而且，不害怕无线电波吸收，并且与由硅衬底形成的IC芯片不同可以接收高敏感信号。不具有硅衬底的薄膜集成电路具有透光性质。因此，薄膜集成电路可以用于各种物品。例如，薄膜集成电路可以装配到物品的印刷表面，其不会减损物品的设计。
本实施例可以与前述实施例自由地组合。
实例1
在该实例中，参考图15A至16B说明在前述实施例中说明的制造IC芯片的方法中制造栅电极的方法。如果没有另外指定，则可以通过使用与实施例中描述的相同的材料制造栅电极。
首先，在衬底200上方形成剥离层201以经由绝缘层202、203提供半导体膜211、212。此外在半导体膜211、212上方形成栅绝缘膜213。其后，在栅绝缘膜213上方叠置第一导电层951和第二导电层952。在该实例中，对于第一导电层使用氮化钽(TaN)，并且对于第二导电层使用钨(W)。可利用氮气氛下的钽靶通过溅射方法形成TaN膜。可利用钨靶通过溅射方法形成W膜。
在该实例中，第一导电层951由TaN制成，第二导电层952由W制成。然而，用于第一导电层951和第二导电层952的材料不限制于TaN和W。可以使用选自Ta、W、Ti、Mo、Al、Cu、Cr和Nd的元素；合金材料或化合物材料，其每个都主要包含前述元素。可选地，如由多晶硅膜为代表的半导体膜掺杂有例如磷的杂质元素。而且可选地，可以使用AgPdCu合金。可以适当地选择导电层的组合。可形成第一导电层951以具有从20到100nm范围的厚度。第二导电层952可形成以具有从100到400nm范围的厚度。在该实例中，形成导电层以具有两层的叠层结构。可选地，可形成单层的导电层，或可形成导电层以具有三层或更多层的叠层结构。
然后，通过光刻法或液滴排放法在第二导电层952上方选择性地形成抗蚀剂953(图15A)。其后，通过已知的蚀刻处理例如O2(氧)等离子体蚀刻抗蚀剂953来减小抗蚀剂953的尺寸(图15B)。当利用减小的抗蚀剂954作掩模蚀刻第一导电层951和第二导电层952时，可以形成具有进一步减小宽度的栅电极。即，可以形成比通过利用由一般图案化获得的抗蚀剂953形成的栅电极具有更小宽度的栅电极。以这种方式，通过减小栅电极结构的尺寸来减小沟道形成区的宽度。因此，可以高速工作。
参考图16A和16B说明与图15A和15B中所示的栅电极不同的栅电极的制造方法。
如图15A所示，叠置剥离层201、绝缘膜202、203、半导体膜211、212、栅绝缘膜213、第一导电层951和第二导电层952。然后，选择性地形成抗蚀剂953。然后，利用抗蚀剂953作为掩模蚀刻第一导电层951和第二导电层952(图16A)。根据该工艺，通过第一导电层951和第二导电层952形成栅电极956。其后，通过蚀刻法蚀刻栅电极956。由于在栅电极956上方提供抗蚀剂953，所以蚀刻栅电极956的侧面；因此，可以如图16B所示形成具有比栅电极956小宽度的栅电极957。
根据在该实例中说明的制造方法，可以制造具有超过通过光刻法等图案化限度的尺寸的小栅电极。通过最小化栅电极，可以提供小的元件结构。因此，可以形成更多元件，并且可以形成具有高性能的电路。而且，在形成薄膜集成电路以具有与在前相同数量元件的情况下，可以小型化薄膜集成电路(IC芯片等)。可以组合图15A和15B中所示的方法和图16A和16B中所示的方法来形成更小的栅电极。
该实例可以通过自由地组合前述实施例来实施。
实例2
在该实例中，参考图14说明与实例1中描述的不同的TFT层102的结构。
图14示出了一种结构，其为加有底电极的图7A中元件结构103的结构。即，如图14所示，结构519包括经由绝缘膜介于底电极513和栅电极214之间的半导体膜311的沟道区。
可以通过金属或加有一种导电类型杂质的多晶半导体形成底电极513。在使用金属的情况下，可以使用W、Mo、Ti、Ta、Al等。而且，形成用作基底绝缘膜的氮化硅膜514和氮氧化硅膜515。氮化硅膜514和氮氧化硅膜515的材料和叠置顺序不限制于这里描述的那些。
如上所述，可以使用具有底电极的TFT作为TFT层102的结构。通常，当减小TFT的尺寸和提高用于操作电路的时钟频率时，增加了集成电路的功耗。因此，将偏压施加到底电极的方法在阻止增加功耗方面是有用的。通过改变偏压，可以改变TFT的阈值电压。
将负偏压施加到n沟道TFT的底电极随着泄漏减小而增加了阈值电压。另一方面，施加正偏压降低了阈值电压，其导致穿过沟道的电流容易流动和TFT以高速度或在低电压下工作。而且，将正偏压施加到p沟道TFT的底电极随着泄漏降低而增加了阈值电压。另一方面，施加负电压降低了阈值电压，其导致穿过沟道的电流容易流动和TFT以高速度或在低电压下工作。通过控制用于施加到底电极的偏压，可以显著地改善集成电路的特性。
通过平衡n沟道TFT和p沟道TFT的阈值电压与偏压，可以改善集成电路的特性。在那种情况下，为了减小功耗，可以控制用于施加到底电极的偏压和电源电压二者。当电路处于待机模式时，将大的反向偏压施加到底电极。工作时，当负载小时将弱的反向偏压施加到底电极，而当负载大时施加弱的正偏压。偏压的施加能够通过提供控制电路根据电路的工作状态或负载被切换。通过以这种方式控制功耗或TFT性能，可以最大化电路性能。
该实例可以与前述实施例和实例自由地组合。
实例3
在该实例中，说明通过根据本发明的制造方法制造的IC芯片的结构。
图11A是一种形式的IC芯片的透视图。附图标记920表示集成电路，921表示天线。天线921电连接至集成电路920。附图标记922表示衬底，923表示盖组件。集成电路920和天线921层夹在衬底922和盖组件923之间。
图11B示出了在图11A中示出的IC芯片的一种形式动能结构。
在图11B中，附图标记900表示天线；901，集成电路；903，形成在天线900的端子之间的电容。集成电路901具有解调电路909、调制电路904、整流电路905、微处理器906、存储器907和用于将载荷调制给天线900的开关908。存在一个以上的存储器907。可以使用多个存储器，例如SRAM、闪存、ROM、FRAM(注册商标)等。
通过天线900中的电磁感应将从读出器/记录器发出的作为电波的信号转换成交变的电信号。解调电路909解调交变的电信号，以在随后的步骤将它发送到微处理器906。整流电路905通过交变的电信号产生电源电压，以在随后的步骤将它供给微处理器906。微处理器906根据输入信号执行各种运算处理。存储器907存储微处理器906中使用的程序和数据。存储器907可以用作运算处理时的工作区。
当数据从微处理器906发送到调制电路904时，调制电路904可以控制开关908以根据该数据将负载调制施加到天线900。结果，读出器/记录器可以通过接收供给天线900的负载调制读取来自微处理器906的数据。
IC芯片不总是必须具有微处理器906。信号的传输系统不限制于如图11B所示的前述电磁耦合系统。可以使用电磁系统、微波系统或另一传输系统。
由于具有天线的IC芯片可以传输外部信号，所以IC芯片可以用作无线存储器或无线处理器。
该实例可以与前述实施例和实例自由地组合。
实例4
在该实例中，说明在前述实施例或实例中描述的薄膜集成电路的用法。从衬底剥离的薄膜集成电路可以用作IC芯片210，例如，纸币、硬币、证券、无记名债券、证书(驾驶执照、居民卡等，参考图12A)、包装容器(包装纸、瓶等，参考图12B)、记录媒质例如DVD软件、CD或录像磁带(图12C)、交通工具例如汽车、摩托车或自行车(图12D)、日用品例如包或眼镜(图12E)、食品、服装、消费商品、电器等。电器表示液晶显示器件、EL显示器件、电视设备(称作电视或电视机)、蜂窝电话等。
可以通过粘贴到物品的表面上或嵌入物品中将IC芯片固定到物品。例如，可将IC芯片嵌入在书籍的纸张中或由有机树脂制成的包装的有机树脂中。可以通过提供IC芯片到纸币、硬币、证券、无记名债券、证书来防止伪造。通过提供IC芯片给包装容器、记录媒质、日用品、食品、服装、消费商品、电器等，可以使检查系统或在租用商店中使用的系统更有效。可以通过提供IC芯片给交通工具来防止仿制或盗窃。
通过将IC芯片施加到用于商品管理或分发的系统，可以使该系统复杂。例如，如图13A所示，将读出器/记录器295提供给具有显示部分294的便携式端子的侧面的情况和IC芯片296提供给物品297的侧面(图13A)的情况作为实例。在那种情况下，当IC芯片296保持在读出器/记录器295上方时，有关物品297的原料、原产地和分发过程的历史的信息显示在显示部分294上。作为另一实例，在带式运送机旁提供读出器/记录器295的情况下，可以容易地进行提供有IC芯片296的物品297的检查(图13B)。
该实例可以通过与前述实施例和实例自由地组合来实施。

Claims (19)

1.一种层压系统，包括：
传送装置，用于传送提供有多个薄膜集成电路的衬底；
第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；
第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离该薄膜集成电路；和
密封装置，用于将薄膜集成电路插入在第二薄片构件和第三薄片构件之间。
2.一种层压系统，包括：
传送装置，用于传送提供有多个薄膜集成电路的衬底；
缠绕有第一薄片构件的第一供应辊；
第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；
缠绕有第二薄片构件的第二供应辊；
第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离该薄膜集成电路；
缠绕有第三薄片构件的第三供应辊；
密封装置，用于将薄膜集成电路插入在第二薄片构件和第三薄片构件之间；和
接收辊，用于缠绕用第二薄片构件和第三薄片构件密封的薄膜集成电路。
3.一种层压系统，包括：
提供有多个薄膜集成电路的衬底；
缠绕有第一薄片构件的第一供应辊；
固定和移动装置，用于固定衬底以便衬底的一个表面与第一薄片构件相对，以及用于移动衬底以便该多个薄膜集成电路和第一薄片构件结合在一起；
第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；
缠绕有第二薄片的第二供应辊；
第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离该薄膜集成电路；
缠绕有第三薄片构件的第三供应辊，该第三薄片构件结合到薄膜集成电路的第一表面；
密封装置，用于用第二薄片构件和第三薄片构件密封薄膜集成电路；和
接收辊，用于缠绕用第二薄片构件和第三薄片构件密封的薄膜集成电路。
4.根据权利要求1至3中任一项的层压系统，其中密封装置具有彼此相对的两个辊，并且该两个辊的任一个或两个都具有加热装置。
5.根据权利要求1至3中任一项的层压系统，其中密封装置具有彼此相对的两个辊，传递薄膜集成电路通过该两个辊，并通过进行加压处理和加热处理中任一种或两种密封薄膜集成电路。
6.一种层压系统，包括：
传送装置，用于传送提供有多个薄膜集成电路的衬底；
缠绕有第一薄片构件的第一供应辊；
第一剥离装置，用于将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；
缠绕有第二薄片构件的第二供应辊；
第二剥离装置，用于将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离该薄膜集成电路；
用于通过将树脂挤到薄膜集成电路的第一表面上供应加热和熔融态树脂的装置；
密封装置，用于用第二薄片构件和树脂密封薄膜集成电路；和
接收辊，用于缠绕用第二薄片构件和树脂密封的薄膜集成电路。
7.根据权利要求1、2、3和6中任一项的层压系统，其中密封装置具有彼此相对的两个辊。
8.根据权利要求6的层压系统，其中密封装置具有彼此相对的两个辊，并且该两个辊的任一个或两个具有冷却装置。
9.根据权利要求6的层压系统，其中密封装置具有彼此相对的两个辊，传递薄膜集成电路通过该两个辊，并通过进行加压处理和加热处理中任一种或两种密封薄膜集成电路。
10.根据权利要求1、2、3和6中任一项的层压系统，其中第一剥离装置和第二剥离装置具有辊。
11.根据权利要求1、2、3和6中任一项的层压系统，其中第二剥离装置具有彼此相对的两个辊。
12.根据权利要求1、2、3和6中任一项的层压系统，其中第二剥离装置具有彼此相对的两个辊，并且该两个辊中的任一个或两个都具有加热装置。
13.根据权利要求1、2、3和6中任一项的层压系统，其中第二剥离装置具有彼此相对的两个辊，传递薄膜集成电路通过该两个辊，通过第二剥离装置从第一薄片构件剥离薄膜集成电路，并且该薄膜集成电路通过加压处理和加热处理中任一种或两种结合到第二薄片构件。
14.根据权利要求1、2、3和6中任一项的层压系统，其中第一薄片构件具有有粘附性质的至少一个表面。
15.根据权利要求1、2、3和6中任一项的层压系统，其中第二薄片构件和第三薄片构件是层压膜。
16.一种用于制造IC芯片的方法，包括步骤：
在具有绝缘表面的衬底上方形成剥离层；
在衬底上方形成多个薄膜集成电路；
在薄膜集成电路之间的边界处形成开口部分，以暴露出剥离层；
将包含卤素氟化物的气体或液体引入到开口部分中以移除剥离层；
将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；
将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离薄膜集成电路；
将薄膜集成电路的第一表面结合到第三薄片构件，以用第二薄片构件和第三薄片构件密封薄膜集成电路。
17.根据权利要求16的制造IC芯片的方法，其中在衬底上方形成多个薄膜晶体管和用作天线的导电层作为薄膜集成电路。
18.一种用于制造IC芯片的方法，包括步骤：
在衬底上方形成多个薄膜集成电路；
将薄膜集成电路的第一表面结合到第一薄片构件，以从衬底剥离薄膜集成电路；
将薄膜集成电路的相对第一表面的第二表面结合到第二薄片构件，以从第一薄片构件剥离薄膜集成电路；和
将薄膜集成电路的第一表面结合到第三薄片构件，以用第二薄片构件和第三薄片构件密封薄膜集成电路。
19.根据权利要求18的制造IC芯片的方法，其中在衬底上方形成多个薄膜晶体管和用作天线的导电层作为薄膜集成电路。
CNB2005800258794A 2004-07-30 2005-07-28 层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法 Expired - Fee Related CN100530575C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004224789 2004-07-30
JP224789/2004 2004-07-30

Publications (2)

Publication Number Publication Date
CN101002312A CN101002312A (zh) 2007-07-18
CN100530575C true CN100530575C (zh) 2009-08-19

Family

ID=35786393

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800258794A Expired - Fee Related CN100530575C (zh) 2004-07-30 2005-07-28 层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法

Country Status (4)

Country Link
US (1) US9053401B2 (zh)
KR (1) KR101254277B1 (zh)
CN (1) CN100530575C (zh)
WO (1) WO2006011665A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
DE502007001359D1 (de) * 2006-03-17 2009-10-01 Polyic Gmbh & Co Kg Verfahren zur Herstellung eines aktiven oder passiven elektronischen Bauteils und elektronisches Bauteil
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US7727809B2 (en) * 2006-05-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US8048777B2 (en) * 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8044813B1 (en) * 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP2008134694A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの付加方法およびｒｆパウダー付加基体シート
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008134695A (ja) * 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008134815A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダーの提供方法およびｒｆパウダー含有液
JP2008135951A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダー含有基体
JP2008134816A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダーの励起方法
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
WO2008081699A1 (ja) * 2006-12-28 2008-07-10 Philtech Inc. 基体シート
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
KR102411905B1 (ko) 2013-12-02 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
JP2015194815A (ja) 2014-03-31 2015-11-05 サトーホールディングス株式会社 Ｉｃタグ発行装置およびシールド板
JP6316065B2 (ja) * 2014-03-31 2018-04-25 サトーホールディングス株式会社 Ｉｃタグ発行装置
US9676175B2 (en) 2014-06-20 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus
CN104096978B (zh) * 2014-06-26 2015-11-25 长春光华微电子设备工程中心有限公司 不锈钢芯片激光切割加工与贴膜装置
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
CN106469780B (zh) * 2015-08-18 2018-02-13 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的工艺方法
CN106469767B (zh) * 2015-08-18 2017-12-01 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的装备系统
KR101983013B1 (ko) * 2015-09-25 2019-05-28 동우 화인켐 주식회사 필름 터치 센서 및 그 제조 방법
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10185190B2 (en) 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
CN107222974B (zh) * 2017-07-01 2019-04-12 华中科技大学 一种延性电路制作方法
CN107528009B (zh) * 2017-08-17 2020-02-28 武汉华星光电半导体显示技术有限公司 柔性基板剥离装置及剥离方法
US10751985B2 (en) * 2017-08-17 2020-08-25 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible substrate lifting device and method
KR102271268B1 (ko) * 2019-09-20 2021-06-30 재단법인대구경북과학기술원 전자장치 제조방법
FR3102403B1 (fr) * 2019-10-24 2021-12-03 Lcsys Procédé et machine de fabrication de cartes à puce en rouleaux, pour la réalisation de titres sécurisés

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785895A (en) * 1969-09-25 1974-01-15 Vitta Corp Tape transfer of sinterable conductive,semiconductive or insulating patterns to electronic component substrates
US4226526A (en) * 1976-10-04 1980-10-07 Harry Arthur Hele Spence-Bate Transport and positioning mechanism
BE902962A (fr) * 1984-07-25 1985-11-18 Nitto Electric Ind Co Procede et appareil de developpement du type a decollement
US4743334A (en) 1986-02-19 1988-05-10 D&K Custom Machine Design, Inc. Double sided laminating machine
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10236042A (ja) * 1997-02-27 1998-09-08 Toshiba Chem Corp 非接触データキャリアの製造方法
US6248199B1 (en) * 1999-04-26 2001-06-19 Soundcraft, Inc. Method for the continuous fabrication of access control and identification cards with embedded electronics or other elements
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP2001358198A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd 半導体装置の搬送方法および実装方法
JP3941362B2 (ja) * 2000-09-08 2007-07-04 日立化成工業株式会社 電子タグとそれを用いた電子標識
JP2002342728A (ja) * 2001-05-16 2002-11-29 Dainippon Printing Co Ltd ラベル加工用ｉｃタグインレットと製造方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
US6883573B2 (en) 2002-04-04 2005-04-26 Japan Servo Co., Ltd. Lamination system
JP4215998B2 (ja) 2002-04-30 2009-01-28 リンテック株式会社 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置
JP3868332B2 (ja) * 2002-05-23 2007-01-17 トッパン・フォームズ株式会社 Ｉｃタグラミネート装置および方法
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4012019B2 (ja) * 2002-08-30 2007-11-21 大日本印刷株式会社 アンテナ配線パターンの形成方法
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법

Also Published As

Publication number Publication date
US9053401B2 (en) 2015-06-09
US20080042168A1 (en) 2008-02-21
CN101002312A (zh) 2007-07-18
WO2006011665A1 (en) 2006-02-02
KR20070046855A (ko) 2007-05-03
KR101254277B1 (ko) 2013-04-15

Similar Documents

Publication Publication Date Title
CN100530575C (zh) 层压系统、ic薄片、ic薄片卷、以及ic芯片的制造方法
US7591863B2 (en) Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP4749074B2 (ja) Ｉｃチップの作製方法及び装置
US8530335B2 (en) Method for manufacturing semiconductor device
US9536755B2 (en) Laminating system
CN100499022C (zh) Ic芯片及其制造方法
US7354801B2 (en) Method for manufacturing semiconductor device
US9559129B2 (en) Semiconductor device having antenna and method for manufacturing thereof
CN100573569C (zh) 半导体装置
US11188805B2 (en) Lamination system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
US8242592B2 (en) IC chip, antenna, and manufacturing method of the IC chip and the antenna
JP5298216B2 (ja) 半導体装置
JP5025103B2 (ja) Ｉｃチップの作製方法
JP2007180515A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20180728