KR20070039559A - 박막 집적 회로를 제조하는 방법 - Google Patents

박막 집적 회로를 제조하는 방법 Download PDF

Info

Publication number
KR20070039559A
KR20070039559A KR1020077001753A KR20077001753A KR20070039559A KR 20070039559 A KR20070039559 A KR 20070039559A KR 1020077001753 A KR1020077001753 A KR 1020077001753A KR 20077001753 A KR20077001753 A KR 20077001753A KR 20070039559 A KR20070039559 A KR 20070039559A
Authority
KR
South Korea
Prior art keywords
region
separation layer
layer
thin film
integrated circuit
Prior art date
Application number
KR1020077001753A
Other languages
English (en)
Other versions
KR101139713B1 (ko
Inventor
타쿠야 추루메
코지 다이리키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070039559A publication Critical patent/KR20070039559A/ko
Application granted granted Critical
Publication of KR101139713B1 publication Critical patent/KR101139713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 목적은 베이스 물질로 옮기는 공정 동안 박막 집적 회로가 이탈되는 것을 방지하는 것이다. 본 발명의 제조 방법에 의해, 분리층은 기판의 표면 위에 선택적으로 형성된다; 따라서, 분리층이 제공되는 제1 영역 및 분리층이 제공되지 않는 제2 영역이 형성된다. 박막 집적 회로가 분리층 위에 형성된다. 다음, 분리층을 노출하기 위한 개구부가 형성되고, 에칭제가 개구부에 도입되어 분리층을 제거한다. 따라서, 분리층이 제공된 영역에 공간이 생성되고, 반면 분리층이 없는 영역에는 공간이 생성되지 않는다. 따라서, 박막 집적 회로는 분리층이 제거된 후에도, 그 후에 공간이 생성되지 않는 영역을 제공함으로써, 이탈되는 것이 방지될 수 있다.
박막 집적 회로

Description

박막 집적 회로를 제조하는 방법{METHOD FOR MANUFACTURING THIN FILM INTEGRATED CIRCUIT}
본 발명은 박막 집적 회로를 제조하는 방법에 관한 것이다.
최근 몇 년 동안, 절연 기판에 형성된 박막 집적 회로를 옮기기(transfer) 위한 기술이 개발되어 왔다. 이러한 기술에 따르면, 예를 들어, 박막 집적 회로와 기판 사이에 분리층을 제공하고, 할로겐 함유 가스로 분리층을 제거함으로써, 박막 집적 회로가 지지 기판으로부터 분리되고, 다음 옮겨진다. (예를 들어, 참조1: 일본 특허 공개공보 평8-254686호)
참조 1에 따르면, 분리층은 기판의 표면 중 일측 위에 형성되고, 박막 집적 회로가 분리층 위에 형성된다. 다음, 분리층이 제거된다. 따라서, 박막 집적 회로는 기판으로부터 분리되고, 기판과 박막 집적 회로 사이에 공간이 생성된다. 그 후, 박막 집적 회로는 베이스 물질 상에 부착된다. 박막 집적 회로는 수 μm의 두께로 매우 얇고, 극도로 가볍다. 따라서, 박막 집적 회로가 베이스 물질 상에 부착되기 전에 기판으로부터 이탈된다(peel off)는 문제가 있다. 이러한 문제를 감안하여, 본 발명은 박막 집적 회로가 이탈되는 것을 방지하는 것을 목적으로 한다. 또한, 본 발명은 분리층을 제거한 후 베이스 물질 상에 박막 집적 회로를 용이하게 옮기는 것을 또다른 목적으로 한다.
본 발명에 따르면, 분리층이 기판의 표면에 형성된 후, 분리층은 선택적으로 제거된다. 따라서, 분리층이 제공되는 제1 영역 및 분리층이 제공되지 않는 제2 영역이 형성된다. 이어서, 절연막이 기저막으로서 전체 표면 위에 형성된다. 결과적으로, 절연막은 제1 영역에서 분리층과 접촉하고, 제2 영역에서는 기판과 접촉한다.
복수의 소자들을 포함하는 박막 집적 회로 및 안테나로 동작하는 도전층이 제1 영역에서 절연막 위에 형성된다. 다음, 개구부가 형성되고, 개구부에 에칭제를 투입하여 분리층이 제거된다. 이 경우, 분리층이 제공되는 제1 영역에서 기판 및 절연막 사이에 공간이 생성되고, 반면 절연층이 제공되지 않는 제2 영역에서 기판 및 절연막이 서로 접촉한다.
따라서, 분리막이 제거된 후에도, 절연막 위에 제공된 박막 집적 회로는 기판 및 절연막이 서로 접촉하는 영역을 제공함으로써 이탈되는 것이 방지될 수 있다. 박막 집적 회로는 기판에 의해 유지될 수 있고, 박막 집적 회로는 기판 및 절연막이 서로 접촉하는 영역을 제공함으로써 베이스 물질 상에 용이하게 옮겨질 수 있다.
본 발명에 따른 박막 집적 회로의 제조 방법은, 절연 표면을 갖는 기판 위의 제1 영역 및 제2 영역에 분리층을 형성하는 단계; 상기 제2 영역의 상기 분리층만을 제거하는 단계; 상기 절연 기판 및 상기 분리층과 접촉하도록 절연막을 형성하는 단계; 상기 제1 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계; 상기 복수의 소자들 및 상기 도전층이 형성되지 않은 영역에서 상기 분리층을 노출하도록 개구부를 선택적으로 형성하는 단계; 및 상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함한다.
본 발명에 따른 박막 집적 회로의 제조 방법은, 절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계; 상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계; 상기 제4 영역에서 상기 분리층을 제거하는 단계; 상기 분리층 및 상기 절연 기판에 접촉하도록 절연막을 형성하는 단계; 상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계; 상기 분리층을 노출하도록, 상기 복수의 소자들 및 도전층이 형성된 제5 영역의 주변의 제6 영역에 개구부를 선택적으로 형성하는 단계; 상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고, 상기 제3 영역의 상기 분리층을 선택적으로 제거하는 단계에서, 상기 제3 영역에 포함된 제5 영역 및 제6 영역 이외의 제7 영역의 상기 분리층은 제거되나, 상기 제5 및 제6 영역의 분리층은 제거되지 않는다.
본 발명에 따른 박막 집적 회로의 제조 방법은, 절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계; 상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계; 상기 제4 영역에서 상기 분리층을 제거하는 단계; 상기 분리층 및 상기 기판에 접촉하도록 절연막을 형성하는 단계; 상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계; 상기 분리층을 노출하도록, 상기 복수의 소자들 및 도전층이 형성된 제5 영역 및 제5 영역의 주변의 제8 영역 이외의 제6 영역에 개구부를 형성하는 단계; 상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고, 상기 제3 영역의 상기 분리층을 선택적으로 제거하는 단계에서, 상기 제3 영역에 포함된 제8 영역의 상기 분리층은 선택적으로 제거되나, 상기 제5 및 제6 영역의 분리층은 제거되지 않는다.
본 발명에 따른 박막 집적 회로의 제조 방법은, 절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계; 상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계; 상기 제4 영역에서 상기 분리층을 제거하는 단계; 상기 분리층 및 상기 기판에 접촉하도록 절연막을 형성하는 단계; 상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계; 상기 분리층을 노출하도록, 상기 복수의 소자들 및 도전층이 형성된 제9 영역 이외의 제10 영역에 개구부를 선택적으로 형성하는 단계; 상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고, 상기 제3 영역의 상기 분리층을 선택적으로 제거하는 단계에서, 상기 제3 영역에 포함된 제9 영역의 상기 분리층은 선택적으로 제거되나, 상기 제9 영역 이외의 분리층은 제거되지 않는다.
전술한 구조를 갖는 박막 집적 회로의 제조 방법들에서, "절연 표면을 갖는 기판 위의 제1 영역 및 제2 영역에 분리층을 형성하고, 상기 제2 영역의 상기 분리층을 제거하는 단계"는 "절연 표면을 갖는 기판 위의 제1 영역 및 제11 영역에 분리층을 형성하고, 상기 제11 영역에서 상기 분리층을 선택적으로 제거하는 단계"로 바뀔 수 있다. 유사하게, "절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하고, 상기 제3 영역에서 상기 분리층을 선택적으로 제거하고, 상기 제4 영역에서 상기 분리층을 제거하는 단계"는 "절연 표면을 갖는 기판 위의 제3 영역 및 제12 영역에 분리층을 형성하고, 상기 제3 영역 및 제12 영역에서 상기 분리층을 선택적으로 제거하는 단계"로 바뀔 수 있다. 또한, 상기 에칭제는 할로겐 플루오라이드를 함유하는 가스 또는 액체이다.
본 발명에 따르면, 분리층이 제거된 후에도, 기판이 절연막과 접촉하는 영역을 제공함으로서 절연막 위에 있는 박막 집적 회로가 이탈되는 것이 방지된다. 덧붙여, 박막 집적 회로는 용이하게 베이스 물질 위로 옮겨진다. 왜냐하면, 기판이 절연막과 접촉하는 영역을 제공함으로써, 박막 집적 회로가 기판에 의해 유지될 수 있기 때문이다.
본 발명에 따라 박막 집적 회로가 기판에 의해 유지될 때, 기판은 그 위에 유지된 박막 집적 회로와 함께 옮겨질 수 있고, 따라서 운송 수단을 포함하는 대량생산 장치에 응용될 수 있다. 예를 들어, 박막 집적 회로를 유지하는 기판이 얇은 디바이스로 옮겨질 때, 박막 집적 회로를 얇게 만드는 공정이 연속적으로 수행될 수 있다.
전술한 구조에 따르면, 박막 집적 회로의 한 유닛을 갖는 제1 영역 및 제2 영역이 분리되어 형성된다. 오직 미리 결정된 박막 집적 회로가 베이스 물질로 옮겨질 수 있다.
제1 영역 및 제2 영역이 하나의 박막 집적 회로에 하나의 유닛으로서 분리되어 형성되기 때문에, 복수의 박막 집적 회로들이 분리층을 제거한 후에 절단되는(sectioned) 것이 불필요하다. 즉, 복수의 박막 집적 회로들은 박막 집적 회로가 베이스 물질로 옮겨질 때 이미 절단되었다.
도1a~1c는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도2a~2d는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도3a 및 3b는 본 발명에 따른 박막 집적 회로를 도시한다;
도4a 및 4b는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도5a~5d는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도6a 및 6b는 본 발명에 따른 박막 집적 회로를 도시한다;
도7a 및 7b는 본 발명에 따른 박막 집적 회로를 도시한다;
도8a~8d는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도9a~9c는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도10a~10d는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도11a~11c 각각은 본 발명에 따른 레이아웃의 예를 도시한다;
도12는 본 발명에 따른 박막 집적 회로의 블록도를 도시한다;
도13a~13e 각각은 박막 집적 회로를 갖는 응용 예를 도시한다;
도14a 및 14b 각각은 박막 집적 회로의 응용 예를 도시한다;
도15a 및 15b는 본 발명에 따른 박막 집적 회로의 제조 방법을 도시한다;
도16a 및 16b 각각은 본 발명에 따른 박막 집적 회로를 도시한다; 및
도17a 및 17b 각각은 본 발명에 따른 박막 집적 회로를 도시한다.
본 발명을 실행하기 위한 최선의 형태
본 발명에 따른 실시 형태 및 실시예들이 첨부된 도면들을 참조하여 이하에서 설명하도록 한다. 본 발명은 여러 상이한 형태들로 실행될 수 있고, 여기에서 개시된 형태들 및 상세들은 본 발명의 사상 및 범위를 벗어나지 않으면서 다양한 방법들로 변형될 수 있다는 것을 당업자는 용이하게 이해할 수 있을 것이다. 본 발명은 이하에서 주어진 실시 형태 및 실시예들의 설명에 한정되는 것으로 해석되어서는 안 된다. 본 발명에 따른 다음의 구조들에서 동일한 부분들에 대해 이용되는 동일한 참조 번호들이 모든 도면들에 걸쳐 이용되었다는 것을 주의한다.
본 발명에 따른 박막 집적 회로의 제조 방법에 관해, 4가지 제조 방법들이 예로서 도면들을 참조하여 설명된다.
제1 제조 방법이 도1a~1c 및 도2a~2d를 참조하여 설명된다.
분리층이 절연 표면을 갖는 기판(101)의 일 표면 위에 형성된다. 다음, 분리 층이 선택적으로 제거되어, 분리층이 제공되는 제1 영역(115) 및 분리층이 제거된 제2 영역(116)을 형성한다(도1a). 분리층이 제공되는 제1 영역(115)에서, 박막 집적 회로가 후에 형성될 것이다. 분리층이 제거된 제2 영역(116)은, 그 안에 박막 집적 회로가 제공되지 않으며, 기판(101)이 후에 형성되는 절연막과 접촉하는 영역이 된다.
본 발명에 따르면, 제1 영역(115) 및 제2 영역(116)은 하나의 박막 집적 회로 내에서 하나의 유닛으로서 분리되어 형성되고, 따라서 오직 희망하는 박막 집적 회로가 베이스 물질 위로 전달될 수 있다. 또한, 제1 영역(115) 및 제2 영역(116)은 하나의 유닛으로서 하나의 박막 집적 회로 내에 분리되어 형성되기 때문에, 복수의 박막 집적 회로들은 그것들을 베이스 물질 위로 옮기는 단계에 의해 자동으로 각각 절단된다. 따라서, 복수의 박막 집적 회로들을 절단하는 단계는 생략될 수 있다.
절연 표면을 갖는 기판(101)은 유리 기판, 석영 기판, 플라스틱 기판, 아크릴과 같은 플렉서블 합성 수지 기판, 또는 금속 기판에 대응한다. 덧붙여, 분리층은 스퍼터링 또는 플라즈마 CVD와 같은 공지의 방법으로 실리콘 함유층을 형성함으로써 얻어진다. 실리콘 함유층은 비정질 반도체층, 비정질 상태 및 결정질 상태가 혼합된 반정질(semiamorphous) 반도체층, 또는 결정질 반도체층에 대응한다.
광식각법(photolithography) 공정은 선택적으로 분리층을 제거하는데 채택될 수 있다. 전술한 바와 같이, 분리층은 기판(101)의 일 측의 전체 표면 위에 형성되고, 분리층은 선택적으로 제거된다. 그러나, 본 발명은 이것에 한정되는 것은 아니 다. 분리층은 금속 마스크와 같은 마스크를 이용해 기판(101) 위에 선택적으로 형성될 수도 있다.
다음, 도1a~1c 및 도2a~2d를 참조하여 다음 단계들을 설명하도록 한다. 도1a~1c에서의 A-B 라인은 도2a~2d의 단면도에서 A-B 라인에 대응한다.
절연막(105)은 기저막으로 형성되어 기판(101) 및 분리층들(102~104)과 접촉한다(도1b 및 도2a). 절연막(105)은 제1 영역(115)에서 분리층들(102~104)과 접촉하고, 제2 영역(116)에서 기판(101)과 접촉한다. 절연막(105)은 플라즈마 CVD 또는 스퍼터링과 같은 공지의 방법으로, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 질화 산화물 등으로부터 형성된다.
이어서, 복수의 소자들(소자 그룹)(106)이 제1 영역(115) 내의 절연막(105) 위에 형성된다. 복수의 소자들(106)은 예를 들어 하나 또는 복수 종류의 박막 트랜지스터, 캐패시터 소자, 저항 소자, 다이오드 등을 포함한다. 여기에서, 두 개의 트랜지스터들(117,118)이 복수의 소자들(106) 내에 형성된다. 다음, 절연막(107)이 형성되어 복수의 소자들(106)을 덮고, 절연막(108)이 절연막(107) 위에 형성된다. 다음, 안테나로 동작하는 도전막(110)이 절연막(108) 위에 형성된다. 보호막(111)으로 동작하는 절연막이 도전층(110) 위에 형성된다. 전술한 단계들을 통해, 복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 완성된다. 도1b의 상면도는 트랜지스터들(117,118)로서 트랜지스터(117,118)의 활성층들만을 도시하고 있고, 활성층들 위에 제공되는 도전층(110) 등을 도시하지 않는다는 것을 주의한다.
절연막들(107,108,111)은 유기 물질 또는 무기 물질로부터 형성된다. 폴리이미드, 아크릴, 폴리아미드, 실록산, 에폭시 등이 유기 물질로 이용된다. 실록산은 실리콘(Si) 및 산소(O)의 결합에 의해 형성되는 골격 및, 치환기로서 적어도 수소를 포함하는 유기 그룹(예컨대 알킬 그룹 또는 방향족 탄화수소)을 포함한다. 덧붙여, 불소가 치환기로서 이용될 수 있다. 또한, 불소 및 적어도 수소를 포함하는 유기 그룹이 치환기로서 이용될 수 있다. 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 질화 산화물 등이 무기 물질로서 이용된다.
개구부(112,113)는 복수의 소자들(106) 및 도전층(110)이 형성되는 영역의 외측에 선택적으로 형성되어 분리층들(102~104)을 노출시킨다(도1c 및 도2b). 즉, 개구부들은 복수의 소자들(106) 및 도전층(110)이 형성되는 영역의 주변에 선택적으로 형성된다. 개구부들은 예컨대 마스크를 이용하여 에칭함으로써 형성된다. 도1c에서, 개구부들이 점선으로 표시된 사각형으로 도시된다.
개구부는 전술한 에칭을 대신해서 레이저 조사(irradiation)에 의해 형성될 수 있다는 것을 주의한다.
다음, 분리층들(102~104)을 제거하기 위한 에칭제가 개구부들(112,113)에 도입되어, 분리층들(102~104)을 제거한다(도2c). 할로겐 플루오라이드(halogen fluoride)를 함유하는 가스 또는 액체가 에칭제로 이용된다. 예컨대, 3불화염소(ClF3)가 할로겐 플루오라이드 함유 가스로서 이용된다.
복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 베이 스 물질(114) 위에 부착되고, 박막 집적 회로(109)는 기판(101)으로부터 분리된다(도2d). 이때, 분리층들(102~104)이 제거되는 부분은 베이스 물질(114) 위에 부착되고, 기판(101)으로부터 완전히 분리되며, 반면 기판(101)이 절연막(105)과 접촉하는 부분은 기판(101)에 의해 유지된다.
본 발명은 전술한 형태에 한정되는 것은 아니다. 박막 집적 회로(109)가 베이스 물질(114)에 부착될 때, 기판(101)이 절연막(105)에 접촉하는 부분은 또한 베이스 물질(114)에 부착되고, 어떤 경우들에 있어서는, 기판(101)으로부터 분리된다.
플라스틱, 양면 테이프 등과 같은 플렉서블 기판이 베이스 물질(114)로서 이용될 수 있다. 열경화성 수지와 같은 접착제로 형성된 접착성 표면이 플렉서블 기판에 제공될 수 있다. 덧붙여, 박막 집적 회로는 베이스 물질(114)을 이용하지 않고 물체의 표면에 부착될 수 있다. 결과적으로, 박막 집적 회로가 제공될 물건은 더 얇고 가볍게 만들어질 수 있다.
전술한 방법은 분리층이 선택적으로 형성되는 일 특징을 갖는다. 이 특징에 따르면, 절연막(105)의 일부가 분리층을 제거한 후에도 기판(101)에 접촉하기 때문에, 박막 집적 회로(109)가 기판(101)에 의해 유지될 수 있다. 따라서, 박막 집적 회로(109)는 이탈되는 것이 방지될 수 있다.
제2 제조 방법은 도3a, 3b, 4a, 4b 및 5a~5d를 참조하여 설명된다.
절연 표면을 갖는 기판(101)의 일 표면 위에 분리층이 형성된다. 다음, 분리층은 선택적으로 제거되어, 분리층이 선택적으로 제공되는 제3 영역(138) 및, 분리 층이 제거되는 제4 영역(139)을 형성한다(도3a 및 도3b; 도3a에서의 라인 C-D는 도3b의 라인 C-D에 대응한다). 분리층이 선택적으로 제공되는 제3 영역(138)에서, 박막 집적 회로가 후에 형성될 것이다. 분리층이 제거된 제4 영역(139)은 그 안에 박막 집적 회로가 제공되지 않으면서, 기판(101)이 후에 형성될 절연막에 접촉하는 영역이 된다.
본 발명에 따르면, 제3 영역(138) 및 제4 영역(139)은 하나의 유닛으로서 하나의 박막 집적 회로 내에서 분리되어 형성되고, 따라서 오직 희망하는 박막 집적 회로가 베이스 물질 위로 전달될 수 있다. 또한, 제3 영역(138) 및 제4 영역(139)은 하나의 유닛으로서 하나의 박막 집적 회로 내에 분리되어 형성되기 때문에, 복수의 박막 집적 회로들은 그것들을 베이스 물질 위로 옮기는 단계에 의해 자동으로 각각 절단된다. 따라서, 복수의 박막 집적 회로들을 절단하는 단계는 생략될 수 있다.
다음, 다음 단계들이 도4a, 4b 및 5a~5d를 참조하여 설명된다. 도3a,4a,4b의 라인 A-B는 도5a~5d의 라인 A-B에 대응한다.
절연막(105)이 기판(101) 및 분리층들(121,122)에 접촉하도록 형성된다(도4a 및 도5a). 절연막(105)은 제3 영역(138)에서 분리층들(121,122) 및 기판(101)과 접촉하고, 제4 영역(139)에서 기판(101)과 접촉한다.
이어서, 복수의 소자들을 포함하는 복수의 소자들(106)이 절연막(105) 위에 형성된다. 트랜지스터들(117,118)의 활성층들만이 도4a 및 4b에서 트랜지스터들(117,118)로서 도시되었다는 것을 주의한다. 여기에서, 두 트랜지스터 들(117,118)은 복수의 소자들(106) 내에 형성된다. 다음, 절연막(107)이 복수의 소자들(106)을 덮도록 형성되고, 절연막(108)이 절연막(107) 위에 형성된다. 다음, 안테나로서 동작하는 도전층(110)이 절연막(108) 위에 형성된다. 보호막(111)으로서 동작하는 절연막이 도전층(110) 위에 형성된다. 전술한 단계들을 통해, 복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 완성된다.
개구부(123,124)는 복수의 소자들(106) 및 도전층(110)이 형성되는 영역(이하, 제5 영역(135))의 주변 영역(이하, 제6 영역(136))에 선택적으로 형성되어 분리층들(121,122)을 노출시킨다(도4b 및 도5b). 즉, 개구부들(123,124)은 복수의 소자들(106) 및 도전층(110)이 형성되는 제5 영역(135)의 주변에 선택적으로 형성된다.
다음, 분리층들(121,122)을 제거하기 위한 에칭제가 개구부들(123,124)에 도입되어, 분리층들(121~122)을 제거한다(도5c). 할로겐 플루오라이드를 함유하는 가스 또는 액체가 에칭제로 이용된다.
복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 베이스 물질(114) 위에 부착되고, 박막 집적 회로(109)는 기판(101)으로부터 분리된다(도5d). 이때, 분리층들(102~104)이 제거되는 부분은 베이스 물질(114) 위에 부착되고, 반면 기판(101)이 절연막(105)과 접촉하는 부분은 기판(101)에 의해 유지된다.
본 발명은 전술한 형태에 한정되는 것은 아니다. 박막 집적 회로(109)가 베이스 물질(114)에 부착될 때, 어떤 경우들에 있어서는, 기판(101)이 절연막(105)에 접촉하는 부분은 또한 베이스 물질(114)에 부착되고, 기판(101)으로부터 분리된다.
이 제조 방법은, 제3 영역(138) 내의 분리층을 선택적으로 제거하는 단계에서, 제3 영역(138) 내에 그러나 제5 영역(135) 및 제6 영역(136) 외부에 존재하는 제7 영역(137)의 분리층이 제거되나, 제5 영역(135) 및 제6 영역(136)의 분리층이 제거되지 않는다는 일 특징을 갖는다. 덧붙여, 또다른 특징은 개구부들이 제6 영역(136) 내에 선택적으로 제공된다는 것이다.
즉, 제3 영역(138)은 넓게 제5 영역(135), 제6 영역(136) 및 제7 영역(137)으로 분할된다. 제5 영역(135)은 분리층, 소자 그룹(106) 및 도전층(110)이 제공되는 영역이고, 제6 영역(136)은 분리층이 제공되나 복수의 소자들(106) 및 도전층(110)은 제공되지 않는 영역이고, 제7 영역(137)은 분리층, 복수의 소자들(106) 및 도전층(110) 모두가 제공되지 않는 영역이다.
전술한 바와 같이, 분리층을 선택적으로 제공함으로써, 절연막(105)의 일부가 절연층을 제거한 후에도 기판(101)과 접촉한다. 따라서, 박막 집적 회로(109)가 기판(101)에 의해 유지될 수 있고, 따라서 박막 집적 회로(109)는 이탈되는 것이 방지될 수 있다.
제3 제조 방법은 도6a, 6b, 7a, 7b 및 8a~8d를 참조하여 설명된다.
절연 표면을 갖는 기판(101)의 일 표면 위에 분리층이 형성된다. 다음, 분리층은 선택적으로 제거되어, 분리층이 선택적으로 제공되는 제3 영역(138) 및, 분리층이 제거되는 제4 영역(139)을 형성한다(도6a 및 도6b; 도6a에서의 라인 C-D는 도6b의 라인 C-D에 대응한다). 분리층이 선택적으로 제공되는 제3 영역(138)에서, 박 막 집적 회로가 후에 형성될 것이다. 분리층이 제거된 제4 영역(139)은 그 안에 박막 집적 회로가 제공되지 않으면서, 기판(101)이 후에 형성될 절연막에 접촉하는 영역이 된다.
본 발명에 따르면, 제3 영역(138) 및 제4 영역(139)은 하나의 유닛으로서 하나의 박막 집적 회로 내에서 분리되어 형성되고, 따라서 오직 희망하는 박막 집적 회로가 베이스 물질 위로 전달될 수 있다. 또한, 제3 영역(138) 및 제4 영역(139)은 하나의 유닛으로서 하나의 박막 집적 회로 내에 분리되어 형성되기 때문에, 복수의 박막 집적 회로들은 그것들을 베이스 물질 위로 옮기는 단계에 의해 자동으로 각각 절단된다. 따라서, 복수의 박막 집적 회로들을 절단하는 단계는 생략될 수 있다.
다음, 다음 단계들이 도7a, 7b 및 8a~8d를 참조하여 설명된다. 도6a,7a,7b의 라인 A-B는 도8a~8d의 라인 A-B에 대응한다.
절연막(105)이 기판(101) 및 기저막으로서의 분리층(125)에 접촉하도록 형성된다(도7a 및 도8a). 절연막(105)은 제3 영역(138)에서 분리층(125) 및 기판(101)과 접촉하고, 제4 영역(139)에서 기판(101)과 접촉한다.
이어서, 복수의 소자들을 포함하는 복수의 소자들(106)이 절연막(105) 위에 형성된다. 여기에서, 두 트랜지스터들(117,118)은 복수의 소자들(106) 내에 형성된다. 트랜지스터들(117,118)의 활성층들만이 도7a 및 7b에서 트랜지스터들(117,118)로서 도시되었다는 것을 주의한다. 다음, 절연막(107)이 복수의 소자들(106)을 덮도록 형성되고, 절연막(108)이 절연막(107) 위에 형성된다. 다음, 안테나로서 동작 하는 도전층(110)이 절연막(108) 위에 형성된다. 보호막(111)으로서 동작하는 절연막이 도전층(110) 위에 형성된다. 전술한 단계들을 통해, 복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 완성된다.
개구부(126)는 복수의 소자들(106) 및 도전층(110)이 형성되는 영역(이하, 제5 영역(135)) 및 제5 영역의 주변 영역(이하, 제8 영역(147)) 이외의 영역(이하, 제6 영역(136))에 형성되어 분리층(125)을 노출시킨다(도7b 및 도8b). 여기에서, 제5 영역(135)은 복수의 소자들(106) 및 도전층(110)이 제공되는 영역이고, 제8 영역(147)은 제5 영역(135)의 주변 영역이고, 및 제6 영역(136)은 제5 영역(135) 및 제8 영역(147) 이외의 영역이다. 제6 영역(136) 및 제8 영역(147)은 제5 영역(135)으로부터의 거리에 따라 결정된다. 예를 들어, 제5 영역(135)으로부터 일정 거리로 위치하는 영역은 제8 영역(147)으로 참조될 수 있고, 상기 영역들 이외의 영역은 제6 영역(136)으로 참조될 수 있다.
다음, 분리층(125)을 제거하기 위한 에칭제가 개구부(126)에 도입되어, 분리층(125)을 제거한다(도8c). 할로겐 플루오라이드를 함유하는 가스 또는 액체가 에칭제로 이용된다.
복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 베이스 물질(114) 위에 부착되고, 박막 집적 회로(109)는 기판(101)으로부터 분리된다(도8d). 이때, 분리층들이 제거되는 부분은 베이스 물질(114) 위에 부착되고, 반면 기판(101)이 절연막(105)과 접촉하는 부분은 기판(101)에 의해 유지된다.
본 발명은 전술한 형태에 한정되는 것은 아니다. 박막 집적 회로(109)가 베 이스 물질(114)에 부착될 때, 어떤 경우들에 있어서는, 기판(101)이 절연막(105)에 접촉하는 부분은 또한 베이스 물질(114)에 부착되고, 기판(101)으로부터 분리된다.
이 제조 방법은, 제3 영역(138) 내의 분리층을 선택적으로 제거하는 단계에서, 제3 영역(138) 내에 포함된 제8 영역(147) 내의 분리층은 선택적으로 제거되나, 제5 영역(135) 및 제6 영역(136)의 분리층은 제거되지 않는 일 특징을 갖는다.
즉, 제3 영역(138)은 크게 제5 영역(135), 제6 영역(136) 및 제8 영역(147)으로 분할된다. 제5 영역(135)은 분리층, 소자 그룹(106) 및 도전층(110)이 제공되는 영역이고, 제8 영역(147)은 분리층이 선택적으로 제공되나 복수의 소자들(106) 및 도전층(106)은 제공되지 않는 영역이고, 제6 영역(136)은 분리층이 제공되나 복수의 소자들(106) 및 도전층(110)은 제공되지 않는 영역이다. 제6 영역(136)은 개구부가 제공되는 영역이다.
전술한 바와 같이, 분리층을 선택적으로 제공함으로써, 절연막(105)의 일부가 절연층을 제거한 후에도 기판(101)과 접촉한다. 따라서, 박막 집적 회로(109)가 기판(101)에 의해 유지될 수 있고, 따라서 박막 집적 회로(109)는 이탈되는 것이 방지될 수 있다.
제4 제조 방법은 도6a, 6b, 9a~9c 및 10a~10d를 참조하여 설명된다.
절연 표면을 갖는 기판(101)의 일 표면 위에 분리층이 형성된다. 다음, 분리층은 선택적으로 제거되어, 분리층이 선택적으로 제공되는 제3 영역(138) 및, 분리층이 제거되는 제4 영역(139)을 형성한다(도6a 및 도6b). 이 단계들은 제3 제조 방법의 단계들과 유사하다.
다음, 다음 단계들이 도9a~9c 및 10a~10d를 참조하여 설명된다. 도9a~9c의 라인 A-B는 도10a~10d의 단면도의 라인 A-B에 대응한다.
절연막(105)이 기판(101) 및 기저막으로서의 분리층(131)에 접촉하도록 형성된다(도9b 및 도10a). 절연막(105)은 제3 영역(138)에서 분리층(131) 및 기판(101)과 접촉하고, 제4 영역(139)에서 기판(101)과 접촉한다. 도9a에서, 분리층(131)이 제공되지 않는 영역이 사선으로 표시되지 않은 사각형으로 도시되었다.
이어서, 복수의 소자들을 포함하는 복수의 소자들(106)이 절연막(105) 위에 형성된다. 여기에서, 두 트랜지스터들(117,118)은 복수의 소자들(106) 내에 형성된다. 트랜지스터들(117,118)의 활성층들만이 도9a~9c에서 트랜지스터들(117,118)로서 도시되었다는 것을 주의한다. 다음, 절연막(107)이 복수의 소자들(106)을 덮도록 형성되고, 절연막(108)이 절연막(107) 위에 형성된다. 다음, 안테나로서 동작하는 도전층(110)이 절연막(108) 위에 형성된다. 보호막(111)으로서 동작하는 절연막이 도전층(110) 위에 형성된다. 전술한 단계들을 통해, 복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 완성된다.
이 단계에서, 기판(101)이 절연막(105)과 접촉하지 않는 영역이 박막 집적 회로(109)가 제공되는 영역과 중첩되도록 제공되는 것을 주의한다. 기판(101)이 절연막(105)과 접촉하는 이러한 영역은 박막 집적 회로(109)가 베이스 물질(114)에 부착될 때 기판(101)으로부터 분리되지 않는다. 따라서, 기판(101)이 절연막(105)에 접촉하는 영역의 면적은 가급적 적은 것이 바람직하다.
다음, 개구부(132)는 복수의 소자들(106) 및 도전층(110)이 제공되는 영역 (이하, 제9 영역(148)) 외부에 위치하는 영역(이하, 제10 영역(149))에 선택적으로 형성되어 분리층(131)을 노출시킨다(도9c 및 도10b).
다음, 분리층(131)을 제거하기 위한 에칭제가 개구부(132)에 도입되어, 분리층(131)을 제거한다(도10c). 할로겐 플루오라이드를 함유하는 가스 또는 액체가 에칭제로 이용된다.
복수의 소자들(106) 및 도전층(110)을 포함하는 박막 집적 회로(109)가 베이스 물질(114) 위에 부착되고, 박막 집적 회로(109)는 기판(101)으로부터 분리된다(도10d). 이때, 기판(101)이 절연막(105)과 접촉하는 부분이 또한, 분리층이 제거되는 부분에 덧붙여, 베이스 물질(114)에 부착된다.
이 제조 방법은, 제3 영역(138) 내의 분리층을 선택적으로 제거하는 단계에서, 제3 영역(138) 내에 포함된 제5 영역(135) 내의 분리층은 선택적으로 제거되나, 제6 영역(136)의 분리층은 제거되지 않는 일 특징을 갖는다.
즉, 제3 영역(138)은 크게 제9 영역(148) 및 제10 영역(149)으로 분할된다. 제9 영역(148)은 분리층이 선택적으로 제공되고, 복수의 소자들(106) 및 도전층(110)이 제공되는 영역이고, 제10 영역(149)은 분리층이 제공되나 복수의 소자들(106) 및 도전층(110)은 제공되지 않는 영역이다. 덧붙여, 제10 영역(149)은 개구부가 제공되는 영역이다.
전술한 바와 같이, 분리층을 선택적으로 제공함으로써, 절연막(105)의 일부가 분리층을 제거한 후에도 기판(101)과 접촉한다. 따라서, 박막 집적 회로(109)가 기판(101)에 의해 유지될 수 있고, 따라서 박막 집적 회로(109)는 이탈되는 것이 방지될 수 있다.
제1 제조 방법에서, 제2 영역들(116) 내의 모든 분리층들이 제거된다; 그러나 본 발명은 이것에 한정되는 것은 아니다는 것을 주의한다. 분리층이 선택적으로 제거되는 제11 영역(145)이 제2 영역(116)을 대신하여 형성될 수 있다(도11a). 제2 제조 방법의 경우에 있어서, 분리층이 선택적으로 제거되는 제12 영역(146)이 제4 영역(139)을 대신하여 형성될 수 있다(도11b). 제3 및 제4 제조 방법의 경우에 있어서, 분리층이 선택적으로 제거되는 제12 영역(146)이 제4 영역(139)을 대신하여 형성될 수 있다(도11c).
전술한 방법들을 이용함으로써, 박막 집적 회로(109)는 기판(101)에 의해 확실히 유지될 수 있고, 따라서 박막 집적 회로(109)가 이탈되는 것이 방지될 수 있다.
전술한 단계들을 통해 형성된 박막 집적 회로(109)가 직접 이용되거나, 혹은 베이스 물질로 실링한 후에 이용될 수 있다. 박막 집적 회로(109)는 본 발명에 따라 절연 기판 위에 형성되기 때문에, 원형 실리콘 기판을 이용하여 형성되는 칩과 비교하여 마더(mother) 기판의 모양이 제한되지 않는다. 따라서, 생산성이 향상되어 대량 생산이 가능하게 하고, 또한 원가 절감이 가능해질 수 있다. 덧붙여, 0.2 μm 이하의 두께, 전형적으로 40~170nm 두께, 바람직하게는 50~150nm 두께의 반도체막이 본 발명에 따라 활성 영역으로서 이용될 수 있다. 따라서, 박막 집적 회로는 극도로 얇아지고, 그것이 물건에 탑재될 때 박막 집적 회로의 모습을 보기가 어렵다. 따라서, 변조가 방지될 수 있다.
실시예1
본 발명에 따라 형성된 박막 집적 회로는 복수의 소자들 및 안테나로서 동작하는 도전층을 포함한다. 복수의 소자들 예컨대 박막 트랜지스터, 캐패시터 소자, 저항 소자, 다이오드 등이다.
박막 집적 회로(210)는 접촉없이 데이터를 통신하는 기능을 포함하고, 박막 집적 회로(210)에 포함된 복수의 소자들은 다양한 회로들을 형성한다. 예를 들어, 박막 집적 회로(210)는 전원 회로(211), 클록 생성 회로(212), 데이터 복조/변조 회로(213), 제어 회로(214), 인터페이스 회로(215), 메모리(216), 데이터 버스(217), 안테나(또한 안테나 코일이라고도 한다)(218) 등을 포함한다.(도12)
전원 회로(211)는 안테나(218)로부터 입력되는 교류 신호에 기초하여, 전술한 각각의 회로들에 제공될 전원을 생성한다. 클록 생성 회로(212)는 안테나(218)로부터 입력되는 교류 신호에 기초하여, 전술한 각각의 회로들에 제공될 다양한 종류의 클록 신호들을 생성한다. 데이터 복조/변조 회로(213)는 리더/라이터(reader/writer,219)와 주고받을 데이터를 복조 또는 변조하도록 기능한다. 제어 회로(214)는 예를 들어 중앙 처리 장치(cPU), 마이크로 프로세서 유닛(MPU) 등이고, 다른 회로들을 제어한다. 안테나(218)는 전자기장 또는 전파를 송수신한다. 리더/라이터(219)는 박막 집적 회로와의 통신, 그 데이터의 제어 및 처리를 제어한다.
박막 집적 회로에 의해 구성되는 회로는 이 구조에 한정되는 것은 아니며, 다양한 구조를 채용할 수 있다는 것을 주의한다. 예를 들어, 전원 전압의 리미터 회로와 같은 다른 구성요소 및 코드 프로세스 전용의 하드웨어가 부가적으로 제공될 수 있다.
실시예2
본 발명에 따라 형성된 박막 집적 회로(210)는 다양한 분야들에 응용될 수 있다. 예를 들어, 그것은 지폐들, 동전들, 유가증권들, 무기명 채권들, 증명서들(예컨대, 운전면허증 및 주민등록증, 도13a), 포장 용기들(예를 들어, 포장 종이 및 플라스틱 병, 도13b), 기록 매체(예를 들어, DVD 소프트웨어 및 비디오 테이프, 도13c), 운송수단들(예를 들어, 자전거, 도13d), 개인소지품(예를 들어, 가방 및 안경, 도13e), 음식 제품, 의복, 생활필수품, 전자 디바이스들 등에 탑재될 수 있다. 전자 디바이스들은 LCD 디바이스, EL 디스플레이 디바이스, TV 세트(또한 간단히, TV, TV 수신기, 텔레비전 수신기라고 부르기도 한다), 휴대폰 등을 의미한다.
또한, 박막 집적 회로(210)는 제품의 표면에 부착됨으로써 및 제품의 안쪽에 탑재됨으로써 제품 상에 고정될 수 있다. 예를 들어, 제품이 서적이라면, 박막 집적 회로(210)는 서적의 페이지 안에 탑재될 수 있고, 제품이 유기 수지로 제작된 포장재라면, 박막 집적 회로(210)는 포장재의 유기 수지 안에 탑재될 수 있다. 박막 집적 회로(210)를 지폐들, 동전들, 유가증권들, 무기명 채권들, 증명서들 등에 탑재함으로써 그 위조가 방지될 수 있다. 박막 집적 회로(210)를 포장 용기들, 기록 매체, 개인 소지품, 음식 제품, 의복, 생활필수품, 전자 디바이스 등에 탑재함 으로써, 검사 시스템, 대여점의 시스템 등의 효율이 향상될 수 있다. 박막 집적 회로를 운송수단에 탑재함으로써, 그 위조 및 도난이 방지될 수 있다.
또한, 박막 집적 회로를 제품 관리 및 유통 시스템에 적용함으로써 더 높은 수준의 기능성 시스템이 얻어질 수 있다. 예를 들어, 박막 집적 회로(296)이 제품(297)의 일 측에 제공되면서도, 리더/라이터(295)가 디스플레이부(294)를 포함하는 휴대 단자의 일측에 제공된다(도14a). 이 경우, 박막 집적 회로(296)가 리더/라이터(295)에 근접하게 놓일 때, 디스플레이부(294)는 제품(297)에 대한 재료, 원산지, 및 유통 과정 등의 정보를 표시한다. 또다른 예로서, 리더/라이터(295)는 컨베이어 벨트 옆에 제공될 수 있다(도14b). 이 경우, 제품(297)이 용이하게 검사될 수 있다. 박막 집적 회로를 시스템에 응용함으로써, 다기능 시스템이 따라서 달성될 수 있다.
실시예3
전술한 실시 형태에서, 실리콘을 포함하는 층이 스퍼터링 또는 플라즈마 CVD와 같은 방법으로 분리층으로서 형성된다; 그러나, 본 발명은 실리콘을 포함하는 층에 한정되는 것은 아니다. 예를 들어, 분리층은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 니오브(Nb), 니켈(Ni), 코발트(co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 실리콘(Si)으로부터 선택된 원소 및 합금 물질 또는 상기 원소들을 주로 함유하는 혼합 물질의 단층 또는 적층으로서, 스퍼터링 또는 플라즈마 CVD와 같은 공지의 방법으로 형성될 수 있 다.
분리층이 단층 구조를 가질 때, 텅스텐을 포함하는 층, 몰리브덴을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물을 포함하는 층, 텅스텐의 산화물을 포함하는 층, 텅스텐의 질화산화물을 포함하는 층, 몰리브덴의 산화물을 포함하는 층, 몰리브덴의 질화산화물을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물의 산화물을 포함하는 층 또는 텅스텐 및 몰리브덴의 혼합물의 질화산화물을 포함하는 층이 형성되는 것이 바람직하다. 텅스텐 및 몰리브덴의 혼합물은 예를 들어 텅스텐 및 몰리브덴의 합금이다는 것을 주의한다.
분리층이 적층 구조를 가질 때, 텅스텐을 포함하는 층, 몰리브덴을 포함하는 층 또는 텅스텐 및 몰리브덴의 혼합물을 포함하는 층이 제1 층으로 형성되는 것이 바람직하고, 텅스텐을 포함하는 층, 몰리브덴을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물의 산화물을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물의 질화물을 포함하는 층, 텅스텐 및 몰리브덴의 혼합물의 질화 산화물을 포함하는 층, 또는 텅스텐 및 몰리브덴의 혼합물의 산화 질화물을 포함하는 층이 제2 층으로 형성되는 것이 바람직하다.
텅스텐을 포함하는 층 및 텅스텐의 산화물을 포함하는 층인 2개의 층이 분리층으로서 적층될 때, 텅스텐이 포함된 층이 형성되고, 그 위에 실리콘 산화물을 포함하는 층이 형성되고, 다음 텅스텐층 및 실리콘 산화물층 사이의 계면에 텅스텐 산화물을 포함하는 층이 형성되는 형성 방법이 채용될 수 있다. 이것은 또다른 적층 구조가 형성되는 경우에도 적용될 수 있다. 예를 들어, 텅스텐을 포함하는 층 및, 텅스텐의 질화물, 질화 산화물 또는 산화 질화물이 2층 적층 구조로 형성될 때, 텅스텐을 포함하는 층이 형성되고, 다음, 실리콘 질화물 층, 산소를 포함하는 실리콘 질화물 층, 또는 질소를 포함하는 실리콘 산화물층이 그 위에 형성된다. 이 실시예는 실시 형태 및 다른 실시예들과 자유롭게 결합될 수 있다.
실시예4
전술한 실시 형태에서, 박막 집적 회로(109)를 베이스 물질(114) 상에 부착함으로써 박막 집적 회로(109)가 기판(101)으로부터 분리되는 공정까지 설명되었다. 이 실시예에서는, 그 이후의 프로세스가 도15a 및 15b를 참조하여 설명된다.
박막 집적 회로(109)의 일 측이 베이스 물질(114)에 부착된 후, 박막 집적 회로(109)의 타 측이 베이스 물질(140)에 부착된다. 그 후, 베이스 물질(114) 및 베이스 물질(140)이 서로 부착된 부분이 절단 수단(141)에 의해 절단된다. 결과적으로, 하나의 실링된 박막 집적 회로(109)가 완성된다. 절단 수단(141)은 다이싱(dicing) 디바이스, 스크라이빙(scribing) 디바이스, 레이저 조사 디바이스(특히, CO2 레이저 조사 디바이스), 칼 등이다. 다음, 실링된 박막 집적 회로(109)가 출하된다.
베이스 물질(114) 및 베이스 물질(140)은 섬유 물질로 제조된 막 또는 종이이다. 막은 폴리프로필렌, 폴리에스테르, 비닐, 폴리비닐, 플루오라이드, 비닐 클로라이드, 또는 에틸렌-비닐 아세테이트 등과 같은 물질로부터 제조된다. 베이스 물질(114) 및 베이스 물질(140)의 표면들은 실리콘 디옥사이드(실리카)의 파우더에 의해 코팅될 수 있다는 것을 주의한다. 이 코팅의 결과로서, 고온 및 고습의 환경에서도 방수가 유지될 수 있다. 택일적으로, 베이스 물질(114) 및 베이스 물질(140)의 표면들은 인듐 주석 산화물과 같은 도전 물질에 의해 코팅될 수 있다. 이 코팅의 결과로서, 정전기가 충전되고, 따라서 박막 집적 회로(109)가 보호될 수 있다. 또한, 베이스 물질(114) 및 베이스 물질(140) 중 하나 또는 모두가 보호막으로서, 탄소를 주요 성분으로 함유하는 박막(탄소와 같은 다이아몬드 막)에 의해 코팅될 수 있다.
베이스 물질(114) 및 베이스 물질(140) 중 하나 또는 모두가 그 일측 상의 접착성 표면을 가질 수 있다. 접착성 표면은 열경화성 수지, 자외선 경화 수지 또는 에폭시 수지 등과 같은 접작제를 적용하여 형성된다. 또한, 베이스 물질(114) 및 베이스 물질(140) 중 하나 또는 모두는 빛-투과성일 수 있다. 이 실시예는 실시 형태 및 다른 실시예들과 자유롭게 결합될 수 있다.
실시예5
전술한 실시 형태에서, 분리층 및 절연막을 이 순서로 기판 위에 적층하는 방법이 설명되었다. 예를 들어, 제1 제조 방법에서, 절연막(105)은 기판(101) 및 분리층들(102~104)에 접촉하도록 형성된다(도2a). 제2 제조 방법에 의해, 절연막(105)은 기판(101) 및 분리층들(121,122)에 접촉하도록 형성된다(도5a). 제3 제조 방법에 의해, 절연막(105)은 기판(101) 및 분리층(125)에 접촉하도록 형성된다 (도8a). 제4 제조 방법에 의해, 절연막(105)은 기판(101) 및 분리층(131)에 접촉하도록 형성된다(도10a). 그러나, 본 발명은 이들 방법에 한정되는 것은 아니다. 제1 절연막, 분리막, 제2 절연막이 순서대로 기판 위에 적층될 수 있다.
즉, 제1 절연막이 기판의 일 표면 위에 형성되고, 분리층이 제1 절연막 위에 형성된다. 다음, 분리층이 선택적으로 제거되고, 분리층이 제공되는 제1 영역 및 분리층이 제공되지 않는 제2 영역이 형성된다. 이어서, 제2 절연막이 전체 표면 위에 형성된다. 상세하게는, 제2 절연막은 제1 영역에서 분리층과 접촉하도록, 제2 영역에서는 제1 절연막과 접촉하도록 형성된다. 따라서, 제1 절연막, 분리층, 제2 절연막이 순서대로 제1 영역에서 기판 위에 적층되고, 제1 절연막 및 제2 절연막이 이 순서대로 제2 영역에서 적층된다.
다음, 복수의 소자들 및 안테나로 동작하는 도전층을 포함하는 박막 집적 회로가 제1 영역에서 제2 절연막 위에 형성된다. 이어서, 개구부가 형성되고, 분리층은 에칭제를 개구부에 도입함으로써 제거된다. 결과적으로, 제1 절연막 및 제2 절연막 사이의 공간이 제1 영역에서 생성되는 반면, 기판, 제1 절연막, 및 제2 절연막이 이 순서로 제2 영역에서 서로 접촉하도록 적층된다.
따라서, 분리층이 제거된 후에도, 제1 절연막 및 제2 절연막이 기판 위에서 서로 접촉하는 영역을 제공함으로써, 제2 절연막 위에 제공된 박막 집적 회로가 이탈되는 것이 방지될 수 있다. 또한, 박막 집적 회로는 기판에 의해 유지될 수 있고, 따라서 제1 절연막 및 제2 절연막이 기판 위에서 서로 접촉하는 영역을 제공함으로써, 박막 집적 회로는 베이스 물질 위로 용이하게 옮겨질 수 있다.
제1 절연막을 제공함으로써, 유리 기판으로부터의 불순물들의 침투가 방지될 수 있다. 분리층이 선택적으로 형성될 때, 그것이 패턴되고, 이 경우, 분리층 뿐만 아니라 기판이 에칭된다; 그러나, 기판은 제1 절연막을 형성함으로써 에칭되는 것이 방지될 수 있다. 제1 절연막으로서, 실리콘 산화물, 실리콘 질화물, 질소가 첨가된 실리콘 산화물, 또는 산소가 첨가된 실리콘 질화물 등으로 형성된 박막이 플라즈마 CVD 또는 스퍼터링과 같은 공지의 방법으로 형성된다.
이하에서는, 제1 절연막, 분리층 및 제2 절연막이 이 순서로 형성되는 제조 방법이 설명된다.
제1 제조 방법에 의해, 절연막(119)(제1 절연막에 대응)이 기판(101) 위에 형성된다(도16a). 다음, 분리층들(102~104)이 절연막(119) 위에 선택적으로 형성된다. 이어서, 절연막(105)(제2 절연막에 대응)이 절연막(119) 및 분리층들(102~104)에 접촉하도록 형성된다. 결과적으로, 절연막(105)은 제1 영역(115)에서 분리층들(102~104)과 접촉하고, 제2 영역(116)에서 절연막(119)과 접촉한다. 그 후, 전술한 바와 같이, 복수의 소자들(106) 및 안테나로서 동작하는 도전층(110)이 제1 영역(115)에서 절연막(105) 위에 형성된다. 분리층들(102~104)이 노출되는 개구부들이 제1 영역(115)에 선택적으로 형성된다. 다음, 분리층들(102~104)이 에칭제를 개구부들에 도입함으로서 제거된다.
제2 제조 방법에 의해, 절연막(119)(제1 절연막에 대응)이 기판(101) 위에 형성된다(도16b). 다음, 분리층들(121,122)이 절연막(119) 위에 선택적으로 형성된다. 이어서, 절연막(105)(제2 절연막에 대응)이 절연막(119) 및 분리층들(121,122) 에 접촉하도록 형성된다. 결과적으로, 절연막(105)이 제3 영역(138)에서 분리층들(121,122) 및 절연막(119)과 접촉하고, 제4 영역(139)에서 절연막(119)과 접촉한다. 그 후, 전술한 바와 같이, 복수의 소자들(106) 및 안테나로서 동작하는 도전층(110)이 제3 영역(138)에서 절연막(105) 위에 형성된다. 다음, 분리층들(121,122)이 노출되는 개구부들이 제3 영역(138)에서 선택적으로 형성된다. 다음, 분리층들(121,122)이 에칭제를 개구부들에 도입함으로써 제거된다.
제3 제조 방법에 의해, 절연막(119)(제1 절연막에 대응)이 기판(101) 위에 형성된다(도17a). 다음, 분리층(125)이 절연막(119) 위에 선택적으로 형성된다. 이어서, 절연막(105)(제2 절연막에 대응)이 절연막(119) 및 분리층(125)에 접촉하도록 형성된다. 결과적으로, 절연막(105)이 제3 영역(138)에서 분리층들(125) 및 절연막(119)과 접촉하고, 제4 영역(139)에서 절연막(119)과 접촉한다. 그 후, 전술한 바와 같이, 복수의 소자들(106) 및 안테나로서 동작하는 도전층(110)이 제3 영역(138)에서 절연막(105) 위에 형성된다. 다음, 분리층(125)이 노출되는 개구부가 제3 영역(138)에서 선택적으로 형성된다. 다음, 분리층들(125)이 에칭제를 개구부에 도입함으로써 제거된다.
제4 제조 방법에 의해, 절연막(119)(제1 절연막에 대응)이 기판(101) 위에 형성된다(도17b). 다음, 분리층(131)이 절연막(119) 위에 선택적으로 형성된다. 이어서, 절연막(105)(제2 절연막에 대응)이 절연막(119) 및 분리층(131)에 접촉하도록 형성된다. 결과적으로, 절연막(105)이 제3 영역(138)에서 분리층들(131) 및 절연막(119)과 접촉하고, 제4 영역(139)에서 절연막(119)과 접촉한다. 그 후, 전술한 바와 같이, 복수의 소자들(106) 및 안테나로서 동작하는 도전층(110)이 제3 영역(138)에서 절연막(105) 위에 형성된다. 다음, 분리층(131)이 노출되는 개구부가 제3 영역(138)에서 선택적으로 형성된다. 다음, 분리층들(131)이 에칭제를 개구부에 도입함으로써 제거된다.
본 발명은 박막 집적 회로의 제조 방법을 제공한다. 특히, 본 발명은 분리층을 제거한 후 베이스 물질 상에 박막 집적 회로를 용이하게 옮길 수 있는 박막 집적 회로의 제조 방법을 제공한다.

Claims (10)

  1. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제1 영역 및 제2 영역에 분리층을 형성하는 단계;
    상기 제2 영역에서 상기 분리층을 제거하는 단계;
    상기 제1 영역 및 상기 제2 영역에 절연막을 형성하는 단계;
    상기 제1 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제1 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하는 박막 집적 회로의 제조 방법.
  2. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제1 영역 및 제2 영역에 분리층을 형성하는 단계;
    상기 제2 영역에서 상기 분리층을 제거하는 단계;
    상기 제1 영역에서 상기 분리층과 접촉하고, 상기 제2 영역에서 상기 기판과 접촉하도록 절연막을 형성하는 단계;
    상기 제1 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제1 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하는 박막 집적 회로의 제조 방법.
  3. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계;
    상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계;
    상기 제4 영역에서 상기 분리층을 제거하는 단계;
    상기 제3 영역 및 상기 제4 영역에 절연막을 형성하는 단계;
    상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제3 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함 하고,
    상기 제3 영역은 상기 복수의 소자들 및 상기 도전층이 제공되는 제5 영역, 상기 개구부가 제공되는 제6 영역, 및 상기 5 영역 및 제6 영역 이외의 제7 영역을 포함하고,
    상기 분리층을 선택적으로 제거하는 단계에서, 상기 제5 영역 및 상기 제6 영역의 상기 분리층은 제거되지 않고, 상기 제7 영역의 상기 분리층은 제거되는, 박막 집적 회로의 제조 방법.
  4. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계;
    상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계;
    상기 제4 영역에서 상기 분리층을 제거하는 단계;
    상기 제3 영역에서 상기 분리층과 상기 기판에 접촉하고, 상기 제4 영역에서 상기 기판과 접촉하도록 절연막을 형성하는 단계;
    상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제3 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고,
    상기 제3 영역은 상기 복수의 소자들 및 상기 도전층이 제공되는 제5 영역, 상기 개구부가 제공되는 제6 영역, 및 상기 5 영역 및 제6 영역 이외의 제7 영역을 포함하고,
    상기 분리층을 선택적으로 제거하는 단계에서, 상기 제5 영역 및 상기 제6 영역의 상기 분리층은 제거되지 않고, 상기 제7 영역의 상기 분리층은 제거되는, 박막 집적 회로의 제조 방법.
  5. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계;
    상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계;
    상기 제4 영역에서 상기 분리층을 제거하는 단계;
    상기 제3 영역 및 상기 제4 영역에 절연막을 형성하는 단계;
    상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제3 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고,
    상기 제3 영역은 상기 복수의 소자들 및 상기 도전층이 제공되는 제5 영역, 상기 개구부가 제공되는 제6 영역, 및 상기 5 영역 및 제6 영역 이외의 제8 영역을 포함하고,
    상기 분리층을 선택적으로 제거하는 단계에서, 상기 제5 영역 및 상기 제6 영역의 상기 분리층은 제거되지 않고, 상기 제8 영역의 상기 분리층은 선택적으로 제거되는, 박막 집적 회로의 제조 방법.
  6. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계;
    상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계;
    상기 제4 영역에서 상기 분리층을 제거하는 단계;
    상기 제3 영역에서 상기 분리층과 상기 기판에 접촉하고, 상기 제4 영역에서 상기 기판과 접촉하도록 절연막을 형성하는 단계;
    상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제3 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고,
    상기 제3 영역은 상기 복수의 소자들 및 상기 도전층이 제공되는 제5 영역, 상기 개구부가 제공되는 제6 영역, 및 상기 5 영역 및 제6 영역 이외의 제8 영역을 포함하고,
    상기 분리층을 선택적으로 제거하는 단계에서, 상기 제5 영역 및 상기 제6 영역의 상기 분리층은 제거되지 않고, 상기 제8 영역의 상기 분리층은 선택적으로 제거되는, 박막 집적 회로의 제조 방법.
  7. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계;
    상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계;
    상기 제4 영역에서 상기 분리층을 제거하는 단계;
    상기 제3 영역 및 상기 제4 영역에 절연막을 형성하는 단계;
    상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제3 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고,
    상기 제3 영역은 상기 복수의 소자들 및 상기 도전층이 제공되는 제9 영역, 및 상기 개구부가 제공되는 제10 영역을 포함하고,
    상기 분리층을 선택적으로 제거하는 단계에서, 상기 제9 영역의 상기 분리층은 선택적으로 제거되고, 상기 제10 영역의 상기 분리층은 제거되지 않는, 박막 집적 회로의 제조 방법.
  8. 박막 집적 회로를 제조하는 방법에 있어서,
    절연 표면을 갖는 기판 위의 제3 영역 및 제4 영역에 분리층을 형성하는 단계;
    상기 제3 영역에서 상기 분리층을 선택적으로 제거하는 단계;
    상기 제4 영역에서 상기 분리층을 제거하는 단계;
    상기 제3 영역에서 상기 분리층과 상기 기판에 접촉하고, 상기 제4 영역에서 상기 기판과 접촉하도록 절연막을 형성하는 단계;
    상기 제3 영역의 상기 절연막 위에 복수의 소자들 및 안테나로서 동작하는 도전층을 형성하는 단계;
    상기 분리층이 상기 제3 영역에서 노출되도록 하는 개구부를 형성하는 단계; 및
    상기 개구부에 에칭제를 도입함으로써 상기 분리층을 제거하는 단계를 포함하고,
    상기 제3 영역은 상기 복수의 소자들 및 상기 도전층이 제공되는 제9 영역, 및 상기 개구부가 제공되는 제10 영역을 포함하고,
    상기 분리층을 선택적으로 제거하는 단계에서, 상기 제9 영역의 상기 분리층은 선택적으로 제거되고, 상기 제10 영역의 상기 분리층은 제거되지 않는, 박막 집적 회로의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 에칭제는 할로겐 플루오라이드(halogen fluoride)를 함유하는 가스 또는 액체인, 박막 집적 회로의 제조 방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 복수의 소자들은 박막 트랜지스터, 캐패시터 소자, 저항 소자 및 다이오드 중 적어도 하나를 포함하는 박막 집적 회로의 제조 방법.
KR1020077001753A 2004-06-24 2005-06-15 박막 집적 회로를 제조하는 방법 KR101139713B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004186543 2004-06-24
JPJP-P-2004-00186543 2004-06-24
PCT/JP2005/011398 WO2006001287A1 (en) 2004-06-24 2005-06-15 Method for manufacturing thin film integrated circuit

Publications (2)

Publication Number Publication Date
KR20070039559A true KR20070039559A (ko) 2007-04-12
KR101139713B1 KR101139713B1 (ko) 2012-04-26

Family

ID=35781755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001753A KR101139713B1 (ko) 2004-06-24 2005-06-15 박막 집적 회로를 제조하는 방법

Country Status (5)

Country Link
US (1) US7476575B2 (ko)
KR (1) KR101139713B1 (ko)
CN (2) CN101599456B (ko)
TW (1) TWI450386B (ko)
WO (1) WO2006001287A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091370A1 (en) * 2004-03-22 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) * 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7333072B2 (en) * 2003-03-24 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
EP1528594B1 (en) 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
WO2005076358A1 (en) 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
US7282380B2 (en) 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate

Also Published As

Publication number Publication date
US7476575B2 (en) 2009-01-13
CN101015061A (zh) 2007-08-08
WO2006001287A1 (en) 2006-01-05
US20070212875A1 (en) 2007-09-13
CN101599456A (zh) 2009-12-09
KR101139713B1 (ko) 2012-04-26
CN100517728C (zh) 2009-07-22
TW200616212A (en) 2006-05-16
TWI450386B (zh) 2014-08-21
CN101599456B (zh) 2011-03-09

Similar Documents

Publication Publication Date Title
US9536755B2 (en) Laminating system
US7591863B2 (en) Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101139713B1 (ko) 박막 집적 회로를 제조하는 방법
JP5487257B2 (ja) 半導体装置の作製方法
EP1782455A1 (en) Ic chip and its manufacturing method
JP4749062B2 (ja) 薄膜集積回路を封止する装置及びｉｃチップの作製方法
JP4912627B2 (ja) 薄膜集積回路の作製方法
JP5025103B2 (ja) Ｉｃチップの作製方法
JP5084177B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 6