CN102341243B - 功能区域的转印方法、led阵列、led打印机头和led打印机 - Google Patents

功能区域的转印方法、led阵列、led打印机头和led打印机 Download PDF

Info

Publication number
CN102341243B
CN102341243B CN201080009990.5A CN201080009990A CN102341243B CN 102341243 B CN102341243 B CN 102341243B CN 201080009990 A CN201080009990 A CN 201080009990A CN 102341243 B CN102341243 B CN 102341243B
Authority
CN
China
Prior art keywords
substrate
functional area
led
layer
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080009990.5A
Other languages
English (en)
Other versions
CN102341243A (zh
Inventor
米原隆夫
高井康好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102341243A publication Critical patent/CN102341243A/zh
Application granted granted Critical
Publication of CN102341243B publication Critical patent/CN102341243B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

提供了一种用于将布置且接合到第一分离层105的第一功能区域106中的至少一个转印到第二基板上的方法，该第一分离层105设置在第一基板103上并且通过处理变为可分离，其中，该功能区域要转印到的第二基板上的区域具有通过处理变为可分离的第二分离层。该方法包括：通过贴合以使得功能区域与第二分离层接触来将第一基板接合到第二基板的步骤；在第一分离层处使功能区域与第一基板分离的步骤；和在分离的步骤之前或之后形成从第二基板的表面贯通第二基板和第二分离层的分离沟槽的步骤，该表面与其上具有第二分离层的表面相反。

Description

功能区域的转印方法、LED阵列、LED打印机头和LED打印机
技术领域
本发明涉及一种用于制造半导体组件、半导体产品或半导体器件等的功能区域的转印方法。并且，本发明涉及通过该方法制造的发光二极管(LED)阵列、LED打印机头和LED打印机头等。
背景技术
已知将在牺牲层居间的情况下设置在GaAs基板上的发光二极管构成层转印(以下，称为“移动”)到硅基板的技术。
专利文献1描述了将发光二极管构成层转印到硅基板上的技术。具体地，在GaAs基板上形成牺牲层，并且，在牺牲层上形成发光二极管构成层。随后，通过发光二极管构成层形成用于将发光二极管构成层分成多个发光区域的沟槽。在沟槽的正下方露出牺牲层。然后，将干膜抗蚀剂施加到发光二极管构成层上，并且，由金属导线构成的网状支撑部件进一步与干膜抗蚀剂结合。因此，制备结合结构。
随后，去除抗蚀剂的除位于金属导线正下方的部分以外的部分。并且，蚀刻剂经过网状支撑部件与牺牲层接触以蚀刻牺牲层，由此从结合结构中分离GaAs基板。此外，在GaAs基板分离之后，将发光二极管构成层结合到硅基板。因此，发光二极管构成层被转印(移动)到硅基板上。
引文列表
专利文献
PTL 1：美国专利No.6913985
发明内容
技术问题
在使用GaAs基板上的诸如GaAs的化合物半导体作为发光层制造LED阵列等的情况下，所使用的GaAs基板与硅基板相比非常昂贵，并因此希望高效地利用这种GaAs基板。另外，当GaAs基板的尺寸(例如，2英寸、4英寸或6英寸基板)与硅基板的尺寸(例如，4英寸、5英寸、6英寸、8英寸、12英寸或18英寸基板)不同，并且在按基板单位一次地执行转印时，可被转印的区域与具有较小直径的基板的区域对应。因此，为了高效地执行转印，存在必须将两个基板的直径调整为具有较小直径的基板的尺寸的限制。因此，难以采用具有大的尺寸和低的单位面积成本的基板。
另外，当执行在专利文献1中公开的转印时，只有与在转印目的地硅基板上形成的器件的部分对应的GaAs半导体层的部分可被有效地使用，并且，GaAs半导体的位于器件之间的以及不存在器件的其它部分被舍弃而不被使用。
将进一步参照附图描述该问题。图20A表示在硅基板上形成的电路元件，并且图20B表示在GaAs基板上形成的发光层。参照图20B，在GaAs基板11上形成由GaAs构成的发光层12。参照图20A，在硅基板13上形成电路元件14。通过将发光层12转印到电路元件14上制造发光器件。各发光层12被设置在相应的电路元件14的一部分上(或者被设置为与相应的电路元件14相邻)。这里，各发光层12的尺寸(L×W)为例如约8毫米的长度和约50微米的宽度。另一方面，各电路元件14的尺寸(L×W)为例如约10毫米的长度和0.3毫米的宽度。因此，在发光层12被一次地转印到电路元件14上的情况下，发光层12的布置和要被布置的发光层12的数量受到电路元件14的布置限制。作为结果，GaAs基板11的每单位面积的可用作发光层12的面积小。
并且，如上所述，用作籽基板的GaAs基板的尺寸最多为约6英寸。相反，关于用作转印目的地基板的硅基板的尺寸，伴随使用硅基板的半导体技术的开发，基板的面积已增加。当前，主要使用具有12英寸(300mm)的直径的硅基板，但是，硅基板的直径已增加到18英寸(450mm)。在这些技术情况下，这些基板的直径的这种明显的差异使得难以高效地使用具有大的面积的硅基板，并且难以高效地将功能区域从籽基板转印到转印目的地基板。
鉴于以上的问题，本发明提供了一种用于将被布置在第一分离层(也被称为“剥离层”)上的功能区域中的至少一个转印到第二基板上的方法，所述第一分离层被设置在第一基板上并且通过处理变为可分离，该方法具有以下特征：所述第二基板上的要转印所述功能区域的区域具有通过处理变为可分离的第二分离层，并且执行以下第一步骤到第三步骤。在第一步骤中，通过结合以使得所述功能区域与所述第二分离层接触来将所述第一基板接合到所述第二基板。在第二步骤中，在所述第一分离层处使所述功能区域与所述第一基板分离。在第三步骤中，在所述第二步骤之前或之后从所述第二基板的表面形成贯通所述第二基板和所述第二分离层的分离沟槽，所述表面与其上具有所述第二分离层的表面相反。典型地，在第三步骤中，在第一基板接合到第二基板的状态中形成分离沟槽，并且在第二步骤中，通过利用通过分离沟槽被引入的蚀刻剂至少去除第一分离层来将功能区域与第一基板分离。
本发明的有利效果
根据本发明的转印方法，通过使用第二基板的区段作为中介可将功能区域从某个基板转印到另一基板，该区段被分离沟槽分割成并具有希望的尺寸。因此，可以克服由于所使用的基板之间的尺寸的差异而导致的难以高效地转印功能区域的困难。并且，例如，可以提高诸如相对昂贵的化合物半导体基板的籽基板的利用效率，以降低成本。也可提高转印步骤中的产量。
并且，通过使用本发明的功能区域的转印方法，可低成本地提供高性能的LED阵列、LED打印机头或LED打印机等。
附图说明
图1A是根据本发明的实施例的功能区域的转印方法中所使用的第一基板(例如，籽基板)的平面图。
图1B是根据本发明的实施例的方法中使用的第二基板(例如，玻璃基板)的平面图。
图2A是示出使图1A所示的第一基板与图1B所示的第二基板对准并且使基板相互接合的步骤的示图。
图2B是示出使图1A所示的第一基板与图1B所示的第二基板对准并且使基板相互接合的步骤的示图。
图2C是示出使图1A所示的第一基板与图1B所示的第二基板对准并且使基板相互接合的步骤的示图。
图3A是示出通过图1B所示的第二基板设置分离沟槽并且将功能区域从第一基板转印到第二基板的区段的步骤的示图。
图3B是示出通过图1B所示的第二基板设置分离沟槽并且将功能区域从第一基板转印到第二基板的区段的步骤的示图。
图3C是示出通过图1B所示的第二基板设置分离沟槽并且将功能区域从第一基板转印到第二基板的区段的步骤的示图。
图4A是示出将功能区域从图1B所示的第二基板的区段转印到另一基板(例如，硅电路基板)的步骤的示图。
图4B是示出将功能区域从图1B所示的第二基板的区段转印到另一基板(例如，硅电路基板)的步骤的示图。
图5A是示出将功能区域从图1B所示的第二基板的区段转印到另一基板(例如，硅电路基板)的步骤的示图。
图5B是示出将功能区域从图1B所示的第二基板的区段转印到另一基板(例如，硅电路基板)的步骤的示图。
图6A是示出使在根据本发明的另一实施例的功能区域的转印方法中使用的第一基板和第二基板对准并且使基板相互接合的步骤的示图。
图6B是示出使在根据本发明的另一实施例的方法中使用的第一基板和第二基板对准并且使基板相互接合的步骤的示图。
图6C是示出使在根据本发明的另一实施例的方法中使用的第一基板和第二基板对准并且使基板相互接合的步骤的示图。
图7A是示出通过图6A～6C中的每一个中所示的第二基板设置分离沟槽并且将功能区域和对准区域从第一基板转印到第二基板的区段的步骤的示图。
图7B是示出通过图6A～6C中的每一个中所示的第二基板设置分离沟槽并且将功能区域和对准区域从第一基板转印到第二基板的区段的步骤的示图。
图7C是示出通过图6A～6C中的每一个中所示的第二基板设置分离沟槽并且将功能区域和对准区域从第一基板转印到第二基板的区段的步骤的示图。
图8A是示出将功能区域从图6A～6C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图8B是示出将功能区域从图6A～6C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图9A是示出将功能区域从图6A～6C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图9B是示出将功能区域从图6A～6C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图10A是示出使在根据本发明的另一实施例的功能区域的转印方法中使用的第一基板和第二基板对准并且使基板相互接合的步骤的示图。
图10B是示出使在根据本发明的另一实施例的方法中使用的第一基板和第二基板对准并且使基板相互接合的步骤的示图。
图10C是示出使在根据本发明的另一实施例的方法中使用的第一基板和第二基板对准并且使基板相互接合的步骤的示图。
图11A是示出通过图10A～10C中的每一个中所示的第二基板设置分离沟槽并且将功能区域从第一基板转印到第二基板的区段的步骤的示图。
图11B是示出通过图10A～10C中的每一个中所示的第二基板设置分离沟槽并且将功能区域从第一基板转印到第二基板的区段的步骤的示图。
图11C是示出通过图10A～10C中的每一个中所示的第二基板设置分离沟槽并且将功能区域从第一基板转印到第二基板的区段的步骤的示图。
图12A是示出将功能区域从图10A～10C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图12B是示出将功能区域从图10A～10C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图13A是示出将功能区域从图10A～10C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图13B是示出将功能区域从图10A～10C中的每一个中所示的第二基板的区段转印到另一基板的步骤的示图。
图14包括示出根据一实施例的用于再使用第二基板的区段的方法的平面图。
图15包括示出将功能区域从第二基板的区段转印到具有大的直径的硅晶片的步骤的平面图。
图16是根据本发明的一实施例的LED打印机头的透视图。
图17是示出驱动器电路直接在Si基板侧形成并且与LED器件连接的结构的截面图。
图18是可经受用于减少电极的数量的分时驱动的发光器件阵列电路的平面图。
图19A是示出根据一实施例的LED打印机的结构的例子的概念图。
图19B是示出根据实施例的彩色打印机的结构的例子的概念图。
图20A是示出根据现有技术中的例子的多个功能区域要被转印到的多个区域的平面图，这些区域被设置在基板上。
图20B是示出在现有技术中的例子中的籽基板上形成的功能区域的平面图。
具体实施方式
在本发明中，术语“功能区域”指的是至少具有半导体结的区域，并且，这种功能区域可以是单层半导体膜或器件。作为替代，术语“功能区域”指的是具有压电特性、介电特性或磁特性等的且具有电气或磁功能等以使得区域可被用作功能器件的区域，并且，这种功能区域可以是器件。在任何情况下，在本发明中重要的是，通过将功能区域从第一基板转印到第二基板的步骤和利用分离沟槽将第二基板分成多个区段的步骤来制备功能区域被转印到其上的区段，并且，通过使用区段作为中介基板将功能区域转印到希望的基板上。在本发明中，术语“区段”指的是本发明中的功能区域的转印时的单位区域或者在其上设置该单位区域的基板，并且包含预定数量的功能区域。对于每个单位区域执行基板的分割或功能区域的转印。可根据用作转印源的基板或用作转印目的地的基板的尺寸和制造过程中的区段的可操纵性等适当地确定包含于一个区段中的功能区域的数量。例如，可根据最终转印目的地的电路元件的布置确定该数量。关于包含于一个区段中的功能区域的数量，例如，一个区段可作为一个单位由10个功能区域构成，或者，一个区段可作为一个单位由100个功能区域构成。另外，从包含多个功能区域的一个区段，该功能区域中的全部或一些可被转印到另一基板。
现在将描述本发明的各实施例。基于上述的思想，在根据本发明的转印方法的基本实施例中，执行以下的步骤以便将被布置和接合到第一分离层(也称为“剥离层”)的功能区域中的至少一个转印到第二基板上，所述第一分离层设置在第一基板上并且通过处理(treatment)变为可分离。第一基板通过结合以使得功能区域与第二分离层接触而与第二基板接合，然后在第一分离层处使功能区域与第一基板分离。这里，第二分离层是通过处理变为可分离的层，并且被设置在要转印功能区域的第二基板上的区域上。在本发明中，术语“处理”指的是导致分离层分解或其结合强度降低的处理，并且指的是对于分离层提供诸如热、光或应力等的能量从而导致分离层分解或其结合强度降低的处理。在该过程中，在功能区域的分离之前或之后，从第二基板的与其上具有第二分离层的表面相反的表面形成贯通第二基板和第二分离层的分离沟槽，由此将第二基板分成区段。在本发明中，第一基板可以是在其上生长功能区域的诸如化合物半导体基板的籽基板或从这种籽基板将功能区域转印到的另一基板。在前一种情况下，第一分离层典型地为例如以下描述的蚀刻牺牲层。在后一种情况下，第一分离层典型地为例如以下描述的双面剥离带。
第二基板是作为向用作最终转印目的地的基板转印功能区域的中介的基板(即，在过程期间被分成区段单位的基板)。可根据目的适当地选择第二基板的材料及其尺寸。例如，可以使用相对便宜的透明的玻璃基板等以便相对容易地形成分离沟槽并且容易地与另一基板对准。在这种对准(位置调整)、耐热性、耐久性和机械强度等是必需的情况下，可以使用蓝宝石(Al2O3)等。分离沟槽可以在第一基板与第二基板接合的状态中形成，并且分离沟槽可用于通过利用经分离沟槽引入的蚀刻剂至少去除用作蚀刻牺牲层的第一分离层来使功能区域与第一基板分离。作为替代方案，可通过诸如以下描述的流体喷射或第一分离层的光照射处理或热处理等的另一方法，执行在第一分离层处的功能区域与第一基板的分离。因此，可仅出于将第二基板分成区段的目的而使用分离沟槽。在这种情况下，可以在功能区域与第一基板分离之前或之后形成分离沟槽。
作为替代方案，例如，关于功能区域，可在第一基板上布置其间具有预定间隔区域的多个区域，并且，可以在与被设置在多个功能区域之间的间隔区域的至少一部分对应的位置处形成通过第二基板设置的分离沟槽，以将第二基板分成区段。用于基板的对准的对准区域可被设置在第一基板的第一分离层上，并且当功能区域被从第一基板转印到第二基板时，对准区域可被转印到第二基板。在这种情况下，当对准区域具有与功能区域相同的层结构时，可以容易地制备对准区域。在此情况下，当功能区域被从第二基板转印到另一基板时，这些对准区域可用于基板的对准。作为替代方案，可在第一基板上设置对准区域，并且，可在第二基板上设置与第一基板上的对准区域对应的对准区域。作为替代方案，在使用本发明的功能区域的转印方法制造半导体器件时，对于希望的半导体器件的某些规范，可以在不分别独立地设置这种对准区域的情况下转印功能区域。例如，在使用根据本发明的方法制造LED阵列时，当LED阵列的分辨率小于600dpi并且对准容限大到一定程度时，转印可被如下执行。具体地，在转印功能区域时，功能区域或用作功能区域的台座的分离层或接合层(也称为“结合层”)被用作作为对准区域，并且，使用该功能区域、分离层或接合层作为基准来确定接合位置，由此转印功能区域。特别地，可使用功能区域、接合层或分离层的边缘部作为基准执行对准。
如上所述，功能区域可例如如下地在不使用牺牲层的蚀刻的情况下与第一基板分离。在这种情况下，在形成界面分离层的步骤中，在籽基板(第一基板)上异质外延生长界面分离层。然后，在形成半导体层的步骤中，在界面分离层上形成化合物半导体膜。在接合步骤中，将其上具有界面分离层和化合物半导体层的籽基板在分离层居间的情况下与第二基板接合，该第二基板具有包含在不同的条件下分解或结合强度降低的材料的分离层(诸如双面剥离带)。在分离步骤中，通过使用界面分离层从得到的通过该接合步骤形成的复合部件中分离出具有分离层的第二基板和化合物半导体膜。因此，获得具有化合物半导体膜(功能区域)的第二基板。更具体而言，在诸如Ge基板的具有结晶性的籽基板上，异质外延生长具有与基板不同的晶格常数的半导体层(例如，由InGaAs构成的界面分离层)。随后，在界面分离层上形成由GaAs等构成的半导体层。然后，在接合步骤中，将籽基板与其上具有分离层的第二基板(例如Si基板)接合，使得半导体层被设置在内侧以形成复合部件。随后，在分离步骤中，在复合部件的界面分离层内部和/或在界面分离层和半导体层之间的界面、和/或在界面分离层和籽基板之间的界面，形成沿面内方向延伸的裂纹。因此，从复合部件中分离出半导体层和第二基板。通过以上的步骤，半导体层(功能区域)被从籽基板转印到第二基板，由此制备在其上具有分离层和半导体层的第二基板。
在这种情况下，籽基板可由具有单晶结构的材料构成。除了Ge基板以外，例如，可以使用由Al2O3、SiC、GaAs、InP或Si构成的基板。界面分离层应由具有与基板不同的晶格常数和/或热膨胀系数的材料构成。关于界面分离层，除了InGaAs以外，例如，可以使用诸如GaN、InGaN、AlGaN、AlN、AlAs、AlGaAs、InAlAs、InGaAlP、InGaAsP和InGaP的化合物半导体材料。关于半导体层，除了GaAs以外，例如，可以使用包含GaN、AlGaAs、InP、InGaN、AlGaN、AlN、AlAs、InGaAs、InAlAs、InGaAlP、InGaAsP和InGaP中的任一种的化合物半导体材料。关于第二基板，除了由Si等构成的半导体基板以外，例如，可以使用由Al、Cu或Cu-W等构成的金属基板、由玻璃等构成的绝缘基板、以及由塑料等构成的柔性基板。在从复合部件中分离出半导体层和第二基板的步骤中，可以在界面分离层上或其附近喷射流体(液体或气体)。通过在界面分离层内部和/或向界面分离层和半导体层之间的界面内和/或向界面分离层和基板之间的界面内注入流体，可以在复合部件的被注入部中形成裂纹，并可由此适当地执行分离。
可以通过使用上述的用于转印功能区域的方法制造LED阵列。例如，可以制造其中用于驱动LED的电路和用作发光层的功能区域相互电连接的LED阵列。也可通过在LED阵列上安装棒状透镜阵列制造LED打印机头。并且，也可制造如下这样的LED打印机，该LED打印机包含具有LED阵列的LED打印机头、感光部件(感光鼓)、带电器和成像单元，该成像单元被配置用于通过使用LED打印机头作为光源在感光鼓上写静电潜像。也可制造具有多个成像单元的彩色LED打印机，各成像单元被配置用于通过使用LED打印机头作为光源在感光鼓上写静电潜像。
现在将描述本发明的功能区域的转印方法、LED阵列、LED打印机头或LED打印机等的具体实施例。
第一实施例
将描述根据功能区域的转印方法的第一实施例。图1A表示用作作为籽基板的第一基板的化合物半导体基板(在图示的本实施例中为GaAs基板)103。图1B表示用作作为转印目的地基板的第二基板的透明玻璃基板100。这两个基板的尺寸(直径)基本上相同。在化合物半导体基板103上外延生长功能区域，然后通过蚀刻等将其分离成多个岛状区域。此外，该多个经分离的岛状区域形成组(在图1A中表示第一组101和第二组102)。该多个组在区域110居间的情况下被布置，这些区域被相隔预定的间隔设置。并且，在GaAs基板103上形成对准区域(对准标记)117a和118a。在均包含多个岛状区域的多个组外面的区域中形成对准区域117a。在各组的区域中形成对准区域118a。关于岛状功能区域的形状和布置，在图示的实施例中，在各组中平行布置条带形功能区域。但是，可以以各种类型的布置设置具有各种形状(例如，圆形)的功能区域。可根据预期使用确定形状和布置。
图1B所示的玻璃基板100包含区段120，该区段120为与化合物半导体基板103上的均包含多个岛状区域的组对应的区域。一个区段120可被确定为与一个组对应。作为替代方案，一个区段120可被确定为与多个组对应。在图示的实施例中，一个区段120与一个组对应。在各区段120的区域中，对准区域(对准标记)118b被形成为与对准区域118a对应。另外，对准区域(对准标记)117b在区段120外面的区域中形成以与对准区域117a对应。在图1A和图1B中，画出了表示区段120和均包含多个岛状区域的组的区域的虚线。在实际的基板中，可以设置或者可以不设置这种指示标记。
图2A～2C表示将玻璃基板100接合到化合物半导体基板103的步骤。图2A表示在通过透明玻璃基板100观察时对准标记117a和117b以及对准标记118a和118b对准的情况下玻璃基板100与化合物半导体基板103相互重叠的状态。图2B是表示紧接在玻璃基板100与化合物半导体基板103接合之前的状态的侧视图。图2C是玻璃基板100与化合物半导体基板103重叠和接合的状态的侧视图。
在本实施例中，如图2B所示，要从作为籽基板的化合物半导体基板103被转印到玻璃基板100的第一组101和第二组102包含化合物半导体膜106。如图2B和图2C所示，通过依次从化合物半导体基板103侧在化合物半导体基板103上设置用作第一分离层(也称为“剥离层”)的蚀刻牺牲层105和化合物半导体膜106，形成第一组101和第二组102的功能区域。在这种情况下，抗蚀剂107在设置在化合物半导体基板103上的化合物半导体膜106上形成并然后被构图。多个岛状区域之间的区域以及组101和102之间的区域被蚀刻，由此形成多个岛状区域之间的沟槽和间隔区域110。因此，在各组中也通过蚀刻来分离多个岛状区域之间的区域。
关于籽基板103，可以使用GaAs基板、p型GaAs基板、n型GaAs基板、InP基板、SiC基板或GaN基板等。作为替代方案，作为这种化合物半导体基板的替代，也可使用蓝宝石基板或Ge基板等。蚀刻牺牲层指的是以比化合物半导体多层膜的蚀刻速率高的蚀刻速率被蚀刻的层。在本实施例中，蚀刻牺牲层是AlAs层或AlGaAs层(例如，Al0.7Ga0.3As)。当AlGaAs层由AlxGax-1As(这里，x大于等于0.7且小于等于1，即在0.7和1之间且包含0.7和1)构成时，在0.7或更大的x处，蚀刻选择性高。当AlAs层被用作蚀刻牺牲层时，可以使用稀释到2％～10％的HF溶液作为蚀刻剂。关于作为转印目的地基板的第二基板，作为玻璃基板的替代，也可以使用硅基板等。
当使用蓝宝石基板作为籽基板103时，可在该基板上形成诸如氮化铬(CrN)膜的金属氮化物膜作为蚀刻牺牲层。在这种情况下，可以在氮化铬膜上外延生长用于实现用于蓝光或紫外光的器件(诸如LED或激光器)的功能多层膜。对于此多层膜，可以使用GaInN作为活性层，并且，可以使用AlGaN或GaN作为间隔层。可以将常用的Cr蚀刻剂(诸如铬蚀刻溶液)用作作为牺牲层的诸如氮化铬(CrN)膜的金属氮化物膜的蚀刻剂。
在图2C所示的接合中，玻璃基板100在作为第二分离层的诸如具有粘接层的片材的分离层115居间的情况下接合到化合物半导体基板103上的第一组101和第二组102。这里，分离层115是包括包含在不同的条件下被分解或结合强度降低的材料的分离层115a和分离层115b的双面剥离带。在本实施例中，分离层115a是在片材基材115c的表面上形成的UV可剥离粘接层。分离层115b是在片材基材115c的另一表面上形成的热可剥离(也称为“可热剥离”)或压敏粘接层。
图3A～3C表示将化合物半导体基板103上的功能区域的组转印到玻璃基板100的区段120的步骤。图3A表示通过与化合物半导体基板103重叠的玻璃基板100形成的作为分离沟槽的划线111的图案的例子。图3B是通过玻璃基板100形成的划线111的侧视图。图3C是表示功能区域与化合物半导体基板103分离的状态的侧视图。在图3A中，划线111被绘制，使得一个组与一个区段120对应。但是，在图3B和图3C中，没有以这种方式绘制划线111。可以采用任一图案。
因此，通过在与设置在多个组之间的间隔区域110的至少一部分对应的位置处使用例如切割机，形成通过玻璃基板100设置的划线111。从玻璃基板100的表面通过玻璃基板100和分离层115形成划线111，该表面与其上具有分离层115的表面相反。因此，不具有贯通沟槽的区段基板通过居间的双面剥离带结合到岛状区域，然后从区段基板的表面到第一基板上的分离层通过切割机等进行切割，以形成用于引入蚀刻剂的贯通沟槽。由于在切割步骤中同时通过基板100和分离层115形成贯通沟槽，因此该方法有效地降低成本。
作为替代方案，可如下地通过转印目的地基板100形成分离沟槽。例如，当基板100是硅基板时，可在SF6等的气氛下使用氟利用反应离子蚀刻(RIE)形成作为分离沟槽的贯通沟槽。基种类(radicalspecies)不限于氟。当通过湿法形成贯通沟槽时，可以使用NaOH、KOH或四甲基氢氧化铵(TMAH)等。更具体而言，通过在硅基板的与其上形成分离层115的表面相反的表面上使用抗蚀剂形成用于形成沟槽的掩模层，并然后通过使用得到的掩模在硅基板上形成沟槽。可以使用诸如RIE的干蚀刻或湿蚀刻。作为替代方案，例如，也可以使用喷砂器，通过该喷砂器，在通过向基板的露出部分上吹送石英微粒等来物理破坏硅基板的同时形成沟槽。可例如在不减小纵横比的情况下在保护侧壁的同时通过具有数百微米的大厚度的硅晶片形成这种贯通沟槽。此外，还可通过诸如玻璃基板的部件容易地形成这样的贯通沟槽。因此，作为通过化学蚀刻形成沟槽的替代，可通过使用流体能量或通过如喷砂方法中那样吹送固体粒子形成贯通沟槽。也可使用激光钻机或微钻机。
如上所述，如图3B所示，制备了如下这样的复合部件，该复合部件具有设置在化合物半导体膜106之间的间隔区域110、和通过玻璃基板100和分离层115被设置为与间隔区域110连接的分离沟槽111。
然后，如图3C所示，蚀刻剂通过分离沟槽111和间隔区域110与蚀刻牺牲层105接触以蚀刻该蚀刻牺牲层105，由此从复合部件中分离化合物半导体基板103。因此，制备玻璃基板100的多个区段120，这些区段120具有功能区域的组101和102。经分离的化合物半导体基板103可被再使用以便形成包含新的化合物半导体膜的功能区域。当分离沟槽111具有大的深度时，通过由AlAs等构成的蚀刻牺牲层的蚀刻产生的气体(氢气)的气泡可能阻塞分离沟槽111的出口。在这种情况下，可以连续或间歇地向用于蚀刻的溶液和诸如化合物半导体基板的晶片施加超声波。作为替代方案，可以向蚀刻剂(例如，氢氟酸)添加减小湿润角度的酒精或润滑剂，以抑制气泡的产生或去除气泡。
如上所述，用于制备第二基板100的多个区段120的方法不限于以上的方法。例如，可以使用如下这样的方法，在该方法中，通过向复合部件的界面分离层的侧面上或在其附近喷射流体来从复合部件分离籽基板103，制备第二基板100。但是，在这种情况下，在分离籽基板103的步骤之后，可以在利用固定装置固定第二基板100的同时通过第二基板100形成分离沟槽111，由此将第二基板100分成多个区段120。
下面，将描述进一步将功能区域从通过上述的步骤获得的承载均包含多个功能区域的组的区段120转印到另一基板的步骤。在该步骤中，当区段120被分离沟槽(划线)111完全分割时，多个区段120可暂时被布置在粘接带上，或者，多个区段120可被利用固定装置等暂时固定。从这种状态选择和取得希望的区段120，并且，执行下一转印步骤。作为替代方案，分离沟槽(划线)111可形成为使得区段120不完全相互分离。例如，也可以使用以下的方法。分离沟槽111可形成为使得如由缝纫机进行的粗糙穿孔中那样在一些部分中余留基板材料，并且，在选择和取得希望的区段120时，可使余留材料的基板材料的部分破裂以使区段120相互分离。
图4A和图4B表示将功能区域从区段120转印到硅电路基板200的步骤。这里，硅电路基板200的尺寸明显地比玻璃基板100和区段120的尺寸大。并且，假定区段120上的多个岛状功能区域被选择性地转印到不同的基板或同一基板的不同的区域上。作为替代方案，区段120上的多个岛状功能区域可被一次地转印到同一基板的预定区域上。图4A表示将功能区域从区段120转印到硅电路基板200上的相应部分上的步骤。硅电路基板200上的对准区域119与区段120上的对应的对准区域118a对准以执行转印。图4B是表示选择性地将功能区域从区段120转印到硅电路基板200的一部分的步骤的截面图。
在转印中，首先，在包含于区段120上的多个功能区域中的第一功能区域和硅电路基板200上的要转印第一功能区域的区域中的至少一个上，形成具有预定厚度的接合层(也称为“结合层”)。如图4B所示，在本例子中，在硅电路基板200的要转印第一功能区域的区域上设置接合层205。接合层205如下形成。在基板200上形成具有预定厚度的接合层(有机绝缘层)205，并且，仅接合层205上的要转印第一功能区域的区域被抗蚀剂遮盖。然后，仅在希望的区域中通过化学蚀刻或RIE执行蚀刻以形成接合层205。然后，通过灰化机(asher)等去除抗蚀剂。在本例子中，接合层205的厚度被控制为约2.0微米，并且，使得其表面足够平滑。这种程度的厚度可防止当第一功能区域被接合到接合层205时其它的功能区域被强力挤压到基板200的表面上。接合层205的厚度优选处于约1.0～10微米的范围中。如果厚度为1.0微米或更小，那么以上的效果降低。如果厚度为10微米或更大，那么，在转印功能区域之后，当功能区域通过金属布线与设置在基板上的电路等电连接时，趋于出现诸如断开的问题。
在本发明中，一般地，各区段120的面积、此外要被分割和转印的各单个功能区域的面积比硅电路基板200的面积小。因此，其平行度可基于例如倒装结合器的隆起结合的精度等被相对容易地确保。因此，在例如接合期间其它功能区域被强力挤压到基板200的表面上的可能性低，因此，不必需使作为基板200上的除转印区域以外的区域的非转印区域的表面粗糙化。但是，为了更可靠地执行选择性转印，可接触其它功能区域的区域的表面可被粗糙化。在这种情况下，非转印区域的表面可被如下地粗糙化。
例如，可在形成接合层(有机绝缘层)205时通过执行过蚀刻等形成用于形成粗糙化表面的凹凸。与接合层205的表面相比凹凸的表面足够粗糙。例如，关于接合层205的表面的平滑性，Rpv(凹凸的峰和谷之间的差值的最大值)为约2nm或更小，并且，Ra(凹凸的峰和谷之间的差值的平均值)为约0.2nm或更小。与之相对，关于凹凸的表面的粗糙度，Rpv(凹凸的峰和谷之间的差值的最大值)为约2nm或更大，并且，Ra(凹凸的峰和谷之间的差值的平均值)为约0.2nm或更大。如上所述，在基板100的区段120的分离层115上以岛的形式设置多个功能区域，该分离层115被设置在基板100上，并且，除了第一功能区域以外，在分离层115上还设置第二功能区域等。可以至少在基板200上的区域的表面上形成预定的凹凸，该区域与除第一功能区域以外的并且保留于区段120上的第二功能区域对应。
在本实施例中，接合层205例如是由有机材料构成的膜。这种由有机材料构成的膜的例子是由聚酰亚胺等构成的有机绝缘膜。除了聚酰亚胺以外，也可使用环氧粘接剂层等。作为替代方案，作为上述的有机材料膜的替代，也可使用向诸如硅氧化物膜的无机绝缘氧化物膜添加甲基、乙基和苯基等以增加可塑性的旋涂聚合物或有机旋涂玻璃(有机SOG)作为绝缘膜。例如，在基板200包含在作为基板200的硅基板上和/或内部形成的电路区域的情况下，可以使用以下的方法。具体地，通过使用有机SOG在基板200上形成具有预定厚度的用于增加电路区域上的平坦性的硅氧化物绝缘膜(在约100℃的预烘焙温度下具有一定程度的粘接性)，然后可对该硅氧化物绝缘膜构图。在本例子中，如上所述，从在随后的接合步骤中高效地执行接合的观点看，接合层205的表面可以在预烘焙处理之后具有一定程度的粘接性。一般地，粘性(粘接性能)由包含于有机绝缘材料(旋涂聚合物)中的作为水解性基的硅烷醇基或作为有机成分的烷氧基展现。在处理温度下进行这些成分的脱水缩合反应，由此增加晶片之间或器件之间的接合(结合)强度。关于可塑性，在有机成分中，非水解性基有助于高温(＞400℃)下的物质的可塑性的稳定性。众所周知，确定结合技术的成功或失败的最重要的因素是表面平坦性和粒子。在这一方面，通过插入具有可塑性和粘性的有机绝缘层，可以增加接合表面或其上设置器件结构等的基体所需要的平坦性。另外，由于其可塑性，因此可以在插入的有机绝缘层中嵌入具有一定量级的尺寸的粒子。因此，粒子的影响也可基本被消除。可塑性还在减少在层厚增加的情况下累积的畸变方面起重要作用。当某层包含少量的改善可塑性的有机成分并且具有1微米或更大的相对大的厚度时，可能产生诸如裂纹或断裂的缺陷。出于这些原因，当包含于有机SOG中的水解性或非水解性基中所包含的有机成分的量被控制为约1重量百分比或更大时，可以实现令人满意的粘接性和可塑性，并且，即使在膜具有微米量级的厚度的情况下，也可形成稳定的膜。
如上所述，基板200为例如半导体基板、硅基板、在其表面上具有氧化物层的硅晶片、或其上设置有希望的电路(例如，驱动器电路)的硅晶片。这里，在发光二极管(LED)包含化合物半导体多层膜的情况下，驱动器电路指的是例如被配置用于驱动和控制LED的电路。除了提拉法(CZ)晶片以外，还可使用在其表面上具有外延硅层的基板作为硅基板。作为替代方案，作为硅基板的替代，可以使用绝缘体上硅(SOI)基板。
下面，将描述将第一功能区域通过居间的接合层205结合到基板200的步骤、和通过在预定条件下处理分离层115的UV可剥离粘接层115a使基板100的区段120与第一功能区域分离的步骤。如图4B所示，区段120的分离层115上的第一功能区域与接合层205对准并接合。随后，如图5A所示，在分离层115的UV可剥离粘接层115a处将区段120与第一功能区域分离。在本例子中，UV可剥离粘接层115a由通过执行特定处理变为可分离的材料构成。该处理指的是导致分离层分解或其结合强度降低的处理。这里，从透明区段120侧施加UV光以导致UV可剥离粘接层115a分解或其结合强度降低，由此使第一功能区域与区段120分离。在该步骤中，例如，UV激光束(例如，具有在300～400nm的范围内的UV波长)可聚焦于非常小的斑点上并且被扫描。
作为替代方案，在本实施例中，可通过用光照射分离层115的整个表面在UV可剥离粘接层115a处使第一功能区域与区段120分离。当分离层115的整个表面被光照射时，分离层115的整个UV可剥离粘接层115a分解或整个UV可剥离粘接层115a的结合强度降低。因此，与接合层205接合的第一功能区域由于第一功能区域和接合层205之间的接合力而与UV可剥离粘接层115a分离。在这种情况下，在与不与基板200接合的功能区域对应的其它部分中，分离层115的UV可剥离粘接层115a的粘接力也降低。但是，由于剥落力不从基板200侧作用于其它功能区域的部分上，因此，其它功能区域余留在区段120侧。由于可在确保可靠性的同时在不使用遮光层的情况下简单地执行光的照射，因此，只要详细地选择条件(例如，分离层的材料、光的波长、光强度和照射时间等)，就可按低成本容易地执行该方法。当在分离层115的整个表面上执行UV照射时，可以使用i线UV灯或发射UV光的LED。并且，在这种情况下，如下面描述的那样，经分离层115的具有降低的粘接力的UV可剥离粘接层115a余留在区段120上的其它的功能区域可被进一步转印到另一基板。
分离层115的结构不限于以上的结构。分离层115可以是UV可剥离粘接层115a和热可剥离或压敏粘接层115b可与图示的例子相比被颠倒布置的片材。作为替代方案，UV可剥离层和压敏可剥离层可被组合。具有不同特性的分离层可被设置在区段120上以与第一功能区域和其它的功能区域对应。例如，一个可以是UV可剥离粘接层，并且，另一个可以是热可剥离粘接层(也称为“可热剥离粘接层”)。作为替代方案，一个可以是第一光可剥离粘接层(也称为“照射可剥离粘接层”)，并且，另一个可以是第二光可剥离粘接层(即，利用具有与用于第一光可剥离粘接层的波长不同的波长的光被分解或结合强度被降低的粘接层)。作为替代方案，一个可以是第一热可剥离粘接层，并且，另一个可以是第二热可剥离粘接层(即，在与用于第一热可剥离粘接层的温度不同的温度下被分解或结合强度被降低的粘接层)。分离层115可以不由片材构成。作为替代方案，可通过涂敷或气相沉积等在基板100上形成分离层115。分离层115的材料的具体例子是包含热可发泡囊体的材料。UV可剥离粘接材料的例子包含通过UV能量的照射切断交联的材料和包含通过吸收UV光形成泡沫的囊体的材料。热可剥离粘接材料的例子是REVALPHA(商标，由Nitto DenkoCorporation制造)。
下面，如图5B所示，将描述在余留在区段120上的第二功能区域和基板300上的要转印第二功能区域的区域中的至少一个上形成预定厚度的第二接合层305的步骤。这里，基板300可以是基板200的另一区域。另外，将描述使第二功能区域通过居间的第二接合层305与基板300接合的步骤和通过在预定条件下处理分离层115来使第二功能区域与区段120分离的步骤。
在第二功能区域被转印到基板300上的情况下，也可执行与第一功能区域的转印基本相同的过程。具体地，如图5B所示，在基板300上形成第二接合层(有机绝缘层)305，并且，只有要转印第二功能区域的区域被抗蚀剂107遮盖。然后通过化学蚀刻或RIE执行蚀刻以仅在希望的区域中形成第二接合层305。然后，将第二功能区域与第二接合层305对准和接合，并且，使第二功能区域在分离层115处与区段120分离。并且，在该步骤中，如图5B所示，从透明区段120侧施加UV光以导致UV可剥离粘接层115a分解或其结合强度降低，由此使第二功能区域与区段120分离。
作为替代方案，作为UV光的替代，可通过加热到约170℃以导致分离层115的热可剥离粘接层(也称为“可热剥离粘接层”)115b分解或其结合强度降低，使第二功能区域与区段120分离。随后，通过剥离去除抗蚀剂107。
如上所述，在第二功能区域进一步被转印到基板300上的情况下，在余留在区段120上的第二功能区域和基板300上的要转印第二功能区域的区域中的至少一个上，形成具有预定厚度的第二接合层305。随后，进一步执行将第二功能区域通过居间的第二接合层305接合到基板300的步骤和使第二功能区域在分离层处与基板100的区段120分离的步骤。并且，在这种情况下，可以在基板300的与区段120上的第二功能区域以外的区域对应的部分的表面上形成预定的凹凸。
如上所述，在转印目的地基板100被分成多个区段120之后，例如，可以对于包含多个活性层区域的各区段，在其上设置有器件电路的硅基板晶片上依次执行转印和接合。在本实施例中，通过多次重复转印，即使在具有不同的尺寸的基板之间，也可在没有损失的情况下高效地转印功能区域。例如，功能区域从作为籽基板的4英寸基板被转印到转印目的地基板上，并且，转印目的地基板被分成多个区段。在这种情况下，籽基板上的功能区域相隔小的间隔被密集地布置以与最终的转印目的地基板(例如，硅的5英寸、6英寸、8英寸或12英寸晶片)的尺寸对应。随后，在被布置于区段上的功能区域之间，只有与转印区域对应的功能区域被选择性或一次性地转印到作为最终转印目的地基板的5英寸、6英寸、8英寸或12英寸基板的转印区域上。随后，在被布置于同一区段或不同区段上的功能区域之中，只有与其它转印区域对应的功能区域被选择性或一次性地转印到5英寸、6英寸、8英寸或12英寸基板的其它余留转印区域上。
如上所述，转印步骤被分别执行多次，并且，通过具有预定尺寸的分割区段对于基板的各转印区域选择性地转印功能区域。因此，即使在基板的尺寸不同的情况下，可以在没有损失的情况下转印功能区域。在不同类型的基板、不同类型的材料、或不同类型的器件之间、具体地在昂贵并且具有相对小的直径的基板材料和诸如硅的可形成为具有大的直径的基板并且可以以相对低的成本得到的基板材料之间、或者在这种基板材料上形成的器件组之间的转印中，该技术是有利的。另外，当基板由本质上不同的材料构成或者基板的直径或成本相互明显不同时，可期望在不同类型的基板之间的转印和接合中实现明显的经济优势。并且，多个活性层区域被布置在分割区段中的每一个上，并且器件活性层的转印被分别执行多次，由此制成在其上已转印不同类型的活性层的具有大的直径的多个主晶片。与通过将转印执行一次而制成的晶片相比，可望实现明显的经济优势。
第一和第二功能区域可以任何的岛形式被布置在区段120上。但是，第一和第二功能区域典型地被相隔预定的间隔布置在区段120上。在这种情况下，如图4A所示，例如，基板200的与第一功能区域接合的区域(即，均包含在该处布置接合层205的区域并具有CMOS芯片的区域)被相隔预定的间隔布置。在这种结构中，在只有区段120上的第一功能区域被转印到基板200的接合层205的布置区域上的情况下，当满足以下的条件时，可以高效和有效地实施转印。如图15所示，区段120上的第一功能区域和第二功能区域的每单位区域的宽度由w表示，并且其长度由1表示，并且区域之间的距离由s表示，并且，要与第一功能区域接合的基板200的每单位区域的宽度由W表示，其长度由L表示，并且，区域之间的距离由S表示。在这种情况下，可以满足以下的条件。即，w、l、s、W、L和S可满足下式1～3。
(式1)l＜L，或者，l＝L
(式2)W＞w
(式3)W+S＞w+s
并且，也可以满足下式4～6。
(式4)l＝L
(式5)W＝n×w
(式6)W+S＝n(w+s)
在上式中，n表示2或更大的整数。这里，在已从籽基板103向其上转印功能区域的基板100的区段120上设置的功能区域向最终基板200的接合层的转印区域上的高密度的选择性转印被重复例如n次。在这种情况下，当构成发光层等的功能区域被转印到电路元件等上时，功能区域的布置和要被布置的功能区域的数量不被电路元件等的布置显著限制。因此，籽基板的每单位面积的可用作发光层等的面积的比率可增加。作为结果，例如，比硅晶片显著地贵几十倍的化合物半导体晶片可被高效地使用，并且，可以在复合多功能器件集成电路中实现更显著的经济优势。并且，可以在不明显考虑籽基板和转印目的地基板之间的尺寸差异的情况下经区段制备和转印功能区域。
这里，例如，图4B所示的硅基板200具有第三功能区域，该第三功能区域具有CMOS芯片，并且，第一功能区域通过居间的接合层205接合到第三功能区域。类似地，图5B所示的硅基板300具有第四功能区域，并且，第二功能区域接合到第四功能区域。
作为替代方案，基板200或300可以不是最终的转印目的地基板，并且，如基板100的区段120那样，可被用作暂时性基板。被转印到基板200或300上的功能区域可被整体转印到最终的基板上。在这种实施例中，执行以下的步骤。第一功能区域通过作为通过特定处理变为可分离的分离层的接合层被接合到基板200。例如，图4B所示的作为有机绝缘层的接合层205被诸如分离层115的层替代。然后，在与设置在基板200上的分离层接合的第一功能区域和下一转印目的地基板中的至少一个上形成具有预定厚度的接合层。可通过与用于形成上述的接合层的方法基本上相同的方法形成该接合层，但是构图不是必需的。然后，基板200上的所有功能区域通过居间的接合层被接合到下一转印目的地基板。随后，第一功能区域在作为分离层的接合层处与基板200分离。不必需选择性地使得该接合层可分离，因此，接合层可具有比上述的分离层简单的结构。用作暂时性基板的基板200也可由与上述的基板100类似的材料构成。
对于第二功能区域执行类似的步骤。根据该方法，作为暂时性基板的区段120上的多个功能区域都被选择性和暂时性地转印到作为接下来的暂时性基板的多个基板上，并且，这些基板上的功能区域然后被总体转印到各最终基板上。由于向暂时性基板上的转印的数目增加，因此，该方法看起来是走了弯路。但是，在一些情况下，这种方法允许平稳地执行操作，并因此可以高效地执行转印。
根据本实施例，例如，设置在基板100的区段120上的多个功能区域中的各区域可被选择性地和可靠地转印到其它的基板上。另外，以高密度在籽基板上形成的功能区域的各部分可以在不降低产量的情况下经区段120被转印到另一基板上。在这种情况下，可以在不明显考虑籽基板和转印目的地基板之间的尺寸差异的情况下设计功能区域的布置图案。
此外，由于籽基板的半导体区域可被高效地使用，因此，可以低成本地制造器件。另外，不被转印的功能区域接触另一基板的可能性可在接合时降低，由此抑制在转印其它功能区域时对于不被转印的功能区域的损伤。
[第二实施例]
将描述根据功能区域的转印方法的第二实施例。第二实施例与第一实施例的不同之处在于以下方面。在第一实施例中，分别在籽基板和转印目的地基板两者上形成对准区域(对准标记)，并且，然后使用对准区域重叠这两个基板。与此相反，在第二实施例中，对准区域(对准标记)被设置在籽基板上，并且，这些对准区域也被转印到转印目的地基板上。转印目的地基板的各区段在随后的转印步骤中使用对准区域。因此，当籽基板和转印目的地基板相互重叠时，使用例如这两个基板的边缘将这些基板对准而不使用对准区域。由于在该步骤中不需要显著精确的对准，因此，即使这种对准也可充分地实现目的。其它的配置与第一实施例相同。因此，将参照图6A～9B描述本实施例，在图6A～9B中，具有与第一实施例相同的功能的部件被赋予与在第一实施例的描述中使用的附图标记相同的附图标记。图6A～9B分别与图2A～5B对应。
如图6A～6C所示，在本实施例的籽基板103上，在均包含多个岛状功能区域的组101和102的区域中设置对准区域(对准标记)318。对准区域318中的每一个还具有与岛状功能区域相同的层结构。即，在籽基板103的整个表面上外延生长功能区域之后，通过构图和蚀刻同时形成多个岛状功能区域和对准区域318。
如图6C所示，对准区域(对准标记)318也接合到分离层115。随后，如图7C所示，蚀刻剂通过分离沟槽111和间隔区域110与蚀刻牺牲层105接触以对蚀刻牺牲层105进行蚀刻，由此从其中籽基板103与玻璃基板100相互接合的复合部件中分离籽基板103。作为结果，制备玻璃基板100的多个区段120，区段120具有功能区域的组101和102。在该步骤中，对准区域(对准标记)318也被转印到各区段120上。
然后，功能区域被从承载均包含多个功能区域的组的并且通过上述的步骤获得的区段120转印到另一基板上。图8A和图8B表示将功能区域从区段120转印到硅电路基板400上的步骤。图8A表示将功能区域从区段120转印到硅电路基板400上的相应部分上的步骤。硅电路基板400上的对准区域319与已被转印到区段120上的对准区域318对准，并且，在这种状态下执行转印。图8B和图9A是表示选择性地将功能区域从区段120转印到硅电路基板400的一部分上的步骤的截面图。
随后，如图9B所示，在余留在区段120上的第二功能区域和设置在基板500(可以是上述基板400的另一区域)上的要转印第二功能区域的区域中的至少一个上形成具有预定厚度的接合层505。第二功能区域通过居间的接合层505被接合到基板500。通过在预定的条件下处理分离层115，将第二功能区域与区段120分离。并且，在此步骤中，设置在硅电路基板500上的对准区域319与已被转印到区段120上的对准区域318对准，并且在这种状态下执行转印。
第三实施例
将描述根据功能区域的转印方法的第三实施例。第三实施例与第一实施例的不同之处在于以下方面。在第一实施例中，分别在籽基板和转印目的地基板两者上形成对准区域(对准标记)，然后使用对准区域重叠这两个基板。与此相反，在第三实施例中，在不使用对准区域(对准标记)的情况下对准和重叠基板。因此，当籽基板和转印目的地基板相互重叠时，在不使用对准区域的情况下使用例如两个基板的边缘对准这些基板。此外，也通过使用功能区域和接合层等的边缘的对准执行分割区段和转印目的地基板的对准和重叠。由于在例如集成度低的LED组的制备中不需要精确的对准，因此即使这种对准也可充分实现目的。其它的配置与第一实施例相同。因此，也将参照图10A～13B描述本实施例，在这些图中，具有与第一实施例相同的功能的部件被赋予与在第一实施例的描述中使用的附图标记相同的附图标记。图10A～13B分别与图2A～5B对应。
如图10A～10C所示，在本实施例中，不在籽基板103或转印目的地基板100上设置对准区域(对准标记)。因此，当籽基板103和转印目的地基板100相互重叠时，通过对准两个基板的边缘等执行对准。
如图11A～11C所示，如上述的实施例那样执行转印。具体地，如图11C所示，通过分离沟槽111和间隔区域110被引入的蚀刻剂与蚀刻牺牲层105接触以对蚀刻牺牲层105进行蚀刻。因此，从其中籽基板103与玻璃基板100相互接合的复合部件中分离化合物半导体基板103。由此，制备玻璃基板100的多个区段120，区段120具有功能区域的组101和102。
还如上述的实施例那样执行用于进一步将功能区域从承载均包含多个功能区域的组并且通过上述步骤获得的区段120转印到另一基板的方法。图12A和图12B表示将功能区域从区段120转印到硅电路基板600上的步骤。图12A表示将功能区域从区段120转印到硅电路基板600上的相应部分上的步骤。在该步骤中，例如，通过检查区段120上的功能区域的边缘和接合层605的边缘之间的相对位置来执行对准。图12B和图13A是表示选择性地将功能区域从区段120转印到硅电路基板600的一部分上的步骤的截面图。
随后，如图13B所示，在余留在区段120上的第二功能区域和设置在基板700(可以是上述基板600的另一区域)上的要转印第二功能区域的区域中的至少一个上形成具有预定厚度的接合层705。第二功能区域通过居间的接合层705与基板700接合。通过在预定条件下处理分离层115，使第二功能区域与区段120分离。
第四实施例
第四实施例涉及用于再使用分割后的区段的方法。例如，在第一实施例中制备的区段120可在所有的功能区域被转印之后被再使用。出于这种目的，作为使用过的双面剥离带的分离层115被剥离，并且，新的分离层被重新施加。如图14所示，然后在适当的托盘上布置再制作的区段120。然后，使用对准区域118b在籽基板103上制备的包含多个功能区域的组上重叠希望的区段120。如第一实施例描述的那样执行随后的步骤。并且，在这种情况下，要被再使用的区段被布置在籽基板上并且通过使用倒装结合器与其接合是有效的。
如上所述，在本实施例中，第二基板的被分离沟槽相互分离的区段120在区段120上的功能区域被转印到另一基板上、第二分离层被去除并且新的第二分离层被设置之后，被再用作第二基板。根据本实施例，不需要形成分离沟槽111，并且，可通过与上述的实施例中的步骤相同的步骤地将功能区域转印到区段120上。
在上述的实施例中描述的转印方法中，例如，在制造LED的情况下，形成以下的化合物半导体多层膜(功能区域)。在p型GaAs基板(籽基板)上形成p-AlAs层(蚀刻牺牲层)，并且，在其上形成以下的层作为化合物半导体多层膜。具体地，形成p型GaAs接触层、p型AlGaAs覆层、p型AlGaAs活性层、n型AlGaAs覆层和n型GaAs接触层。可以在牺牲层和化合物半导体基板之间形成AlInGaP层作为蚀刻停止层。在利用硫酸蚀刻GaAs层和AlGaAs层的情况下，由AlInGaP层停止蚀刻。然后通过盐酸去除AlInGaP层。在利用氨和过氧过氢混合物蚀刻GaAs层和AlGaAs层的情况下，可以使用AlAs层作为蚀刻停止层。
例如，作为化合物半导体多层膜的材料，也可使用基于GaAs的材料以外的化合物半导体材料，例如基于AlGaInP的材料、基于InGaAsP的材料、基于GaN的材料、基于AlGaN的材料和基于InAlGaN的材料。
并且，可以在化合物半导体多层膜上设置金属膜和分布式布拉格反射器(DBR)镜中的至少一个。这里，金属膜指的是由诸如Au、Ti或Al的金属构成的膜。根据LED的发射波长选择金属膜的材料。例如，当制作发射700～800nm的范围内的光的红色LED时，Au或Ag等具有高的反射率。当制作发射约360nm的光的蓝色LED时，可以使用Al作为金属膜。
当例如使用基于GaAs的化合物半导体材料时，通过多次交替层叠AlAs层和AlGaAs层构成DBR镜。作为替代方案，通过交替层叠氧化铝层和Al0.2Ga0.8As层构成DBR镜。由于难以通过外延生长形成氧化铝膜，因此，实际上，可通过例如使用AlxGa1-xAs并在0.2和0.8之间交替改变x的值控制折射率。
此外，当使用化合物半导体多层膜形成LED器件时，作为异质结LED的替代，可以构成同质结LED。在这种情况下，在外延生长各层之后，通过固相扩散方法使杂质扩散以在活性层中形成p-n结。为了在接触层与p侧电极或n侧电极之间建立欧姆接触，接触层可具有比夹持活性层的覆层高的杂质浓度。
并且，在以上的具体的实施例中，已被如上所述地从籽基板转印到区段上的功能区域被使用接合层和分离层选择性地或一次性地转印到另一基板上。
第五实施例
将描述根据由上述的功能区域的转印方法制造的LED阵列的第五实施例。通过使用在以上的实施例中的任一实施例中描述的转印方法提供图16所示的LED阵列。图16是表示LED阵列和驱动器电路(驱动器IC)4000(LED阵列/驱动器电路4000)被连接到并且布置在印刷电路板5000上的结构的例子的透视图。通过利用上述的半导体产品的转印方法在图15所示的硅基板200上形成多个LED器件、并且对准通过利用切割分割硅基板200而制备的多个硅基板区段，获得LED阵列和驱动器电路。LED器件和驱动器电路中的每一个的截面结构与下文描述的图17所示的包含LED发光区域和驱动器电路的LED器件的截面结构相同。
在图16所示的结构中，多个LED阵列/驱动器电路4000被直线排列在印刷电路板5000上。如图17所示，LED阵列/驱动器电路4000中的各LED器件和驱动器IC的相应驱动器元件相互电连接。根据需要，可通过在被直线排列的LED阵列4000上安装棒状透镜阵列(例如，自聚焦传光纤维透镜阵列(SLA))，制造LED打印机头。从被直线排列的LED阵列4000发射的光通过棒状透镜阵列3000被聚焦以实现LED阵列成像。LED阵列的排列形式不限于直线形状。例如，可以使用诸如交错排列、即之字形排列的排列形式。可根据使用目的确定排列形式。
在金属膜或DBR镜居间的情况下在硅基板上设置LED器件构成层的情况下，通过改善从得到的器件发射的光的方向性，实现非常小的斑点尺寸。因此，也可制造不具有棒状透镜阵列的LED打印机头。
如图17所示，关于用于将驱动器IC(驱动器电路)连接到LED器件的形式，驱动器IC可直接在硅基板侧形成，并且可被连接到LED器件。在图17所示的结构中，在包含构成驱动器IC的MOS晶体管7060的硅基板7000上设置由有机材料构成的绝缘膜7010(参照例如图4B所示的接合层205)。在绝缘膜7010上设置由化合物半导体多层膜构成的LED发光区域7070。参照图17，绝缘膜7080被设置在MOS晶体管7060之上，并且，导线结合焊盘7050用作MOS晶体管7060的源极或漏极区域。可由例如图4A和图4B所示的基板200的结构制造该结构。
在图18中表示矩阵驱动的情况的例子。图18表示可经受用于减少电极的数量的分时驱动的发光器件阵列电路8500。参照图18，发光器件阵列电路8500包含n侧电极8011、p侧电极8017、设置在n型AlGaAs层上的绝缘膜8021、设置在p型GaAs接触层上的绝缘膜8022和发光区域8023。可通过使用本发明的功能区域的转印方法以低成本提供上述的高性能的LED阵列和LED打印机头。
第六实施例
图19A表示包含在第五实施例中描述的LED打印机头的LED打印机的例子。该LED打印机具有上述的LED打印机头、感光鼓和带电器，并且包含被配置用于使用LED打印机头作为光源在感光鼓上写静电潜像的成像单元。
参照作为表示LED打印机的结构的例子的示意性截面图的图19A，在打印机主体8100中容纳沿顺时针方向旋转的感光鼓8106。该感光鼓8106沿与附图的纸面垂直的方向延伸。沿相同的方向延伸并被配置用于将感光鼓8106曝光的LED打印机头8104被设置在感光鼓8106之上。LED打印机头8104由其中布置根据图像信号发光的多个发光二极管的LED阵列8105以及在感光鼓8106上形成发光二极管的发光图案的图像的棒状透镜阵列8101构成。这里，棒状透镜阵列8101具有在第五实施例中描述的结构。发光二极管的成像表面被配置用于通过棒状透镜阵列8101与感光鼓8106的位置一致。即，发光二极管的发光表面被配置用于通过棒状透镜阵列8101与感光鼓8106的感光表面具有光学共轭关系。
使感光鼓8106的表面均匀带电的带电器8103以及允许调色剂粒子根据由LED打印机头8104曝光的图案附着于感光鼓8106以形成调色剂图像的显影装置8102被设置在感光鼓8106周围。并且，还在感光鼓8106的周围设置将在感光鼓8106上形成的调色剂图像转印到诸如复印纸的转印材料(未示出)上的转印带电器8107以及回收在转印之后余留在感光鼓8106上的调色剂粒子的清洁单元8108。
并且，在打印机主体8100中设置加载转印材料的纸盒8109以及在感光鼓8106和转印带电器8107之间供给纸盒8109中的转印材料的纸馈送单元8110。另外，设置被配置用于将转印后的调色剂图像定影到转印材料上的定影装置8112、将转印材料引导到定影装置8112的传输单元8112和保持在定影之后排出的转印材料的纸输出托盘8113。
下面将描述包括上述的LED打印机头、感光鼓和带电器并且具有多个成像单元的彩色LED打印机，各成像单元被配置用于通过使用相应的LED打印机头作为光源在感光鼓中的一个上写静电潜像。图19B表示彩色LED打印机的例子的机械部分的示意性结构。参照图19B，彩色LED打印机包括品红色(M)感光鼓9001、青色(C)感光鼓9002、黄色(Y)感光鼓9003、黑色(K)感光鼓9004以及分别用于这些颜色的LED打印机头9005、9006、9007和9008。传输带9009传输转印纸并且使转印纸与感光鼓9001、9002、9003和9004接触。彩色LED打印机还包括用于纸馈送的对齐辊9010以及定影辊9011。另外，彩色LED打印机包括被配置用于通过吸收在转印带9009上保持转印纸的带电器9012、除静电带电器9013和被配置用于检测转印纸的边缘的传感器9014。
通过使用本发明的功能区域的转印方法，诸如GaAs基板的籽基板可被有效地使用和再使用，可通过使用作为转印的中介的区段消除由转印基板之间的尺寸差异导致的问题，并且，可以选择性地或一次性地可靠地转印功能区域。因此，可以以低成本提供高性能的LED阵列、LED打印机头和LED打印机等。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的变更方式和等同的结构和功能。
本申请要求在2009年3月4日提交的日本专利申请No.2009-050012的权益，通过引用将其全文引入此。

Claims (10)

1.一种用于将被布置和接合到第一分离层的功能区域中的至少一个转印到第二基板上的方法，所述第一分离层被设置在第一基板上并且通过处理变为能够分离，其中，所述第二基板上的要转印所述功能区域的区域具有通过处理变为能够分离的第二分离层，该方法包括：
第一步骤，用于通过结合以使得所述功能区域与所述第二分离层接触来将所述第一基板接合到所述第二基板；
第二步骤，用于在所述第一分离层处使所述功能区域与所述第一基板分离；以及
第三步骤，在所述第二步骤之前从所述第二基板的表面形成贯通所述第二基板和所述第二分离层的分离沟槽，所述表面与其上具有所述第二分离层的表面相反，第二基板被所述分离沟槽分割成区段以便将所述功能区域转印到另一基板上，
其中，在所述第二步骤中，通过利用通过所述分离沟槽引入的蚀刻剂至少去除所述第一分离层，使所述功能区域与所述第一基板分离。
2.根据权利要求1的方法，
其中，多个功能区域在其间具有预定的间隔区域的情况下被布置在第一基板上，并且，
通过所述第二基板设置的分离沟槽在与设置在功能区域之间的间隔区域的至少一部分对应的位置处形成。
3.根据权利要求1的方法，
其中，在所述第一基板的所述第一分离层上设置对准区域，并且，
在所述第二步骤中，当功能区域从所述第一基板被转印到所述第二基板上时，所述对准区域也被转印到所述第二基板上。
4.根据权利要求1的方法，
其中，在所述第一基板上设置对准区域，并且，
在所述第二基板上设置与所述第一基板上的所述对准区域对应的对准区域。
5.根据权利要求1的方法，其中，在转印功能区域时，使用功能区域、将功能区域接合到第二基板的接合层以及第一分离层和第二分离层中的至少一个作为对准区域，确定接合位置，所述接合层在所述功能区域和第二基板上的要转印所述功能区域的区域中的至少一个上形成。
6.根据权利要求1的方法，其中，在第三步骤中通过分离沟槽相互分离的所述第二基板的区段在该区段上的功能区域被转印到另一基板上、第二分离层被去除并且新的第二分离层被形成之后被再用作第二基板。
7.一种LED阵列，包括：
包含用作功能区域的发光层的LED；以及
驱动LED并与所述功能区域电连接的电路，
所述LED阵列是通过利用根据权利要求1的方法转印所述功能区域以在基板上形成LED并且对准通过用分离沟槽分割所述基板而准备的多个区段而制造的。
8.一种LED打印机头，包括：
根据权利要求7的LED阵列；和
被安装在所述LED阵列上的棒状透镜阵列。
9.一种LED打印机，包括：
包含根据权利要求7的LED阵列的LED打印机头或根据权利要求8的LED打印机头；
感光部件；
带电器；和
成像单元，被配置用于使用所述LED打印机头作为光源在所述感光部件上写静电潜像。
10.一种彩色LED打印机，包括：
均包含根据权利要求7的LED阵列的多个LED打印机头或多个根据权利要求8的LED打印机头；
多个感光部件；
带电器；和
多个成像单元，所述多个成像单元中的每一个被配置用于使用相应的LED打印机头作为光源在所述多个感光部件中的一个上写静电潜像。
CN201080009990.5A 2009-03-04 2010-03-01 功能区域的转印方法、led阵列、led打印机头和led打印机 Expired - Fee Related CN102341243B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009050012A JP2010205943A (ja) 2009-03-04 2009-03-04 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2009-050012 2009-03-04
PCT/JP2010/001379 WO2010100882A1 (en) 2009-03-04 2010-03-01 Method for transferring functional regions, led array, led printer head, and led printer

Publications (2)

Publication Number Publication Date
CN102341243A CN102341243A (zh) 2012-02-01
CN102341243B true CN102341243B (zh) 2015-07-01

Family

ID=42246291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080009990.5A Expired - Fee Related CN102341243B (zh) 2009-03-04 2010-03-01 功能区域的转印方法、led阵列、led打印机头和led打印机

Country Status (5)

Country Link
US (1) US8415230B2 (zh)
JP (1) JP2010205943A (zh)
CN (1) CN102341243B (zh)
TW (1) TWI442450B (zh)
WO (1) WO2010100882A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
JP2014532307A (ja) * 2011-09-30 2014-12-04 マイクロリンク デバイシズ，インコーポレーテッド エピタキシャルリフトオフによって製造される発光ダイオード
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
KR102139681B1 (ko) * 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
CN104880846B (zh) * 2015-06-15 2018-07-24 京东方科技集团股份有限公司 柔性基板及其制作方法、显示装置
JP6245239B2 (ja) * 2015-09-11 2017-12-13 日亜化学工業株式会社 半導体レーザ素子の製造方法
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US10325893B2 (en) * 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
CN107170876A (zh) * 2017-05-27 2017-09-15 南方科技大学 一种Micro LED显示器件的制备方法
CN108122814B (zh) * 2017-10-27 2021-04-23 江西乾照光电有限公司 一种led芯片中led芯粒的分选转移方法
DE102020102952A1 (de) * 2020-02-05 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur selektion von halbleiterbauelementen
FR3108777A1 (fr) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support
CN112968079B (zh) * 2020-07-08 2022-05-13 重庆康佳光电技术研究院有限公司 发光单元、显示背板及其制作方法和芯片及其转移方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501493A (zh) * 2002-11-13 2004-06-02 ������������ʽ���� 具有半导体薄膜的组合半导体装置
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
WO2008050901A1 (en) * 2006-10-27 2008-05-02 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042709A (en) * 1990-06-22 1991-08-27 International Business Machines Corporation Methods and apparatus for precise alignment of objects
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP4701537B2 (ja) * 2001-05-16 2011-06-15 ソニー株式会社 素子の転写方法及び画像表示装置の製造方法
JP2003174041A (ja) 2001-12-06 2003-06-20 Seiko Epson Corp 素子の実装方法、電子機器、フラットパネルディスプレイ、システムインパッケージ型ｉｃおよびオプティカルエレクトリカルｉｃ
JP2003258210A (ja) 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
JP4370796B2 (ja) 2003-04-08 2009-11-25 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法及び電子機器
JP4315742B2 (ja) 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
JP4488702B2 (ja) * 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP4672329B2 (ja) * 2003-10-22 2011-04-20 株式会社沖データ 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP5030388B2 (ja) * 2004-03-22 2012-09-19 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP4468107B2 (ja) 2004-08-09 2010-05-26 シャープ株式会社 半導体装置の製造方法、半導体装置及び半導体回路基板
JP2009050012A (ja) 2008-09-29 2009-03-05 Seiko Epson Corp モータの速度制御システム、モータの制御回路、及びモータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501493A (zh) * 2002-11-13 2004-06-02 ������������ʽ���� 具有半导体薄膜的组合半导体装置
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
WO2008050901A1 (en) * 2006-10-27 2008-05-02 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method

Also Published As

Publication number Publication date
JP2010205943A (ja) 2010-09-16
US8415230B2 (en) 2013-04-09
TWI442450B (zh) 2014-06-21
US20110311276A1 (en) 2011-12-22
CN102341243A (zh) 2012-02-01
WO2010100882A1 (en) 2010-09-10
TW201034050A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
CN102341243B (zh) 功能区域的转印方法、led阵列、led打印机头和led打印机
KR101160137B1 (ko) 기능성 영역의 이설 방법, ｌｅｄ 어레이, ｌｅｄ 프린터 헤드, 및 ｌｅｄ 프린터
KR101168881B1 (ko) 기능성 영역의 이설방법, ｌｅｄ 어레이, ｌｅｄ 프린터 헤드, 및 ｌｅｄ 프린터
KR101182181B1 (ko) 기능성 영역의 이설 방법, ｌｅｄ어레이, ｌｅｄ프린터 헤드 및 ｌｅｄ프린터
RU2416135C2 (ru) Полупроводниковый элемент, способ изготовления полупроводникового изделия и матрица светоизлучающих диодов, полученная с использованием этого способа изготовления
US8053335B2 (en) Forming method of gallium nitride system compound semiconductor layer, transfer method of the same, and substrate structure with the same bonded thereto
US8513093B2 (en) Substrate structure including functional region and method for transferring functional region

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

Termination date: 20210301