WO2020226044A1

WO2020226044A1 - 画像表示装置の製造方法および画像表示装置

Info

Publication number: WO2020226044A1
Application number: PCT/JP2020/017014
Authority: WO
Inventors: 秋元　肇
Original assignee: 日亜化学工業株式会社
Priority date: 2019-05-08
Filing date: 2020-04-20
Publication date: 2020-11-12
Also published as: KR20220006052A; US20220059518A1; JP7457255B2; JPWO2020226044A1; TW202113774A; CN113994484A

Abstract

実施形態の製造方法は、発光層を含む半導体層を、第１基板上に形成された基板を準備する工程と、前記半導体層上にメタル層を形成する工程と、前記半導体層を、回路素子を含む回路が形成された第２基板に前記メタル層を介して貼り合わせる工程と、前記半導体層を加工して発光素子を形成する工程と、前記メタル層を加工して第１の配線層を形成する工程と、前記発光素子および前記第１の配線層を覆う絶縁膜を形成する工程と、前記絶縁膜を貫通して前記回路に達する第１ビアを形成する工程と、前記絶縁膜上に第２の配線層を形成する工程と、前記第１の配線層、前記第２の配線層および前記第１ビアを介して前記発光素子と前記回路素子とを電気的に直列に接続する工程と、を備える。

Description

画像表示装置の製造方法および画像表示装置

　本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。

　高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。

　自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。

　Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１）。

特開２００２－１４１４９２号公報

　本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法を提供する。

　本発明の一実施形態に係る画像表示装置の製造方法は、発光層を含む半導体層を、第１基板上に形成された基板を準備する工程と、前記半導体層上にメタル層を形成する工程と、前記半導体層を、回路素子を含む回路が形成された第２基板に前記メタル層を介して貼り合わせる工程と、前記半導体層を加工して発光素子を形成する工程と、前記メタル層を加工して第１の配線層を形成する工程と、前記発光素子および前記第１の配線層を覆う絶縁膜を形成する工程と、前記絶縁膜を貫通して前記回路に達する第１ビアを形成する工程と、前記絶縁膜上に第２の配線層を形成する工程と、前記第１の配線層、前記第２の配線層、前記第１ビア、前記発光素子および前記回路素子を直列に接続する工程と、を備える。

　本発明の一実施形態に係る画像表示装置は、回路素子と、前記回路素子に電気的に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられた第２配線層と、前記第２配線層上に設けられ、前記第２配線層に接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層を含む発光素子と、前記発光素子の少なくとも一部および前記第２配線層を覆う第２絶縁膜と、前記発光素子に電気的に接続され、前記第２絶縁膜上に設けられた第３配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第３配線層を電気的に接続する第１ビアと、を備える。前記第２配線層は、部分を有する。前記部分の外周は、平面視で、前記部分に投影された前記発光素子の外周を含む。

　本発明の一実施形態に係る画像表示装置は、複数のトランジスタと、前記複数のトランジスタに電気的に接続された第１配線層と、前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられた第２配線層と、前記第２配線層上に設けられた第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、前記第１絶縁膜、前記第２配線層、前記第１半導体層および前記発光層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透明電極に接続された第３配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第３配線層の配線を電気的に接続する第１ビアと、を備える。前記第２配線層は、部分を有する。前記部分の外周は、平面視で、前記部分に投影された前記第１半導体層、前記発光層および前記第２半導体層の外周を含む。

　本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法が実現される。

第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の１つを例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の１つを例示する模式的な断面図である。第１の実施形態の画像表示装置を例示する模式的なブロック図である。第１の実施形態の画像表示装置の一部を例示する模式的な平面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な斜視図である。第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第２の実施形態の画像表示装置を例示する模式的なブロック図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第３の実施形態の画像表示装置の一部を例示する模式的な平面図である。第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第５の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。第５の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。第５の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。第５の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。画素ＬＥＤ素子の特性を例示するグラフである。第６の実施形態に係る画像表示装置を例示するブロック図である。第６の実施形態の変形例に係る画像表示装置を例示するブロック図である。第１～第５の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。

　以下、図面を参照しつつ、本発明の実施形態について説明する。
　なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
　なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

　（第１の実施形態）
　図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１には、本実施形態の画像表示装置のサブピクセル２０の構成が模式的に示されている。画像表示装置に表示される画像を構成するピクセル１０は、複数のサブピクセル２０によって構成されている。
　以下では、ＸＹＺの３次元座標系を用いて説明することがある。サブピクセル２０は、２次元平面上に配列されている。サブピクセル２０が配列された２次元平面をＸＹ平面とする。サブピクセル２０は、Ｘ軸方向およびＹ軸方向に沿って配列されている。

　サブピクセル２０は、ＸＹ平面にほぼ平行な発光面１５３Ｓを有している。発光面１５３Ｓは、主として、ＸＹ平面に直交するＺ軸の正方向に向かって光を出力する。

　図１は、サブピクセル２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。この断面図は、後述する図４のＡ－Ａ’線における矢視断面である。
　図１に示すように、画像表示装置のサブピクセル２０は、トランジスタ１０３と、第１の配線層１１０と、第１の層間絶縁膜（第１絶縁膜）１１２と、第２の配線層（第２配線層）１３０と、発光素子１５０と、第２の層間絶縁膜（第２絶縁膜）１５６と、第３の配線層（第３配線層）１６０と、ビア（第１ビア）１６１ｄと、を備える。サブピクセル２０は、カラーフィルタ１８０をさらに備える。カラーフィルタ（波長変換部材）１８０は、表面樹脂層１７０上に、透明薄膜接着層１８８を介して設けられている。表面樹脂層１７０は、発光素子１５０、層間絶縁膜１５６および配線層１６０上に設けられている。

　トランジスタ１０３は、基板１０２に形成されている。基板１０２には、発光素子１５０の駆動用のトランジスタ１０３のほか、他のトランジスタやキャパシタ等の回路素子が形成され、配線等によって回路１０１を構成している。たとえば、トランジスタ１０３は、後述する図３に示された駆動トランジスタ２６に対応し、そのほか選択トランジスタ２４やキャパシタ２８等が回路素子である。以下では、回路１０１は、回路素子が形成された素子形成領域１０４、絶縁層１０５、配線層１１０、配線層１１０と回路素子を接続するビアおよび回路素子間等を絶縁する絶縁膜１０８を含むものとする。基板１０２、回路１０１および層間絶縁膜１１２等のその他の構成要素を含めて回路基板１００と呼ぶことがある。

　トランジスタ１０３は、ｐ形半導体領域１０４ｂと、ｎ形半導体領域１０４ｓ，１０４ｄと、ゲート１０７と、を含む。ゲート１０７は、絶縁層１０５を介して、ｐ形半導体領域１０４ｂの上に設けられている。絶縁層１０５は、素子形成領域１０４とゲート１０７とを絶縁するとともに、隣接する他の回路素子との絶縁を十分にとるために設けられている。ゲート１０７に電圧が印加されると、ｐ形半導体領域１０４ｂにチャネルが形成され得る。トランジスタ１０３は、ｎチャネルトランジスタであり、たとえばｎチャネルＭＯＳＦＥＴである。

　素子形成領域１０４は、基板１０２に設けられている。基板１０２は、たとえばＳｉ基板である。素子形成領域１０４は、ｐ形半導体領域１０４ｂと、ｎ形半導体領域１０４ｓ，１０４ｄと、を含む。ｐ形半導体領域１０４ｂは、基板１０２の表面付近に設けられている。ｎ形半導体領域１０４ｓ，１０４ｄは、ｐ形半導体領域１０４ｂ内でｐ形半導体領域１０４ｂの表面付近に互いに離隔して設けられている。

　基板１０２の表面には、絶縁層１０５が設けられている。絶縁層１０５は、素子形成領域１０４も覆っており、ｐ形半導体領域１０４ｂおよびｎ形半導体領域１０４ｓ，１０４ｄの表面も覆っている。絶縁層１０５は、たとえばＳｉＯ_２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ_２やＳｉ_３Ｎ_４等を含む多層の絶縁層であってもよい。絶縁層１０５は、高誘電率を有する絶縁材料の層を含んでもよい。

　絶縁層１０５を介して、ｐ形半導体領域１０４ｂの上にゲート１０７が設けられている。ゲート１０７は、ｎ形半導体領域１０４ｓ，１０４ｄの間に設けられている。ゲート１０７は、たとえば多結晶Ｓｉである。ゲート１０７は、多結晶Ｓｉよりも低抵抗のシリサイド等を含んでもよい。

　この例では、ゲート１０７および絶縁層１０５は、絶縁膜１０８で覆われている。絶縁膜１０８は、たとえばＳｉＯ_２やＳｉ_３Ｎ_４等である。配線層１１０を形成する際に表面を平坦化するために、さらにＰＳＧ（Phosphorus Silicon Glass）やＢＰＳＧ（Boron Phosphorus Silicon Glass）等の有機絶縁膜を設けるようにしてもよい。

　絶縁膜１０８には、ビア１１１ｓ，１１１ｄが形成されている。絶縁膜１０８上には、第１の配線層（第１配線層）１１０が形成されている。第１の配線層１１０は、電位の異なり得る複数の配線を含んでおり、配線１１０ｓ，１１０ｄを含んでいる。なお、このように、図１以降の断面図においては、配線層は、その配線層に含まれる１つの配線の横の位置に符号を表示するものとする。ビア１１１ｓ，１１１ｄは、配線層１１０の配線１１０ｓ，１１０ｄとｎ形半導体領域１０４ｓ，１０４ｄとの間にそれぞれ設けられ、これらを電気的に接続している。配線層１１０およびビア１１１ｓ，１１１ｄは、たとえばＡｌやＣｕ等の金属によって形成されている。配線層１１０およびビア１１１ｓ，１１１ｄは、高融点金属等を含んでもよい。

　絶縁膜１０８および配線層１１０上には、さらに平坦化膜として、第１の層間絶縁膜１１２が設けられている。層間絶縁膜（第１絶縁膜）１１２は、たとえばＰＳＧやＢＰＳＧ等の有機絶縁膜である。第１の層間絶縁膜１１２は、回路基板１００においてその表面を保護する保護膜としても機能する。

　図１に示すように、第２の配線層１３０は、層間絶縁膜１１２上に設けられている。配線層１３０は、遮光プレート（部分）１３０ａを含んでいる。遮光プレート１３０ａは、サブピクセルごとに設けられており、これら複数の遮光プレート１３０ａは、互いに電気的に絶縁されている。遮光プレート１３０ａ上には発光素子１５０がそれぞれ設けられている。

　配線層１３０、すなわち遮光プレート１３０ａは、高導電率を有する材料で形成されている。遮光プレート１３０ａは、たとえば、ＴｉやＡｌ、ＴｉとＳｎとの合金等を含む。ＣｕやＶ等、あるいはＡｇやＰｔ等の高い光反射性を有する貴金属を含んでもよい。遮光プレート１３０ａは、このような高導電率を有する金属材料等で形成されているので、発光素子１５０と回路１０１とを低抵抗で電気的に接続する。

　遮光プレート１３０ａの外周は、ＸＹ平面視で発光素子１５０をＺ軸上方から投影したときの外周を含んでいる。これにより、遮光プレート１３０ａは、発光素子１５０の下方への光の散乱を発光面１５３Ｓ側に反射して、トランジスタ１０３に到達しないようにすることができる。遮光プレート１３０ａの材料を適切に選択することによって、発光素子１５０の下方への光の散乱を発光面１５３Ｓ側に反射させて発光効率を向上させることができる。また、遮光プレート１３０ａが、発光素子１５０の下方への散乱光を遮光することによって、トランジスタ１０３への光の到達が抑制され、トランジスタ１０３の誤動作を防止することもできる。

　発光素子１５０は、ｎ形半導体層（第１半導体層）１５１と、発光層１５２と、ｐ形半導体層（第２半導体層）１５３と、を含む。ｎ形半導体層１５１、発光層１５２およびｐ形半導体層１５３は、層間絶縁膜１１２からＺ軸の正方向に向かってこの順に積層されている。つまり、発光素子１５０の各層は、層間絶縁膜１１２から発光面１５３Ｓに向かって積層されている。

　発光素子１５０は、ＸＹ平面視で、たとえばほぼ正方形または長方形状を有しているが、角部は丸くなっていてもよい。発光素子１５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。

　発光素子１５０には、たとえば、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体が好適に用いられる。本発明の一実施形態における発光素子１５０は、いわゆる青色発光ダイオードであり、発光素子１５０が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。

　第２の層間絶縁膜（第２絶縁膜）１５６は、第１の層間絶縁膜１１２、第２の配線層１３０および発光素子１５０を覆っている。第２の層間絶縁膜１５６は、好ましくは白色樹脂によって形成されている。層間絶縁膜１５６を白色樹脂とすることによって、発光素子１５０が横方向や下方向に発光する光を反射させて、実質的に発光素子１５０の輝度を向上させることができる。層間絶縁膜１５６は、発光素子１５０を保護するとともに、第２の層間絶縁膜１５６上に形成される配線層１６０のために表面を平坦化する機能も有する。

　第２の層間絶縁膜１５６は、黒色樹脂であってもよい。層間絶縁膜１５６を黒色樹脂とすることによって、サブピクセル内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。

　第２の層間絶縁膜１５６は、開口１５８を有している。開口１５８は、発光素子１５０の上方の層間絶縁膜１５６の一部を除去することによって形成されている。開口１５８は、発光面１５３Ｓが層間絶縁膜１５６から露出するように形成されている。発光面１５３Ｓは、ｐ形半導体層１５３の面のうち発光層１５２に接する面に対向する面である。発光面１５３Ｓは、好ましくは粗面加工されている。発光素子１５０は、発光面１５３Ｓが粗面とされている場合には、光の取出効率を向上させることができる。

　第２の層間絶縁膜１５６を貫通して、ビア１６１ｋ（第２ビア）が設けられている。ビア１６１ｋの一端は、遮光プレート１３０ａに接続されている。

　ビア１６１ｄ（第１ビア）は、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。

　配線層１６０は、層間絶縁膜１５６上に設けられている。配線層１６０は、配線１６０ａ，１６０ｋを含んでいる。この図には示されないが、配線１６０ａは、サブピクセル２０に電源を供給する電源線に接続されている。

　配線１６０ｋは、ビア１６１ｋ，１６１ｄの他端に接続されている。したがって、発光素子１５０のｎ形半導体層１５１は、遮光プレート１３０ａ、ビア１６１ｋ、配線１６０ｋ、ビア１６１ｄおよび配線１１０ｄを介して、トランジスタ１０３の主電極であるドレイン電極に電気的に接続される。

　透明電極１５９ａ，１５９ｋは、配線１６０ａ，１６０ｋ上にそれぞれ設けられている。透明電極１５９ａは、開口されたｐ形半導体層１５３の発光面１５３Ｓ上にわたって設けられている。透明電極１５９ａは、配線１６０ａと発光面１５３Ｓとの間に設けられ、配線１６０ａとｐ形半導体層１５３とを電気的に接続している。

　表面樹脂層１７０は、第２の層間絶縁膜１５６、透明電極１５９ａ，１５９ｋを含む透明導電膜および第３の配線層１６０を覆っている。表面樹脂層１７０は、透明樹脂であり、層間絶縁膜１５６および配線層１６０を保護するとともに、カラーフィルタ１８０を接着するための平坦化面を提供する。

　カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。色変換部１８２は、発光素子１５０の発光面１５３Ｓの直上に発光面１５３Ｓの形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。

　色変換部１８２は、１層または２層とされる。図１には、２層の部分が示されている。１層であるか２層であるかは、サブピクセル２０が発光する光の色、すなわち波長によって決定される。サブピクセル２０の発光色が赤または緑の場合には、色変換部１８２は、好ましくは２層とされる。サブピクセル２０の発光色が青の場合には、好ましくは１層とされる。

　色変換部１８２が２層の場合には、発光素子１５０により近い１層目が色変換層１８３であり、２層目がフィルタ層１８４である。つまり、フィルタ層１８４は、色変換層１８３上に積層されている。

　色変換層１８３は、発光素子１５０が発光する光の波長を所望の波長に変換する層である。赤色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。緑色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。

　フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。

　サブピクセル２０が発光する光の色が青色の場合には、サブピクセル２０は、色変換層１８３を介して光を出力してもよいし、色変換層１８３を介さずにそのまま光を出力するようにしてもよい。発光素子１５０が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、サブピクセル２０は、色変換層１８３を介さずに光を出力してもよい。発光素子１５０が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。

　青色のサブピクセル２０の場合であっても、サブピクセル２０は、フィルタ層１８４を有していてもよい。青色のサブピクセル２０にフィルタ層１８４を設けることによって、発光素子１５０の表面で生じる微小な外光反射が抑制される。

　（変形例）
　サブピクセルの構成の変形例について説明する。
　図２Ａおよび図２Ｂは、本実施形態の画像表示装置の変形例をそれぞれ例示する模式的な断面図である。
　図２Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０およびカラーフィルタ１８０の表示が省略されている。特に記載のない場合には、第２の層間絶縁膜および第３の配線層上には、表面樹脂層１７０およびカラーフィルタ１８０が設けられる。後述の他の実施形態およびその変形例の場合についても同様である。

　図２Ａの場合には、サブピクセル２０ａは、発光素子１５０に接続する配線構造が上述の第１の実施形態の場合と相違する。他の構成要素は、上述の第１の実施形態の場合と同一であり、詳細な説明を適宜省略する。
　図２Ａに示すように、サブピクセル２０ａは、配線１６０ａ１を含む。配線１６０ａ１は、第３の配線層１６０に含まれる配線として形成されている。本変形例では、ｐ形半導体層１５３との電気的接続は、配線１６０ａ１の一端を発光面１５３Ｓの一部に接続することにより行われる。本変形例では、透明電極を含む透明導電膜を形成する工程を省略することができる。

　図２Ｂに示すように、サブピクセル２０ｂでは、第２の層間絶縁膜１５６ａが透明樹脂である。層間絶縁膜１５６ａは、発光面１５３Ｓに対応する開口が設けられていない。発光面１５３Ｓは、第３の配線層１６０の配線１６０ａ２に直接接続されている。

　発光素子１５０は、層間絶縁膜１５６ａを介して、発光面１５３Ｓから発光する。本変形例では、層間絶縁膜１５６ａに開口を形成する工程および発光面１５３Ｓを粗面化する工程を省略することができる。

　本実施形態では、上述に示したサブピクセル２０，２０ａ，２０ｂの構成のいずれかを含むことができる。また、以下に説明する各実施形態についても、本実施形態の場合と同様にサブピクセルの変形例を適用することができる。

　図３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
　図３に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。

　ピクセル１０は、異なる色の光を発光する複数のサブピクセル２０を含む。サブピクセル２０Ｒは、赤色の光を発光する。サブピクセル２０Ｇは、緑色の光を発光する。サブピクセル２０Ｂは、青色の光を発光する。３種類のサブピクセル２０Ｒ，２０Ｇ，２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。

　１つのピクセル１０は、３つのサブピクセル２０Ｒ，２０Ｇ，２０Ｂを含み、サブピクセル２０Ｒ，２０Ｇ，２０Ｂは、たとえばこの例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。

　画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。

　画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。

　画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。

　信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。

　サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図３において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。

　発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｎチャネルＭＯＳＦＥＴであり、駆動トランジスタ２６の主電極であるドレイン電極に発光素子２２のｎ電極であるカソード電極が接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１等におけるトランジスタ１０３に対応し、発光素子２２は、図１等における発光素子１５０に対応する。駆動トランジスタ２６のゲート－ソース間に印加される電圧によって、発光素子２２に流れる電流が決定され、発光素子２２は、発光素子２２に流れる電流に応じた輝度で発光する。

　選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と接地線４との間には、キャパシタ２８が接続されている。

　行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、流れた電流に応じた輝度で発光する。

　行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。ＲＧＢ各色のサブピクセル２０が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル１０が発光して表示領域２に画像が表示される。

　図４は、本実施形態の画像表示装置の一部を例示する模式的な平面図である。
　本実施形態では、図１において説明したように、発光素子２２（１５０）と駆動トランジスタ２６（１０３）が、Ｚ軸方向に積層されており、ビア１６１ｄによって、発光素子２２（１５０）のカソード電極と駆動トランジスタ２６（１０３）のドレイン電極とを電気的に接続している。

　図４の上部には、第Ｉ層の平面図が模式的に表示され、下部には、第ＩＩ層の平面図が模式的に表示されている。図４では、第Ｉ層を“Ｉ”と表記し、第２層を“ＩＩ”と表記している。第Ｉ層は、発光素子２２（１５０）が形成された層である。すなわち、第Ｉ層は、図１において、第２の配線層１３０からＺ軸の正方向に、第３の配線層１６０までの層を含んでいる。図４では、第２の層間絶縁膜１５６は示されていない。第ＩＩ層は、図１において、基板１０２からＺ軸の正方向に、第１の層間絶縁膜１１２までの層を含んでいる。図４では、基板１０２、絶縁層１０５、絶縁膜１０８および第１の層間絶縁膜１１２は示されていない。この図では、素子形成領域１０４としてチャネル領域１０４ｃが示されている。

　図１に示した断面図は、第Ｉ層および第ＩＩ層それぞれに一点鎖線で示した箇所のＡＡ’線の矢視断面である。

　図４に示すように、発光素子１５０のカソード電極となるｎ形半導体層１５１には、図１に示されているビア１６１ｋおよびそのコンタクトホール１６１ｋ１を介して、配線１６０ｋが接続されている。配線１６０ｋは、第２の層間絶縁膜１５６に設けられたコンタクトホール１６１ｄ１を介してビア１６１ｄの一端に接続されている。ビア１６１ｄは、図上、二点鎖線で模式的に示されている。なお、配線１６０ｋ上には、透明電極１５９ｋが設けられている。

　発光素子１５０のアノード電極となるｐ形半導体層１５３には、その表面である発光面１５３Ｓの全面にわたって透明電極１５９ａが設けられている。透明電極１５９ａは、第３の配線層１６０である配線１６０ａ上にも設けられている。透明電極１５９ａは、発光面１５３Ｓと、第３の配線層１６０である配線１６０ａとの間に設けられ、これらを電気的に接続している。

　ビア１６１ｄの他端は、第１の層間絶縁膜１１２に設けられたコンタクトホール１６１ｄ２を介して、配線１１０ｄに接続されている。配線１１０ｄは、絶縁膜１０８に開口されたコンタクトホール１１１ｃ１を介して、ビア１１１ｄ（図１）に接続され、トランジスタ１０３のドレイン電極に接続される。このようにして、層間絶縁膜１５６，１１２を貫通するビア１６１ｄによって、異なる層である第Ｉ層および第ＩＩ層にそれぞれ形成された発光素子１５０およびトランジスタ１０３を電気的に接続することができる。

　遮光プレート１３０ａによって、発光素子１５０の発光を遮光する配置について、図４を用いて説明する。
　発光素子１５０は、Ｘ軸方向の長さＬ１およびＹ軸方向の長さＷ１を有する長方形状の底面を有している。遮光プレート(部分）１３０ａは、Ｘ軸方向の長さＬ２およびＹ軸方向の長さＷ２を有する長方形状を有する。発光素子１５０は、遮光プレート１３０ａ上に設けられている。

　上述した各部の長さは、Ｌ２＞Ｌ１、Ｗ２＞Ｗ１となるように設定されている。発光素子１５０は、遮光プレート１３０ａ上に設けられ、遮光プレート１３０ａの外周が、発光素子１５０の外周を含むように配置されている。遮光プレート１３０ａの外周は発光素子１５０の外周を含んでいればよく、遮光プレート１３０ａの形状および発光素子１５０の形状は、方形である場合に限らず適切な任意の形状としてもよい。

　発光素子１５０は、上方に向かって発光するとともに、下方に向かう発光や、層間絶縁膜１１２と表面樹脂層１７０との界面での反射光や散乱光等が存在する。したがって、好ましくは、遮光プレート１３０ａの外周は、ＸＹ平面視で遮光プレート１３０ａに投影された発光素子１５０の外周を含むように設定される。このように遮光プレート１３０ａが設定されることによって、発光素子１５０の下方への光の到達を抑制して、回路素子への光の影響を軽減することができる。

　本実施形態の画像表示装置１の製造方法について説明する。
　図５Ａ～図９Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　図５Ａに示すように、半導体成長基板１１９４を準備する。半導体成長基板１１９４は、結晶成長用基板（第１基板）１００１上に成長させた半導体層１１５０を有する。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が用いられる。

　この例では、結晶成長用基板１００１の一方の面には、バッファ層１１４０が形成されている。バッファ層（緩衝層）１１４０は、ＡｌＮ等のナイトライドが好適に用いられる。バッファ層１１４０は、ＧａＮをエピタキシャル成長させるときに、ＧａＮの結晶と結晶成長用基板１００１との界面での不整合を緩和するために用いられる。

　半導体成長基板１１９４では、バッファ層１１４０上に、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１が、バッファ層１１４０側からこの順に積層される。半導体層１１５０の成長には、たとえば気相成長法（Chemical Vapor Deposition、ＣＶＤ法）が用いられ、有機金属気相成長法（Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ法）が好適に用いられる。半導体層１１５０は、たとえば、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等である。

　半導体層１１５０の結晶成長用基板１００１の側の面に対向する側の面には、メタル層１１３０が形成される。つまり、メタル層１１３０は、ｎ形半導体層１１５１の発光層１５２が設けられた面に対向するｎ形半導体層１１５１の面上に形成される。メタル層１１３０は、たとえばＴｉやＡｌ、ＴｉとＳｎとの合金等を含む。ＣｕやＶ等、あるいは、ＡｇやＰｔ等の高い光反射性を有する貴金属を含んでもよい。

　図５Ｂに示すように、回路基板１１００が準備される。回路基板（第２基板）１１００は、図１等で説明した回路１０１を含む。半導体成長基板１１９４は、上下を反転される。つまり、図の矢印で示したように、回路基板１１００の一方の面は、半導体層１１５０上に形成されたメタル層１１３０の面に向かい合わせて、両者を貼り合わせる。回路基板１１００の貼り合わせ面は、配線層１１０上に形成された層間絶縁膜１１２の露出面である。その後、結晶成長用基板１００１は、除去される。結晶成長用基板１００１の除去には、たとえばウェットエッチングやレーザリフトオフが用いられる。

　２つの基板を貼り合わせるウェハボンディングでは、たとえば、２つの基板を加熱して熱圧着により２つの基板を貼り合わせる。加熱圧着する際に、低融点金属や低融点合金を用いてもよい。低融点金属は、たとえばＳｎやＩｎ等であり、低融点合金は、たとえばＺｎやＩｎ、Ｇａ、Ｓｎ、Ｂｉ等を主成分とした合金とすることができる。

　ウェハボンディングでは、上述のほか、それぞれの基板の貼り合わせ面を化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）等を用いて平坦化した上で、真空中で貼り合わせ面をプラズマ処理により清浄化して密着させるようにしてもよい。

　図６Ａ～図６Ｃには、ウェハボンディング工程における変形例が示されている。ウェハボンディング工程では、図５Ｂの工程に代えて、図６Ａ～図６Ｃのいずれかとすることができる。

　図６Ａに示すように、半導体層１１５０は、結晶成長用基板１００１上に、結晶成長用基板１００１の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に成長、積層される。半導体層１１５０を形成した後、ｐ形半導体層１１５３の発光層１１５２が設けられた側の面に対向する面、すなわちｐ形半導体層１１５３の開放された面に支持基板１１９０が接着される。支持基板１１９０（第３基板）は、たとえばＳｉや石英等によって形成されている。その後、結晶成長用基板１００１は、除去される。結晶成長用基板１００１の除去には、たとえばレーザが用いられる。その後、ｎ形半導体層１１５１の開放された面にメタル層１１３０が形成される。

　この例では、バッファ層１１４０を除去した後に支持基板１１９０を接着したが、バッファ層１１４０に支持基板１１９０を接着し、ウェハボンディング工程後にバッファ層１１４０を除去するようにしてもよい。

　図６Ｂに示すように、半導体成長基板１１９４にメタル層１１３０を形成し、回路基板１１００にもメタル層１１２０を形成してもよい。この変形例では、メタル層同士を接合するので、それぞれのメタル層で同一の金属材料を用いたり、同一の金属材料を含む合金とすることによって、より容易にウェハボンディングを行うことができる。なお、メタル層は、半導体成長基板１１９４側および回路基板１１００側の少なくとも一方に設けられていればよい。

　図６Ｃに示すように、結晶成長用基板１００１に半導体層１１５０を結晶成長させる場合には、バッファ層１１４０を介さずに半導体成長基板を形成するようにしてもよい。この場合には、ウェハボンディング後にバッファ層を除去する工程を省略することができる。

　ウェハボンディングした後の製造工程に戻って説明を続ける。
　図７Ａおよび図７Ｂに示すように、回路基板１１００は、ウェハボンディングによってメタル層１１３０を介して半導体層１１５０に接合される。メタル層１１３０および半導体層１１５０は、エッチングによって、必要な形状に形成される。メタル層１１３０は、エッチングされて第２の配線層１３０が形成される。この配線層１３０は、遮光プレート１３０ａを含む。遮光プレート１３０ａは、エッチングによって、上述した形状に成形される。半導体層１１５０は、さらにエッチングされ、発光素子１５０の形状に成形される。発光素子１５０の成形には、たとえばドライエッチングプロセスが用いられ、好適には、異方性プラズマエッチング（Reactive Ion Etching、ＲＩＥ）が用いられる。

　図８Ａに示すように、発光素子１５０を覆って層間絶縁膜１５６が形成される。層間絶縁膜１５６には、ビアホールが形成される。その後、ビアホールに導電性の金属材料が充填される。ビアホールの形成にはウェットエッチングまたはドライエッチングいずれかを用いることができる。

　その後、スパッタ等によって、ビアホール内に導電層を形成する。ビアホールを形成した後、ビアおよび配線層を同時に形成するようにしてもよい。

　第２の層間絶縁膜１５６をエッチングにより開口１５８を形成し、ｐ形半導体層１５３の面を露出させる。エッチングは、ウェットエッチングでもよいし、ドライエッチングでもよい。

　その後、露出されたｐ形半導体層１５３の発光面１５３Ｓは、発光効率を向上させるためにウェットエッチング等により粗面化される。

　図８Ｂに示すように、開口１５８を含めて第３の配線層１６０を成膜し、フォトリソグラフィによって各配線１６０ａ，１６０ｋを形成する。配線１６０ａは、ｐ形半導体層１５３に接続されていない。

　図８Ｃに示すように、配線層１６０、第２の層間絶縁膜１５６およびｐ形半導体層１５３の発光面１５３Ｓを覆う透明導電膜を形成する。透明導電膜は、ＩＴＯ膜やＺｎＯ膜等が好適に用いられる。フォトリソグラフィにより、必要な透明電極１５９ａ，１５９ｋが形成される。

　透明電極１５９ａは、配線１６０ａ上に形成されるとともに、ｐ形半導体層１５３の発光面１５３Ｓ上にも形成されている。したがって、配線１６０ａおよびｐ形半導体層１５３は、電気的に接続される。好ましくは、透明電極１５９ａは、露出されている発光面１５３Ｓの全面を覆うように設けられ、発光面１５３Ｓに接続されている。

　図９Ａおよび図９Ｂは、変形例のサブピクセル２０ａ，２０ｂにそれぞれ対応する製造工程を表している。図９Ａは、図７Ｂの工程の後に実行されて、サブピクセル２０ａを形成する。図９Ｂは、図７Ｂの工程の後に実行されて、サブピクセル２０ｂを形成する。

　図９Ａに示すように、ｐ形半導体層１５３の発光面１５３Ｓを露出するように開口１５８を形成した後、各配線１６０ａ１，１６０ｋを形成する。配線１６０ａ１は、透明電極による電気的接続に代えて、ｐ形半導体層１５３の発光面１５３Ｓに接続される。

　図９Ｂに示すように、第２の層間絶縁膜１５６ａを形成された後、開口を形成することなく、第３の配線層１６０が形成され、ｐ形半導体層１５３の発光面１５３Ｓには、配線１６０ａ２で接続される。

　このようにして、変形例のサブピクセル２０ａ，２０ｂが形成される。

　サブピクセル２０以外の回路の一部は、回路基板１００中に形成されている。たとえば行選択回路５（図３）は、駆動トランジスタや選択トランジスタ等とともに、回路基板１００中に形成されることができる。つまり、行選択回路５は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路７は、微細加工による高集積化が可能な製造プロセスによって製造された半導体デバイスに組み込まれることが望ましい。信号電圧出力回路７は、ＣＰＵや他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板１００の配線と相互に接続される。

　好ましくは、回路基板１１００は、回路１０１を含むウェハである。回路基板１１００には、１つまたは複数の画像表示装置のための回路１０１が形成されている。あるいは、より大きな画面サイズ等の場合には、１つの画像表示装置を構成するための回路１０１が複数の回路基板１１００に分割されて形成されており、分割された回路のすべてを組み合わせて、１つの画像表示装置を構成するようにしてもよい。

　また、好ましくは、結晶成長用基板１００１は、ウェハ状の回路基板１１００と同じ大きさのウェハである。

　図１０は、本実施形態の画像表示装置の製造方法を例示する斜視図である。
　図１０に示すように、複数の半導体成長基板１１９４を準備して、１つの回路基板１１００に、複数の結晶成長用基板１００１に形成された半導体層１１５０を接合するようにしてもよい。

　回路基板１１００には、複数の回路１０１がたとえば格子状に配置されている。回路１０１は、１つの画像表示装置１に必要なすべてのサブピクセル２０等を含んでいる。隣接して配置されている回路１０１の間には、スクライブライン幅の程度の間隔が設けられている。回路１０１の端部および端部付近には、回路素子等は配置されていない。

　半導体層１１５０は、その端部が結晶成長用基板１００１の端部と一致するように形成されている。そこで、半導体成長基板１１９４の端部を、回路１０１の端部と一致するように配置し、接合することによって、接合後の半導体層１１５０の端部と回路１０１の端部とを一致させることができる。

　結晶成長用基板１００１に半導体層１１５０を成長させるときに、半導体層１１５０の端部およびその近傍では、結晶品位の低下が生じ易い。そのため、半導体層１１５０の端部と回路１０１の端部とを一致させることによって、半導体成長基板１１９４上の半導体層１１５０の端部近傍における結晶品位の低下し易い領域を画像表示装置１の表示領域に使用しないようにすることができる。

　あるいは、この逆に、複数の回路基板１１００を準備して、１つの半導体成長基板１１９４の結晶成長用基板１００１上に形成された半導体層１１５０に対して、複数の回路基板１１００を接合するようにしてもよい。

　図１１は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　なお、図１１では、煩雑さを避けるために、回路基板１００内や層間絶縁膜１１２，１５６内等の配線等については、表示が省略されている。また、図１１には、カラーフィルタ１８０等の色変換部材の一部が表示されている。ここでは、配線層１３０、発光素子１５０、ビア１６１ｋ，１６１ｄ、配線層１６０、層間絶縁膜１５６および表面樹脂層１７０を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。

　図１１に示すように、カラーフィルタ１８０は、一方の面で構造体１１９２に接着される。カラーフィルタ１８０の他方の面は、ガラス基板１８６に接着されている。カラーフィルタ１８０の一方の面には、透明薄膜接着層１８８が設けられており、透明薄膜接着層１８８を介して、構造体１１９２の発光回路部１７２の側の面に接着される。

　カラーフィルタ１８０は、この例では、赤色、緑色、青色の順にＸ軸の正方向に色変換部が配列されている。赤色および緑色については、１層目に赤色の色変換層１８３Ｒおよび緑色の色変換層１８３Ｇがそれぞれ設けられており、２層目にフィルタ層１８４がそれぞれ設けられている。青色については、単層の色変換層１８３Ｂが設けられている。各色変換部の間には、遮光部１８１が設けられている。

　各色の色変換層１８３Ｒ，１８３Ｇ，１８３Ｂの位置を発光素子１５０の位置に合わせて、カラーフィルタ１８０は、構造体１１９２に貼り付けられる。

　図１２Ａ～図１２Ｄは、本実施形態の画像表示装置の製造方法の変形例を示す模式的な断面図である。
　図１２Ａ～図１２Ｄには、カラーフィルタをインクジェットで形成する方法が示されている。

　図１２Ａに示すように、回路基板１００に発光回路部１７２が貼り付けられた構造体１１９２が準備される。

　図１２Ｂに示すように、構造体１１９２上に遮光部１８１ａが形成される。遮光部１８１ａは、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。

　図１２Ｃに示すように、発光色に応じた蛍光体１８３ａは、インクジェットノズルから噴出される。蛍光体１８３ａは、遮光部１８１ａが形成されていない領域を着色する。蛍光体１８３ａは、たとえば一般的な蛍光体材料や量子ドット蛍光体材料を用いた蛍光塗料が用いられる。量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１ａの厚さよりも薄く設定されている。

　すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合があるので、蛍光体は噴出されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する場合には、色変換部は１層でよいので、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１ａの厚さと同じ程度とされる。

　図１２Ｄに示すように、フィルタ層のための塗料１８４ａは、インクジェットノズルから噴出される。塗料１８４ａは、蛍光体１８３ａの塗膜に重ねて塗布される。蛍光体１８３ａおよび塗料１８４ａの塗膜の合計の厚さは、遮光部１８１ａの厚さと同じ程度とされる。

　このようにして、画像表示装置１を製造することができる。

　本実施形態の画像表示装置１の効果について説明する。
　本実施形態の画像表示装置１の製造方法では、発光素子１５０を駆動するトランジスタ１０３等の回路素子を含む回路基板１１００（１００）に、発光素子１５０のための発光層１１５２を含む半導体層１１５０を貼り合わせる。その後、半導体層１１５０をエッチングして発光素子１５０を形成する。そのため、回路基板１１００（１００）に個片化された発光素子を個々に転写するのに比べて、発光素子を転写する工程を著しく短縮することができる。

　たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのでは、膨大な時間を要することとなり、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。

　これに対して、本実施形態の画像表示装置１の製造方法では、半導体層１１５０を個片化する前に、半導体層１１５０全体を回路基板１１００（１００）に貼り付けるので、転写工程が１回で完了する。

　回路基板上で、エッチング等により発光素子を直接形成した後に、発光素子と、回路基板１１００（１００）内の回路素子とを、ビア形成により電気的に接続するので、均一な接続構造を実現することができ、歩留りの低下を抑制することができる。

　さらに、半導体層１１５０をあらかじめ個片化したり、回路素子に対応した位置に電極を形成したりすることなく、ウェハレベルで回路基板１１００（１００）に貼り付けるので、アライメントをとる必要がない。そのため、貼り付け工程を短時間で容易に行うことが可能になる。貼り付け時にアライメントをとる必要がないので、発光素子１５０の小型化も容易であり、高精細化されたディスプレイに好適である。

　半導体層１１５０を回路基板１１００にウェハボンディングする場合に、本実施形態では、半導体層１１５０および回路基板１１００の貼り合わせ面の少なくとも一方に、あらかじめメタル層１１３０，１１２０が形成されている。そのため、メタル層の材料を適切に選定することによって、容易にウェハボンディングを行うことができる。

　ウェハボンディング時に形成されたメタル層は、第２の配線層１３０として、発光素子１５０と外部との接続等に利用することができる。第２の配線層１３０をｎ形半導体層１５１とオーミック接続をとることによって、ビア１６１ｋとｎ形半導体層１５１とを低い抵抗値で電気的に接続することができる。

　第２の配線層１３０は、遮光プレート１３０ａを含むことができるので、発光素子１５０の不要な光の散乱により、トランジスタ１０３等の回路素子が誤動作することを防止することができる。

　（第２の実施形態）
　図１３は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１３は、サブピクセル２２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。この断面図は、上述した図４のＡ－Ａ’線における矢視断面に相当する断面図である。
　本実施形態では、発光素子２５０の構成および発光素子２５０を駆動するトランジスタ２０３の構成が上述の他の実施形態の場合と相違する。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。

　図１３に示すように、本実施形態の画像表示装置のサブピクセル２２０は、トランジスタ２０３と、発光素子２５０と、を含む。トランジスタ２０３は、基板１０２に形成された素子形成領域２０４に形成されている。素子形成領域２０４は、ｎ形半導体領域２０４ｂとｐ形半導体領域２０４ｓ，２０４ｄとを含む。ｎ形半導体領域２０４ｂは、基板１０２の表面付近に設けられている。ｐ形半導体領域２０４ｓ，２０４ｄは、ｎ形半導体領域２０４ｂ内でｎ形半導体領域２０４ｂの表面付近に互いに離隔して設けられている。

　絶縁層１０５を介して、ｎ形半導体領域２０４ｂの上にゲート１０７が設けられている。ゲート１０７は、ｐ形半導体領域２０４ｓ，２０４ｄの間に設けられている。

　トランジスタ２０３の上部の構造および配線の構造は、上述した他の実施形態の場合と同じである。本実施形態では、トランジスタ２０３は、ｐチャネルトランジスタであり、たとえばｐチャネルＭＯＳＦＥＴである。

　第１の層間絶縁膜１１２上には、上述の他の実施形態の場合と同様に、第２の配線層１３０が形成され、この配線層１３０の一部である遮光プレート１３０ａが設けられている。

　発光素子２５０は、ｐ形半導体層２５３と、発光層２５２と、ｎ形半導体層２５１と、を含む。ｐ形半導体層２５３、発光層２５２およびｎ形半導体層２５１は、回路基板１００の第１の層間絶縁膜１１２から発光面２５１Ｓに向かってこの順に積層されている。発光素子２５０は、ＸＹ平面視で、たとえば、ほぼ正方形または長方形状をしているが、角部は丸くなっていてもよい。発光素子２５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。

　発光素子２５０は、上述の他の実施形態の場合と同じ材料でよい。発光素子２５０は、たとえば４６７ｎｍ±２０ｎｍ程度の青色光あるいは４１０ｎｍ±２０ｎｍの波長の青紫色光を発光する。

　発光素子２５０のｐ形半導体層２５３は、遮光プレート１３０ａ上に設けられている。好ましくは、遮光プレート１３０ａとｐ形半導体層２５３とは、オーミック接続されている。

　第２の層間絶縁膜（第２絶縁膜）１５６は、第１の層間絶縁膜１１２、第２の配線層１３０および発光素子２５０を覆っている。第２の層間絶縁膜１５６は、開口２５８を有している。開口２５８は、発光素子２５０上に形成されており、層間絶縁膜１５６は、発光素子２５０の発光面２５１Ｓ上に設けられていない。層間絶縁膜１５６は、発光素子２５０が発光する光を反射して開口２５８から効果的に出力されるように、白色樹脂が好適に用いられる。

　発光面２５１Ｓは、ｎ形半導体層２５１の面のうち発光層２５２に接する面に対向する面である。発光面２５１Ｓは、粗面化されている。

　層間絶縁膜１５６を貫通して、ビア２６１ａが設けられている。ビア２６１ａの一端は、遮光プレート１３０ａに接続されている。

　ビア１６１ｄは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。

　配線層２６０は、層間絶縁膜１５６上に設けられている。配線層２６０は、配線２６０ｋ，２６０ａを含む。配線２６０ａは、ビア２６１ａ，１６１ｄの他端に接続されている。したがって、発光素子２５０のｐ形半導体層２５３は、ビア２６１ａ，１６１ｄを介して、トランジスタ２０３の主電極に電気的に接続される。

　配線２６０ｋは、図示しないが、接地線に接続されている。配線２６０ｋ上には、透明電極２５９ｋが設けられている。透明電極２５９ｋは、発光面２５１Ｓまで延伸しており、発光面２５１Ｓの全面にわたって設けられている。したがって、ｎ形半導体層２５１は、透明電極２５９ｋおよび配線２６０ｋを介して、接地線に接続されている。

　配線２６０ａ上にも透明電極２５９ａが配設されている。

　層間絶縁膜１５６および透明電極２５９ｋ，２５９ａ上には、表面樹脂層１７０が設けられている。

　図１４は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
　図１４に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０が格子状に配列されている。

　サブピクセル２２０は、発光素子２２２と、選択トランジスタ２２４と、駆動トランジスタ２２６と、キャパシタ２２８と、を含む。図１４において、選択トランジスタ２２４はＴ１と表示され、駆動トランジスタ２２６はＴ２と表示され、キャパシタ２２８はＣｍと表示されることがある。

　本実施形態では、発光素子２２２が接地線４側に設けられており、発光素子２２２に直列に接続された駆動トランジスタ２２６は、電源線３側に設けられている。つまり、駆動トランジスタ２２６は、発光素子２２２よりも高電位側に接続されている。駆動トランジスタ２２６は、ｐチャネルＭＯＳＦＥＴである。

　駆動トランジスタ２２６のゲート電極と信号線２０８との間には、選択トランジスタ２２４が接続されている。キャパシタ２２８は、駆動トランジスタ２２６のゲート電極と電源線３との間に接続されている。

　行選択回路２０５および信号電圧出力回路２０７は、ｐチャネルＭＯＳＦＥＴである駆動トランジスタ２２６を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、走査線２０６および信号線２０８に供給する。

　本実施形態では、駆動トランジスタ２２６の極性がｐチャネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路２０５は、ｍ行のサブピクセル２２０の配列から、順次１行を選択するように走査線２０６に選択信号を供給する。信号電圧出力回路２０７は、選択された行の各サブピクセル２２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２２０の駆動トランジスタ２２６は、信号電圧に応じた電流を発光素子２２２に流す。発光素子２２２は、流れた電流に応じた輝度で発光する。

　本実施形態の画像表示装置２０１の製造方法について説明する。
　図１５Ａ～図１６Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　本実施形態では、図５Ａにおいてすでに説明した半導体成長基板１１９４とは異なる半導体成長基板１２９４を準備する。半導体成長基板１２９４は、結晶成長用基板１００１上に成長させた半導体層１１５０を有する。半導体層１１５０は、この例では、バッファ層１１４０を介して結晶成長用基板１００１上に成長されているが、バッファ層１１４０を介さずに成長させてもよいのは、上述の他の実施形態の場合と同様である。

　本実施形態では、半導体成長基板１２９４は、結晶成長用基板１００１の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。ここで、結晶成長の初期には結晶格子定数の不整合に起因する結晶欠陥が生じ易く、そのような結晶はｎ形を呈する。そのため、この例のように、ｎ形半導体層１１５１から積層する方が生産プロセス上のマージンを大きくとれて歩留りを向上し易いという長所がある。

　メタル層１１３０は、ｐ形半導体層１１５３の側に形成される。メタル層をｐ形半導体層１１５３の面上に形成することによって、p形半導体層１１５３をメタル層１１３０によって保護することができる。そのため、半導体成長基板１２９４の保管が容易になるというメリットを生じる。なお、ｐ形半導体層１１５３とメタル層１１３０との界面に、ホール注入性のある材料を用いた薄膜層を形成することで、前述の発光素子２５０の駆動電圧をより低下させることも可能である。このようなホール注入性のある材料としては、たとえばＩＴＯ膜等が好適に用いられ得る。

　図１５Ｂに示すように、半導体成長基板１２９４は、上下を反転させて、回路基板１１００に貼り付けられる。図の矢印で示したように、回路基板１１００の一方の面と、半導体層１１５０上に形成されたメタル層１１３０の面とを合わせて、両者を貼り付ける。回路基板１１００の貼り合わせ面は、配線層１１０上に形成された層間絶縁膜１１２の露出面である。

　なお、上述のウェハボンディングに際しては、図６Ａ～図６Ｃにおいて説明した変形例の場合と同様にしてもよい。すなわち、支持基板に半導体層１１５０を転写後、半導体成長基板を反転せずに回路基板１１００に貼り付けてもよいし、メタル層を半導体層１１５０および回路基板１１００の少なくとも一方に設けるようにしてもよいし、バッファ層１１４０を介さずに結晶成長させた半導体層１１５０を貼り付けてもよい。

　図１６Ａ～図１６Ｃに示すように、回路基板１１００は、ウェハボンディングによって、メタル層１１３０を介して、半導体層１１５０に接合される。その後、上述の他の実施形態の場合と同様に、メタル層１１３０から第２の配線層１３０、遮光プレート１３０ａが形成され、半導体層１１５０から発光素子２５０が形成される。

　発光素子２５０を覆って層間絶縁膜１５６が形成され、層間絶縁膜１５６に、ビアホールが形成される。その後、ビアホールに導電性の金属材料が充填され、ビアホール内に導電層を形成し、フォトリソグラフィによって配線層２６０が形成される。

　層間絶縁膜１５６には、開口２５８が形成され、発光面２５１Ｓが粗面化される。その後、配線２６０ａ，２６０ｋを含む第３の配線層２６０が形成され、第３の配線層２６０上にＩＴＯ膜等によって透明電極２５９ａ，２５９ｋが形成される。

　本実施形態の画像表示装置２０１の効果について説明する。
　本実施形態では、上述の他の実施形態の場合と同様の効果を有する。すなわち、回路基板１１００に半導体層１１５０を貼り合わせた後、個別の発光素子２５０をエッチングにより形成するので、発光素子の転写工程を著しく短縮することができる。

　上述の他の実施形態の場合の効果に加えて、本実施形態では、ｎ形半導体層２５１を発光面２５１Ｓとすることによって、より容易に粗面化することができ、発光面２５１Ｓに配線２６０ｋを接続することによって、発光効率の高いサブピクセルを形成することができる。

　（第３の実施形態）
　上述した他の実施形態では、第２の配線層１３０は、複数の異なる電位に接続される場合があり、第２の配線層１３０に含まれる遮光プレート１３０ａは、各サブピクセルの下層の半導体をビアを介して、駆動用のトランジスタ１０３，２０３の主電極に接続する。そのため、遮光プレート１３０ａは、各サブピクセルで異なる電位に設定され得る。本実施形態では、第２の配線層３３０は、遮光プレートを兼ねており、すべての発光素子を遮光する。また、本実施形態では、第２の配線層３３０は、単一の電位に接続される。配線層３３０は、この例では、電源線に接続される。

　図１７は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図１７は、サブピクセル３２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。この断面図は、後述する図１８のＢ－Ｂ’線における矢視断面である。
　本実施形態では、発光素子２５０の構成は、第２の実施形態の場合と同じである。すなわち、発光素子２５０は、下層のｐ形半導体層２５３、発光面２５１Ｓを有するｎ形半導体層２５１を有する。発光素子２５０の駆動用のトランジスタ１０３は、第１の実施形態の場合と同様のｎチャネルトランジスタである。上述の他の実施形態と同一の構成要素には、同一の符号を付して、詳細な説明を適宜省略する。

　図１７に示すように、本実施形態の画像表示装置のサブピクセル３２０は、トランジスタ１０３と、発光素子２５０と、を含む。トランジスタ１０３は、基板１０２に形成された素子形成領域１０４に形成されている。素子形成領域１０４は、ｐ形半導体領域１０４ｂとｎ形半導体領域１０４ｓ，１０４ｄとを含んでおり、トランジスタ１０３は、ｎチャネルトランジスタである。

　回路基板１００におけるトランジスタ１０３の上部の構造および配線の構造は、上述した第１の実施形態の場合と同じである。

　第１の層間絶縁膜１１２上には、第２の配線層３３０が形成されている。配線層３３０は、各サブピクセル３２０下に設けられているトランジスタ１０３を含む回路素子をほぼ覆うように設けられている。配線層３３０は、サブピクセル３２０ごとに貫通孔３３２を有する。

　第２の層間絶縁膜１５６は、発光素子２５０、配線層３３０および貫通孔３３２から露出された第１の層間絶縁膜１１２上に形成されている。層間絶縁膜１５６，１１２を貫通してビア３６１ｋが設けられており、貫通孔３３２は、このビア３６１ｋを通すために設けられている。ＸＹ平面視での貫通孔３３２の径は、ビア３６１ｋの径よりも大きく設定されているので、ビア３６１ｋは、配線層３３０から絶縁される。

　ビア３６１ｋの一端は、配線１１０ｄに接続されている。ビア３６１ｋの他端は、第３の配線層３６０の配線３６０ｋに接続されている。配線３６０ｋ上および発光面２５１Ｓ上にわたって、透明電極３５９ｋが形成されている。透明電極３５９ｋは、配線３６０ｋと発光面２５１Ｓとの間に設けられ、配線３６０ｋとｎ形半導体層２５１とを電気的に接続する。

　発光素子２５０のｎ形半導体層２５１は、透明電極３５９ｋ、配線３６０ｋ、ビア３６１ｋおよび配線１１０ｄを介して、トランジスタ１０３のドレイン電極に接続される。

　発光素子２５０のｐ形半導体層２５３は、第２の配線層３３０上に設けられている。ｐ形半導体層２５３は、配線層３３０とオーミック接続がとられている。配線層３３０は、電源線に接続されている。したがって、発光素子２５０のｐ形半導体層２５３は、第２の配線層３３０を介して、電源線に接続されている。

　図１８は、本実施形態の画像表示装置の一部を例示する模式的な平面図である。
　本実施形態では、ｎチャネルトランジスタで発光素子を駆動する。駆動回路は、図３の回路構成が適用される。

　図１７において説明したように、発光素子２５０と駆動用のトランジスタ１０３が、Ｚ軸方向に積層されており、ビア３６１ｋによって、発光素子２５０のカソード電極であるｎ形半導体層２５１とトランジスタ１０３のドレイン電極とを電気的に接続している。第２の配線層３３０は、発光素子２５０とトランジスタ１０３との間に設けられている。

　図１８の上部には、第Ｉａ層の平面図が模式的に表示され、図１８の下部には、第ＩＩａ層の平面図が模式的に表示されている。図１８では、第Ｉａ層を“Ｉａ”と表記し、第ＩＩ層を“ＩＩａ”と表記している。第Ｉａ層は、発光素子２５０が形成されている層である。第ＩＩａ層は、トランジスタ１０３が形成されている層である。図１８においては、第２の配線層３３０は示されておらず、配線層３３０に設けられた貫通孔３３２が、第Ｉａ層および第ＩＩａ層のそれぞれに参考のために破線で示されている。

　第Ｉａ層は、図１７において、ｐ形半導体層２５３から透明電極３５９ｋまでを含んでいる。図１８では、第２の層間絶縁膜１５６は示されていない。第ＩＩａ層は、図１６において、素子形成領域１０４から第１の配線層１１０までの層を含んでいる。図１８では、基板１０２、絶縁層１０５、絶縁膜１０８および第１の層間絶縁膜１１２は示されていない。この図では、駆動用のトランジスタ１０３の素子形成領域１０４としてチャネル領域１０４ｃが示されている。他の素子形成領域１０４には、選択トランジスタＴ１やキャパシタＣｍが形成されている。

　図１８の上の図に示すように、透明電極３５９ｋが発光素子２５０の発光面２５１Ｓ上の全面にわたって設けられるとともに、配線３６０ｋ上に設けられている。透明電極３５９ｋは、発光面２５１Ｓと配線３６０ｋとの間に設けられているので、発光面２５１Ｓ、すなわちｎ形半導体層２５１と配線３６０ｋとは、電気的に接続されている。配線３６０ｋは、コンタクトホール３６１ｋ１を介して、ビア３６１ｋに接続されている。

　ビア３６１ｋは、図上、二点鎖線で模式的に示されている。

　図１８の下の図に示すように、ビア３６１ｋは、貫通孔３３２を通って、コンタクトホール３６１ｋ２に達し、配線１１０ｄに電気的に接続されている。配線１１０ｄは、チャネル領域１０４ｃ側のコンタクトホール１１１ｃを介して、トランジスタ１０３のドレイン電極に接続されている。

　第Ｉａ層および第ＩＩａ層の両方に示したように、第２の配線層３３０に形成された貫通孔３３２は、ビア３６１ｋの断面よりも大きく開口されている。この図には示されていないが、配線層３３０とビア３６１ｋとの間には、第２の層間絶縁膜１５６が設けられており、配線層３３０およびビア３６１ｋは、互いに絶縁される。

　このようにして、発光素子２５０のｎ形半導体層２５１とトランジスタ１０３のドレイン電極は、ビア３６１ｋによって、電気的に接続される。

　なお、第２の配線層３３０は、貫通孔３３２を除いて第１の層間絶縁膜１１２の全面にわたって設けられている。また、貫通孔３３２は、トランジスタ１０３等の回路素子の上方を避けて配置される。これらによって、配線層３３０は、発光素子２５０の下方への散乱光を上方へ反射し、回路素子への散乱を遮光することができる。

　本実施形態の画像表示装置の製造方法について説明する。
　図１９Ａおよび図１９Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　本実施形態では、半導体層１１５０と回路基板１１００とを貼り合わせる工程は、上述した第２の実施形態の場合と同じである。以下では、図１６Ａまでの処理を行った後の工程から説明する。

　図１９Ａに示すように、第２の配線層３３０を形成する。この第２の配線層３３０を形成するにはエッチングが用いられる。第２の配線層３３０を形成する際には、回路基板１１００側の回路素子を覆うように形成するとともに、配線１１０ｄに対応する箇所に貫通孔３３２を形成する。その後、さらにエッチングして、発光素子２５０を形成する。

　図１９Ｂに示すように、発光素子２５０、第２の配線層３３０および第１の層間絶縁膜１１２上に、第２の層間絶縁膜１５６を形成する。その後、第２の層間絶縁膜１５６にビアホールを形成して、導電部材を充填してビア３６１ｋを形成する。

　第２の層間絶縁膜１５６に開口３５８を形成して、発光面２５１Ｓを露出させる。層間絶縁膜１５６上に第３の配線層３６０を形成する。配線層３６０のカソード電極側の配線３６０ｋと発光面２５１Ｓとの間にわたって透明電極３５９ｋを形成し、配線３６０ｋとｎ形半導体層２５１との間を電気的に接続する。

　上述した第１の実施形態において説明した半導体層１１５０の製造工程を用いることによって、発光素子１５０およびｐチャネルのトランジスタ２０３を含むサブピクセルとすることもできる。すなわち、第１の実施形態における図５Ａ～図６Ｃに示す製造工程とすることによって、ｎ形半導体層１５１を下層とし、ｐ形半導体層１５３を発光面１５３Ｓとし、ｐ形半導体層１５３をビアによって、トランジスタ２０３のドレイン電極に接続することができる。この場合には、図１３の回路構成となり、第２の配線層は、接地線に接続される。

　本実施形態の画像表示装置の効果について説明する。
　本実施形態の画像表示装置では、上述した他の実施形態の効果のほか、第２の配線層３３０を貫通孔３３２のみの簡単なパターンとすることができるので、パターン設計が容易になり、画像表示装置の開発期間等を短縮することができる。

　なお、上述では、第２の配線層３３０は、すべて同一の電位に接続されるものとしたが、異なる電位に接続される配線を含むようにしてもよい。

　（第４の実施形態）
　上述した他の実施形態では、第２の配線層１３０，３３０は、少なくとも１つのサブピクセルについては、単一の電位に接続される。本実施形態では、１つのサブピクセルについて、第２の配線層は、異なる電位に接続され得る複数の配線を含むことができる。

　本実施形態では、下層のｐ形半導体層２５３および発光面２５１Ｓを有するｎ形半導体層２５１を有する発光素子２５０の場合の例について説明するが、下層のｎ形半導体層１５１および発光面１５３Ｓを有するｐ形半導体層１５３を含む発光素子１５０の場合についても、上述した他の実施形態の工程等を用いることによって容易に実現される。
　本実施形態では、ｐチャネルのトランジスタ２０３で発光素子２５０を駆動する。駆動回路は、図１４の回路構成が適用される。ｎチャネルのトランジスタ１０３で発光素子１５０を駆動する場合には、図３の回路が適用される。

　図２０は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図２０に示すように、本実施形態の画像表示装置のサブピクセル４２０は、発光素子２５０とｐチャネルのトランジスタ２０３とを含む。発光素子２５０は、第２の配線層４３０の配線４３０ａ上に設けられている。配線４３０ａは、遮光プレートを兼ねている。第２の層間絶縁膜１５６を貫通してビア４６１ａが設けられている。ビア４６１ａの一端は、配線４３０ａに接続されている。ビア４６１ａの他端は、層間絶縁膜１５６上に形成された第３の配線層４６０の配線４６０ａに接続されている。なお、配線４６０ａ上には、透明電極４５９ａが形成されている。

　ビア４６１ｄは、層間絶縁膜１５６，１１２を貫通して設けられている。ビア４６１ｄの一端は、配線４６０ａに接続されている。ビア４６１ｄの他端は、配線１１０ｄに接続されている。

　つまり、発光素子２５０のアノード電極であるｐ形半導体層２５３は、配線４３０ａ、ビア４６１ａ、配線４６０ａ、ビア４６１ｄおよび配線１１０ｄを介して、ｐチャネルのトランジスタ２０３のドレイン電極に接続されている。

　発光素子２５０のｎ形半導体層２５１は粗面化された発光面２５１Ｓを有する。透明電極４５９ｋは、発光面２５１Ｓ上の全面にわたって設けられており、配線４６０ｋ上にも設けられている。透明電極４５９ｋは、発光面２５１Ｓと配線４６０ｋとの間に設けられており、これらを電気的に接続されている。

　第２の層間絶縁膜１５６を貫通して、ビア４６１ｋが設けられている。ビア４６１ｋの一端は、第３の配線層４６０の配線４６０ｋに接続されている。ビア４６１ｋの他端は、第２の配線層４３０の配線４３０ｋに接続されている。配線４３０ｋは、接地線４（図１３）に接続されている。

　つまり、発光素子２５０のカソード電極であるｎ形半導体層２５１は、透明電極４５９ｋ、配線４６０ｋ、ビア４６１ｋおよび配線４３０ｋを介して、接地線に接続されている。

　本実施形態の画像表示装置の製造方法について説明する。
　図２１Ａおよび図２１Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　本実施形態では、半導体層１１５０と回路基板１１００とを貼り合わせる工程は、上述した第２の実施形態の場合と同じである。以下では、図１６Ａまでの処理を行った後の工程から説明する。

　図２１Ａに示すように、発光素子２５０および第２の配線層４３０を形成する。この第２の配線層４３０は、発光素子２５０を形成した後、エッチングによって形成される。第２の配線層４３０は、互いに絶縁された配線４３０ａ，４３０ｋを含んでいる。

　図２１Ｂに示すように、層間絶縁膜１５６を貫通してビア４６１ａ，４６１ｋを形成し、層間絶縁膜１５６，１１２を貫通してビア４６１ｄを形成する。層間絶縁膜１５６上に第３の配線層４６０を形成する。

　第２の層間絶縁膜１５６は、発光面２５１Ｓに対応する位置に開口４５８が形成される。発光面２５１Ｓを粗面化した後、配線４６０ａ，４６０ｋ上に、透明電極４５９ａ，４５９ｋを形成する。透明電極４５９ｋは、発光面２５１Ｓ全面にわたって設けられるとともに、発光面２５１Ｓと配線４６０ｋとの間に設けられ、ｎ形半導体層２５１と配線４６０ｋとを電気的に接続する。

　本実施形態の画像表示装置の効果について説明する。
　本実施形態の画像表示装置では、上述の他の実施形態の場合の効果に加えて、第２の配線層は、異なる電位に接続し得る配線４６０ａ，４６０ｋを含むので、発光面２５１Ｓと同一面上に接地線や電源線等を引き回す必要がなく、内層において自由度の高い配線パターンとすることができる。

　（第５の実施形態）
　本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
　図２２は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
　図２２に示すように、画像表示装置は、サブピクセル群５２０を備える。サブピクセル群５２０は、トランジスタ２０３－１，２０３－２と、第１の配線層５１０と、第１の層間絶縁膜１１２と、半導体層５５０と、第２の層間絶縁膜５５６と、第２の配線層５３０と、ビア５６１ｄ１，５６１ｄ２と、を含む。

　本実施形態では、ｐチャネルのトランジスタ２０３－１，２０３－２は、半導体層５５０に正孔を注入して、発光層を発光させる。駆動回路は、たとえば、図１４に示す回路構成が適用される。上述の他の実施形態を用いて、半導体層のｎ形半導体層とｐ形半導体層を上下入れ替えてもよい。ｎチャネルのトランジスタによって、半導体層を駆動する。その場合には、駆動回路は、図３に示す回路構成が適用される。

　半導体層５５０は、２つの発光面５５３Ｓ１，５５３Ｓ２を含んでおり、サブピクセル群５２０は実質的に２つのサブピクセルを含む。本実施形態では、上述の他の実施形態の場合と同様に、実質的に２つのサブピクセルを含むサブピクセル群５２０が格子状に配列されることによって、表示領域が形成される。

　トランジスタ２０３－１，２０３－２は、素子形成領域２０４－１，２０４－２にそれぞれ形成されている。この例では、素子形成領域２０４－１，２０４－２は、ｎ形の半導体層であり、ｎ形の半導体層に離隔してｐ形の半導体層が形成されている。ｎ形の半導体層はチャネル領域を含んでおり、ｐ形の半導体層は、ソース領域およびドレイン領域をそれぞれ含んでいる。

　素子形成領域２０４－１，２０４－２上には、絶縁層１０５が形成され、絶縁層１０５を介して、ゲート１０７－１，１０７－２がそれぞれ形成されている。ゲート１０７－１，１０７－２は、トランジスタ２０３－１，２０３－２のゲートである。トランジスタ２０３－１，２０３－２は、ｐチャネルＭＯＳＦＥＴである。

　２つのトランジスタ２０３－１，２０３－２上には、絶縁膜１０８が覆っている。絶縁膜１０８上に配線層（第１配線層）５１０が形成されている。

　トランジスタ２０３－１のｐ形の半導体層と配線層５１０との間には、ビア１１１ｓ１，１１１ｄ１がそれぞれ設けられている。トランジスタ２０３－２のｐ形の半導体層と配線層５１０との間には、ビア１１１ｓ２，１１１ｄ２が設けられている。

　第１の配線層５１０は、配線５１０ｓ，５１０ｄ１，５１０ｄ２を含む。配線５１０ｓは、ビア１１１ｓ１，１１１ｓ２を介して、トランジスタ２０３－１，２０３－２のソース電極に対応するｐ形の半導体層に電気的に接続されている。配線５１０ｓは、図示しないが、電源線に接続されている。

　配線５１０ｄ１は、ビア１１１ｄ１を介して、トランジスタ２０３－１のドレイン電極に対応するｐ形の半導体層に接続されている。配線５１０ｄ２は、ビア１１１ｄ２を介して、トランジスタ２０３－２のドレイン電極に接続されている。

　第１の層間絶縁膜（第１絶縁膜）１１２は、トランジスタ２０３－１，２０３－２および配線層５１０を覆っている。第１の層間絶縁膜１１２上には、第２の配線層５３０が形成されている。

　第２の配線層（第２配線層）５３０は、半導体層５５０と第１の層間絶縁膜１１２との間に設けられている。第２の配線層５３０は、遮光プレート（部分）５３０ａを含んでおり、半導体層５５０は、遮光プレート５３０ａ上に設けられている。この例では、遮光プレート５３０ａは、図示しないが接地線に接続されている。単一の半導体層５５０は、Ｘ軸方向に沿って配置された２つの駆動用のトランジスタ２０３－１，２０３－２の間に設けられている。

　半導体層５５０は、ｎ形半導体層５５１と、発光層５５２と、ｐ形半導体層５５３と、を含む。半導体層５５０は、層間絶縁膜１１２の側から発光面５５３Ｓ１，５５３Ｓ２に向かって、ｎ形半導体層５５１、発光層５５２およびｐ形半導体層５５３の順に積層されている。つまり、遮光プレート５３０ａは、ｎ形半導体層５５１と電気的に接続されている。

　遮光プレート５３０ａは、その外周が、ＸＹ平面視で遮光プレート５３０ａに投影される半導体層５５０の外周を含むように配置されている。遮光プレート５３０ａは、半導体層５５０からの散乱光を反射するとともにトランジスタ２０３－１，２０３－２等を含む回路素子への光の到達を遮って、回路素子の誤動作を防止する。

　第２の層間絶縁膜（第２絶縁膜）５５６は、第１の層間絶縁膜１１２、第２の配線層５３０上を覆っている。層間絶縁膜５５６は、半導体層５５０の一部を覆っている。好ましくは、層間絶縁膜５５６は、半導体層５５０の発光面（露出面）５５３Ｓ１，５５３Ｓ２を除き、ｐ形半導体層５５３の面を覆っている。層間絶縁膜５５６は、半導体層５５０の側面および遮光プレート５３０ａを覆っている。層間絶縁膜５５６は、好ましくは白色樹脂である。

　半導体層５５０のうち層間絶縁膜５５６で覆われていない部分は、透明電極５５９ａ１，５５９ａ２が覆っている。透明電極５５９ａ１，５５９ａ２は、層間絶縁膜５５６の開口５５８－１，５５８－２から露出されたｐ形半導体層５５３の発光面５５３Ｓ１，５５３Ｓ２上にわたってそれぞれ設けられている。透明電極５５９ａ１，５５９ａ２は、ｐ形半導体層５５３に電気的に接続されている。

　ビア５６１ｄ１，５６１ｄ２は、層間絶縁膜５５６，１１２を貫通して設けられている。ビア５６１ｄ１，５６１ｄ２の一端は、配線５１０ｄ１，５１０ｄ２にそれぞれ接続されている。

　第３の配線層（第３配線層）５６０は、層間絶縁膜５５６上に設けられている。配線層５６０は、配線５６０ａ１，５６０ａ２を含む。ビア５６１ｄ１は、配線５１０ｄ１と配線５６０ａ１との間に設けられている。ビア５６１ｄ２は、配線５１０ｄ２と配線５６０ａ２との間に設けられている。

　配線５６０ａ１，５６０ａ２上には、透明電極５５９ａ１，５５９ａ２がそれぞれ設けられている。透明電極５５９ａ１，５５９ａ２は、配線５６０ａ１，５６０ａ２と、発光面５５３Ｓ１，５５３Ｓ２との間にそれぞれ設けられており、配線５６０ａ１，５６０ａ２と透明電極５５９ａ１，５５９ａ２とをそれぞれ電気的に接続している。

　開口５５８－１，５５８－２は、発光面５５３Ｓ１，５５３Ｓ２に対応する位置に形成される。発光面５５３Ｓ１，５５３Ｓ２は、ｐ形半導体層５５３上の離隔した位置に形成される。発光面５５３Ｓ１は、ｐ形半導体層５５３上のトランジスタ２０３－１により近い位置に設けられる。発光面５５３Ｓ２は、ｐ形半導体層５５３上のトランジスタ２０３－２により近い位置に設けられる。

　開口５５８－１，５５８－２は、ＸＹ平面視で、たとえば正方形または長方形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面５５３Ｓ１，５５３Ｓ２もＸＹ平面視で、正方形や長方形、その他の多角形や円形等であってもよい。発光面５５３Ｓ１，５５３Ｓ２の形状は、開口５５８－１，５５８－２の形状と相似であってもよいし、異なる形状としてもよい。

　上述したように、開口５５８－１，５５８－２から露出されている発光面５５３Ｓ１，５５３Ｓ２には、透明電極５５９ａ１，５５９ａ２がそれぞれ接続されている。そのため、透明電極５５９ａ１，５５９ａ２から供給された正孔は、それぞれ露出された発光面５５３Ｓ１，５５３Ｓ２からｐ形半導体層５５３に注入される。一方、ｎ形半導体層５５１には、接地線に接続された遮光プレート５３０ａを介して、電子が注入される。

　トランジスタ２０３－１，２０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、２つのトランジスタ２０３－１，２０３－２のいずれか一方から注入された正孔が発光層５５２に注入され、遮光プレート５３０ａから注入された電子が発光層５５２に注入されて、発光する。

　開口５５８－１および発光面５５３Ｓ１は、ｐ形半導体層５５３のトランジスタ２０３－１により近い位置に設けられているので、トランジスタ２０３－１がオンしたときには、透明電極５５９ａ１、配線５６０ａ１、ビア５６１ｄ１および配線５１０ｄ１を介して、正孔が注入されて開口５５８－１から露出された発光面５５３Ｓ１が発光する。

　一方、開口５５８－２および発光面５５３Ｓ２は、ｐ形半導体層５５３のトランジスタ２０３－２よりに設けられているで、トランジスタ２０３－２がオンしたときに、透明電極５５９ａ２、配線５６０ａ２、ビア５６１ｄ２および配線５１０ｄ２を介して、開口５５８－２から露出された発光面５５３Ｓ２が発光する。

　本実施形態の画像表示装置の製造方法について説明する。
　図２３Ａ～図２４Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
　図２３Ａに示すように、半導体層１１５０がエピタキシャル成長された結晶成長用基板１００１を含む半導体成長基板１１９４は、回路基板５１００と、ウェハボンディングによって互いに接合される。半導体層１１５０の回路基板５１００と接合される面には、メタル層１１３０が形成されている。

　結晶成長用基板１００１上の半導体層１１５０およびメタル層１１３０等については、上述の他の実施形態の場合においてすでに説明した構造と同様であり、詳細な説明を省略する。また、回路基板５１００についても、回路の構成が上述の他の実施形態の場合と相違するが、他のほとんどの部分ですでに説明した構造と同様である。以下では、符号のみを代えて、詳細な説明を適宜省略する。

　図２３Ｂに示すように、この例では、半導体層１１５０は、結晶成長用基板１００１のある面とは反対側に形成されたメタル層１１３０の面が回路基板５１００の層間絶縁膜１１２の平坦面に接合される。結晶成長用基板１００１は、レーザリフトオフ等によって除去される。

　図２４Ａに示すように、メタル層１１３０はエッチングされて、第２の配線層５３０が形成される。第２の配線層５３０は、遮光プレート５３０ａを含んでおり、図２４Ａには、遮光プレート５３０ａの形状に成形された配線層５３０が示されている。

　半導体層１１５０およびバッファ層１１４０は、さらにエッチングされる。半導体層１１５０は、遮光プレート５３０ａの外周に含まれるようにエッチングされ、半導体層５５０が形成される。その後、バッファ層１１４０は除去される。メタル層１１３０および半導体層１１５０のエッチングを開始する前に、バッファ層１１４０を除去してもよい。

　その後、第１の層間絶縁膜１１２、第２の配線層５３０および半導体層５５０を覆う層間絶縁膜が形成され、ビアが形成される。さらに第３の配線層５６０が形成され、エッチングによって配線５６０ａ１，５６０ａ２等が形成される。

　図２４Ｂに示すように、発光面５５３Ｓ１，５５３Ｓ２に対応する位置の層間絶縁膜を除去することによって、開口５５８－１，５５８－２がそれぞれ形成される。

　開口５５８－１，５５８－２によって露出されたｐ形半導体層５５３の発光面５５３Ｓ１，５５３Ｓ２は、それぞれ粗面化される。その後、発光面５５３Ｓ１，５５３Ｓ２と配線５６０ａ１，５６０ａ２とを電気的に接続するように、透明電極５５９ａ１，５５９ａ２がそれぞれ形成される。

　このようにして、２つの発光面５５３Ｓ１，５５３Ｓ２部を共用する半導体層５５０を有するサブピクセル群５２０が形成される。

　本実施例では、１つの半導体層５５０に２つの発光面５５３Ｓ１，５５３Ｓ２を設けたが、発光面の数は２つに制限されることはなく、３つあるいはそれ以上の発光面を１つの半導体層５５０に設けることも可能である。一例として、１列あるいは２列分のサブピクセルを、単一の半導体層５５０で実現してもよい。これによって後述するように、発光面１つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。

　（変形例）
　図２５は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
　本変形例では、発光層５５２上に２つのｐ形半導体層５５５３ａ１，５５５３ａ２を設けた点で上述の第５の実施形態の場合と異なっている。他の点では、第５の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。

　図２５に示すように、本変形例の画像表示装置は、サブピクセル群５２０ａを備える。サブピクセル群５２０ａは、半導体層５５０ａを含む。半導体層５５０ａは、ｎ形半導体層５５１と、発光層５５２と、ｐ形半導体層５５５３ａ１，５５５３ａ２と、を含む。ｎ形半導体層５５１、発光層５５２およびｐ形半導体層５５５３ａ１，５５５３ａ２は、層間絶縁膜５５６から発光面５５５３Ｓ１，５５５３Ｓ２に向かってこの順に積層されている。

　ｐ形半導体層５５５３ａ１，５５５３ａ２は、発光層５５２上をＸ軸方向に沿って離隔して配置されている。ｐ形半導体層５５５３ａ１，５５５３ａ２の間には、層間絶縁膜５５６が設けられ、ｐ形半導体層５５５３ａ１，５５５３ａ２は、層間絶縁膜５５６によって分離されている。

　ｐ形半導体層５５５３ａ１，５５５３ａ２は、ＸＹ平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長方形状であり、他の多角形状や円形等であってもよい。

　ｐ形半導体層５５５３ａ１，５５５３ａ２は、発光面５５５３Ｓ１，５５５３Ｓ２をそれぞれ有する。発光面５５５３Ｓ１，５５５３Ｓ２は、開口５５８－１，５５８－２によってそれぞれ露出されたｐ形半導体層５５５３ａ１，５５５３ａ２の面である。

　発光面５５５３Ｓ１，５５５３Ｓ２のＸＹ平面視での形状は、第５の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面５５５３Ｓ１，５５５３Ｓ２の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面５５５３Ｓ１，５５５３Ｓ２の形状は、開口５５８－１，５５８－２の形状と相似であってもよいし、異なる形状としてもよい。

　発光面５５５３Ｓ１，５５５３Ｓ２上には、透明電極５５９ａ１，５５９ａ２がそれぞれ設けられている。透明電極５５９ａ１，５５９ａ２は、配線５６０ａ１，５６０ａ２上にもそれぞれ設けられている。透明電極５５９ａ１，５５９ａ２は、配線５６０ａ１，５６０ａ２と発光面５５５３Ｓ１，５５５３Ｓ２との間に設けられ、配線５６０ａ１，５６０ａ２と発光面５５５３Ｓ１，５５５３Ｓ２とを電気的に接続している。

　図２６Ａおよび図２６Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
　本変形例では、半導体層１１５０にメタル層１１３０を形成し、回路基板５１００と接合するまでは、第５の実施形態の場合に図２３Ａおよび図２３Ｂにおいて説明した工程と同様の工程が適用される。以下では、それ以降の工程について説明する。

　図２６Ａに示すように、本変形例では、バッファ層１１４０を除去後、メタル層１１３０をエッチングして、遮光プレート５３０ａを含む第２の配線層５３０を形成する。さらに、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１をエッチングして、発光層５５２およびｎ形半導体層５５１を形成した後、さらにエッチングして、２つのｐ形半導体層５５５３ａ１，５５５３ａ２を形成する。バッファ層１１４０は、半導体層５５０ａの形成後に除去されてもよい。

　ｐ形半導体層５５５３ａ１，５５５３ａ２は、さらに深いエッチングによって形成されてもよい。たとえば、ｐ形半導体層５５５３ａ１，５５５３ａ２を形成するためのエッチングは、発光層５５２内やｎ形半導体層５５１内に到達する深さまで行ってもよい。このように、ｐ形半導体層を深くエッチングする場合には、ｐ形半導体層１１５３のエッチング位置は、後述するｐ形の半導体層の発光面５５５３Ｓ１，５５５３Ｓ２の外周から１μｍ以上離すことが望ましい。エッチング位置を発光面５５５３Ｓ１，５５５３Ｓ２の外周から離すことによって、再結合電流を抑制することができる。

　図２６Ｂに示すように、第１の層間絶縁膜１１２、第２の配線層５３０および半導体層５５０ａを覆う層間絶縁膜が形成され、その後ビアが形成される。さらに第３の配線層５６０が形成され、エッチングによって配線５６０ａ１，５６０ａ２等が形成される。

　層間絶縁膜の発光面５５５３Ｓ１，５５５３Ｓ２に対応する位置に開口５５８－１，５５８－２がそれぞれ形成される。開口５５８－１，５５８－２によって露出されたｐ形の半導体層の発光面５５５３Ｓ１，５５５３Ｓ２は、それぞれ粗面化される。その後、透明電極５５９ａ１，５５９ａ２が形成される。

　このようにして、２つの発光面５５５３Ｓ１，５５５３Ｓ２を有するサブピクセル群３２０ａが形成される。

　本変形例の場合も、第５の実施形態の場合と同様に、発光面の数は２つに限定されることはなく、３つあるいはそれ以上の発光面を１つの半導体層５５０ａに設けてもよい。

　本実施形態の画像表示装置の効果について説明する。
　図２７は、画素ＬＥＤ素子の特性を例示するグラフである。
　図２７の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤ素子に流す電流の電流密度を相対値によって表している。
　図２７に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤ素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤ素子には、発光効率が最大になるような適切な電流密度が存在する。

　発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図２７によって示されている。

　第１の実施形態や第２の実施形態において説明したように、発光素子は、発光層を含む半導体層１１５０の全層をエッチング等で個別に分離することによって形成される。このとき、発光層とｎ形の半導体層との接合面が端部に露出する。同様に、発光層とｐ形半導体層との接合面が端部に露出する。

　このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。

　同一寸法の立方体形状の発光素子を２個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計８つの端部において再結合が発生し得る。

　これに対して、本実施形態では、２つの発光面を有する半導体層５５０，５５０ａでは、端部は４つである。開口５５８－１，５５８－２の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部は、６個になると考えることができる。このように、本実施形態では、半導体層の端部の数が実質的に低減されることによって、発光に寄与しない再結合を低減し、再結合電流の減少が、駆動電流を引き下げることを可能にする。

　高精細化等のためにサブピクセル間の距離を短縮するような場合や、電流密度が比較的高い場合等には、第５の実施形態のサブピクセル群５２０では、発光面５５３Ｓ１，５５３Ｓ２の距離が短くなる。この場合に、ｐ形半導体層５５３が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、駆動されていない側の発光面が微発光するおそれがある。変形例では、ｐ形半導体層を発光面ごとに分離しているので、駆動されていない側の発光面に微発光を生じることを低減させることができる。なお、このときもｐ形半導体層１１５３のエッチング位置を、透明電極５５９ａ１，５５９ａ２が設けられている発光面５５５３Ｓ１，５５５３Ｓ２の外周から１μｍ以上離すことが望ましい。これによって、再結合電流経路に入る等価的な直列抵抗を大きくすることができるため、再結合電流を抑制することができる。

　本実施形態では、発光層を含む半導体層は、第１の層間絶縁膜１１２の側から、ｎ形半導体層、発光層およびｐ形半導体層の順に積層するものであり、ｐ形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。上述した他の実施形態の場合と同様に、ｐ形半導体層とｎ形半導体層の積層順を代えて、ｐ形半導体層、発光層およびｎ形半導体層の順に積層するようにしてもよい。

　（第６の実施形態）
　上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。

　図２８は、本実施形態に係る画像表示装置を例示するブロック図である。
　図２８には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
　図２８に示すように、画像表示装置６０１は、画像表示モジュール６０２を備える。画像表示モジュール６０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール６０２は、サブピクセル２０が配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。

　画像表示装置６０１は、コントローラ６７０をさらに備えている。コントローラ６７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。

　（変形例）
　図２９は、本変形例の画像表示装置を例示するブロック図である。
　図２９には、高精細薄型テレビの構成が示されている。
　図２９に示すように、画像表示装置７０１は、画像表示モジュール７０２を備える。画像表示モジュール７０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置７０１は、コントローラ７７０およびフレームメモリ７８０を備える。コントローラ７７０は、バス７４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ７８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。

　画像表示装置７０１は、Ｉ／Ｏ回路７１０を有する。Ｉ／Ｏ回路７１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路７１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。

　画像表示装置７０１は、受信部７２０および信号処理回路７３０を有する。受信部７２０には、アンテナ７２２が接続され、アンテナ７２２によって受信された電波から必要な信号を分離、生成する。信号処理回路７３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、受信部７２０によって分離、生成された信号は、信号処理回路７３０によって、画像データや音声データ等に分離、生成される。

　受信部７２０および信号処理回路７３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。

　本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。

　図３０は、第１～第５の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
　図３０に示すように、第１～第５の実施形態の画像表示装置は、上述したように、回路基板１００上に、多数のサブピクセルを有する発光回路１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第６の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール６０２，７０２とされ、画像表示装置６０１，７０１に組み込まれている。

　以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。

　以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

　１，２０１，６０１，７０１　画像表示装置、２　表示領域、３　電源線、４　接地線、５，２０５　行選択回路、６，２０６　走査線、７，２０７　信号電圧出力回路、８，２０８　信号線、１０　ピクセル、２０，２０ａ，２０ｂ　サブピクセル、２２，２２２　発光素子、２４，２２４　選択トランジスタ、２６，２２６　駆動トランジスタ、２８，２２８　キャパシタ、１００　回路基板、１０１　回路、１０３，２０３，２０３－１，２０３－２　トランジスタ、１０４，２０４，２０４－１，２０４－２　素子形成領域、１０５　絶縁層、１０７，１０７－１，１０７－２　ゲート、１０８　絶縁膜、１１０　第１の配線層、１１２　第１の絶縁膜、１３０，３３０，５３０　第２の配線層、１３０ａ，５３０ａ　遮光プレート、１４０　バッファ層、１５０，２５０　発光素子、１５６，２５６，５５６　第２の絶縁膜、１５９ａ，１５９ｋ，２５９ａ，２５９ｋ，３５９ｋ，４５９ａ，４５９ｋ，５５９ａ１，５５９ａ２　透明電極、１６０，２６０，３６０，５６０　第３の配線層、１６１ｄ，１６１ｋ，２６１ａ，３６１ｋ，４６１ａ，４６１ｋ，４６１ｄ，５６１ｄ１，５６１ｄ２　ビア、１８０　カラーフィルタ、５２０，５２０ａ　サブピクセル群、６７０，７７０　コントローラ、１００１　結晶成長用基板、１１００，５１００　回路基板、１１４０　バッファ層、１１５０　半導体層、１１９０　支持基板、１１９２　構造体、１１９４，１２９４　半導体成長基板

Claims

　発光層を含む半導体層を、第１基板上に形成された基板を準備する工程と、
　前記半導体層上にメタル層を形成する工程と、
　前記半導体層を、回路素子を含む回路が形成された第２基板に前記メタル層を介して貼り合わせる工程と、
　前記半導体層を加工して発光素子を形成する工程と、
　前記メタル層を加工して第１の配線層を形成する工程と、
　前記発光素子および前記第１の配線層を覆う絶縁膜を形成する工程と、
　前記絶縁膜を貫通して前記回路に達する第１ビアを形成する工程と、
　前記絶縁膜上に第２の配線層を形成する工程と、
　前記第１の配線層、前記第２の配線層、前記第１ビア、前記発光素子および前記回路素子を直列に接続する工程と、
　を備えた画像表示装置の製造方法。
　前記半導体層を前記第２基板に貼り合わせた後に、前記第１基板を除去する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　前記半導体層を前記第２基板に貼り合わせる前に前記第１基板を除去する工程と、
　前記半導体層を前記第２基板に貼り合わせる前に前記半導体層に第３基板を貼付する工程と、
　をさらに備えた請求項１記載の画像表示装置の製造方法。
　前記半導体層は、前記第１基板の側から、第１導電形の第１半導体層、前記発光層および前記第１導電形とは異なる第２導電形の第２半導体層の順に積層され、
　前記第１導電形は、ｎ形であり、
　前記第２導電形は、ｐ形である請求項１記載の画像表示装置の製造方法。
　前記第１ビアは、前記第１の配線層を貫通し、前記第１の配線層から絶縁されて形成され、前記第２の配線層に電気的に接続された請求項１記載の画像表示装置の製造方法。
　前記絶縁膜を貫通し、前記第１の配線層に接続された第２ビアを形成する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　前記半導体層を前記第２基板に貼り合わせる前に、前記第２基板の貼り合わせ面に第２メタル層を形成する工程
　をさらに備えた請求項１記載の画像表示装置の製造方法。
　前記絶縁膜の一部を除去して前記発光素子の表面を露出させる工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　露出された前記発光素子の露出面と前記第２の配線層とを電気的に接続する透明電極を形成する工程をさらに備えた請求項８記載の画像表示装置の製造方法。
　前記第１基板は、シリコンまたはサファイアを含む請求項１記載の画像表示装置の製造方法。
　前記半導体層は、窒化ガリウム系化合物半導体を含み、
　前記第２基板は、シリコンを含む請求項１記載の画像表示装置の製造方法。
　前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
　回路素子と、
　前記回路素子に電気的に接続された第１配線層と、
　前記回路素子および前記第１配線層を覆う第１絶縁膜と、
　前記第１絶縁膜上に設けられた第２配線層と、
　前記第２配線層上に設けられ、前記第２配線層に接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層を含む発光素子と、
　前記発光素子の少なくとも一部および前記第２配線層を覆う第２絶縁膜と、
　前記発光素子に電気的に接続され、前記第２絶縁膜上に設けられた第３配線層と、
　前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第３配線層を電気的に接続する第１ビアと、
　を備え、
　前記第２配線層は、部分を有し、
　前記部分の外周は、平面視で、前記部分に投影された前記発光素子の外周を含む画像表示装置。
　前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる開口を有しており、前記発光面上に透明電極を備えた請求項１３記載の画像表示装置。
　前記開口から露出された露出面は、粗面を含む請求項１４記載の画像表示装置。
　前記第２絶縁膜を貫通し、前記部分と前記第３配線層を電気的に接続する第２ビア
　をさらに備えた請求項１３記載の画像表示装置。
　前記第１ビアは、前記第３配線層を介して前記第２半導体層に接続された請求項１３記載の画像表示装置。
　前記第１ビアは、前記第２配線層を貫通し、前記第２配線層から絶縁されて設けられた請求項１７記載の画像表示装置。
　前記第２配線層は、異なる電位に接続された複数の配線を含む請求項１３記載の画像表示装置。
　前記第１導電形は、ｐ形であり、
　前記第２導電形は、ｎ形である請求項１３記載の画像表示装置。
　前記発光素子は、窒化ガリウム系化合物半導体を含み、
　前記回路素子は、基板に形成され、前記基板は、シリコンを含む請求項１３記載の画像表示装置。
　前記発光素子上に波長変換部材をさらに備えた請求項１３記載の画像表示装置。
　複数のトランジスタと、
　前記複数のトランジスタに電気的に接続された第１配線層と、
　前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
　前記第１絶縁膜上に設けられた第２配線層と、
　前記第２配線層上に設けられた第１導電形の第１半導体層と、
　前記第１半導体層上に設けられた発光層と、
　前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、
　前記第１絶縁膜、前記第２配線層、前記第１半導体層および前記発光層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、
　前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透明電極に接続された第３配線層と、
　前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第３配線層の配線を電気的に接続する第１ビアと、
　を備え、
　前記第２配線層は、部分を有し、
　前記部分の外周は、平面視で、前記部分に投影された前記第１半導体層、前記発光層および前記第２半導体層の外周を含む画像表示装置。
　前記第１配線層は、前記複数のトランジスタのうちの第１トランジスタの主電極に接続された第１配線と、第２トランジスタの主電極に接続された第２配線と、を含み、
　前記第３配線層は、前記複数の露出面のうちの第１露出面に接続された第３配線と、第２露出面に接続された第４配線と、を含み、
　前記第２配線と前記第４配線との間に設けられた第２ビア
　をさらに備え、
　前記第１ビアは、前記第１配線と前記第３配線との間に設けられた請求項２３記載の画像表示装置。
　前記第２半導体層は、前記第２絶縁膜によって分離された請求項２３記載の画像表示装置。