TWI839491B

TWI839491B - 圖像顯示裝置之製造方法及圖像顯示裝置

Info

Publication number: TWI839491B
Application number: TW109109389A
Authority: TW
Inventors: 秋元肇
Original assignee: 日商日亞化學工業股份有限公司
Priority date: 2019-03-22
Filing date: 2020-03-20
Publication date: 2024-04-21

Abstract

本發明提供一種縮短發光元件之轉印步驟且良率提高之圖像顯示裝置之製造方法及圖像顯示裝置。實施形態之圖像顯示裝置之製造方法包括如下步驟：準備於第1基板上形成包含發光層之半導體層而成之基板；將上述半導體層貼合於形成有包含電路元件之電路之第2基板；對上述半導體層進行蝕刻而形成發光元件；形成覆蓋上述發光元件之絕緣膜；形成貫通上述絕緣膜並到達至上述電路之通孔；及於上述發光元件之與上述第2基板側之面對向之面側將上述發光元件與上述電路元件，將上述發光元件與上述電路元件經由上述通孔電性連接。上述通孔將設置於不同層之上述發光元件及上述電路元件相互連接。

Description

圖像顯示裝置之製造方法及圖像顯示裝置

本發明之實施形態係關於一種圖像顯示裝置之製造方法及圖像顯示裝置。

期望實現高亮度、廣視野、高對比度且低耗電之薄型之圖像顯示裝置。為了應對此種市場要求，正推進利用自發光元件之顯示裝置之開發。

期待出現使用作為微細發光元件之微LED(Light Emitting Diode，發光二極體)作為自發光元件的顯示裝置。作為使用微LED之顯示裝置之製造方法，介紹有將分別形成之微LED依次轉印至驅動電路之方法。然而，當伴隨全高畫質或以4 K、8 K等成為高畫質而微LED之元件數變多時，會分別形成多個微LED並依次轉印至形成有驅動電路等之基板，從而轉印步驟需要大量時間。進而，有產生微LED與驅動電路等之連接不良等而產生良率降低之虞。

已知有如下技術，即，使包含發光層之半導體層生長於Si基板上，於半導體層形成電極之後，貼合於形成有驅動電路之電路基板(例如，專利文獻1)。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2002-141492號公報

[發明所欲解決之問題]

實施形態提供一種縮短發光元件之轉印步驟且良率提高之圖像顯示裝置之製造方法及圖像顯示裝置。 [解決問題之技術手段]

本發明之一實施形態之圖像顯示裝置之製造方法包括如下步驟：準備於第1基板上形成包含發光層之半導體層而成之基板；將上述半導體層貼合於形成有包含電路元件之電路之第2基板；對上述半導體層進行蝕刻而形成發光元件；形成覆蓋上述發光元件之絕緣膜；形成貫通上述絕緣膜並到達至上述電路之通孔；及於上述發光元件之與上述第2基板側之面對向之面側將上述發光元件與上述電路元件，將上述發光元件與上述電路元件經由上述通孔電性連接。上述通孔將設置於不同層之上述發光元件及上述電路元件相互連接。

本實施形態之圖像顯示裝置具備：電路元件；第1佈線層，其電性連接於上述電路元件；第1絕緣膜，其覆蓋上述電路元件及上述第1佈線層；發光元件，其配設於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述發光元件之至少一部分；第2佈線層，其電性連接於上述發光元件，且配設於上述第2絕緣膜上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜，將上述第1佈線層及上述第2佈線層電性連接。

本實施形態之圖像顯示裝置包括：複數個電晶體；第1佈線層，其電性連接於上述複數個電晶體；第1絕緣膜，其覆蓋上述複數個電晶體及上述第1佈線層；第1半導體層，其配設於上述第1絕緣膜上且為第1導電型；發光層，其配設於上述第1半導體層上；第2半導體層，其配設於上述發光層上，且為與上述第1導電型不同之第2導電型；第2絕緣膜，其覆蓋上述第1絕緣膜、上述第1半導體層及上述發光層並且覆蓋上述第2半導體層之至少一部分；第2佈線層，其連接於透明電極，該透明電極配設於對應於上述複數個電晶體而自上述第2絕緣膜分別露出的上述第2半導體層之複數個露出面上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜，將上述第1佈線層之佈線與上述第2佈線層之佈線電性連接。 [發明之效果]

根據本實施形態之一實施形態，可實現縮短發光元件之轉印步驟且良率提高之圖像顯示裝置之製造方法及圖像顯示裝置。

以下，一面參照圖式一面對本發明之實施形態進行說明。再者，圖式係模式性或概念性之圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。又，即便於表示相同部分之情形時，亦有根據圖式而將相互之尺寸或比率差別表示之情形。再者，於本案說明書與各圖中，對與上文關於已出現之圖所描述之要素相同之要素標註相同符號並適當省略詳細之說明。

(第1實施形態) 圖1係例示實施形態之圖像顯示裝置之一部分之模式性剖視圖。於圖1中，模式性地表示本實施形態之圖像顯示裝置之子像素20之構成。構成顯示於圖像顯示裝置之圖像之像素10包括複數個子像素20。以下，有時使用XYZ之三維座標系統進行說明。子像素20排列於二維平面上。將由子像素20排列而成之二維平面設為XY平面。子像素20沿著X軸方向及Y軸方向排列。

子像素20具有與XY平面大致平行之發光面153S。發光面153S主要朝向與XY平面正交之Z軸之正方向輸出光。

圖1模式性地表示將子像素20以與XZ平面平行之面切斷之情形時之剖面。該剖視圖係下述之圖4之A-A'線處之箭視剖面。如圖1所示，圖像顯示裝置之子像素20具備電晶體103、第1佈線層110、第1絕緣膜(層間絕緣膜)112、發光元件150、第2絕緣膜(層間絕緣膜)156、第2佈線層160及通孔161d。子像素20進而具備彩色濾光片180。彩色濾光片(波長轉換構件)180係介隔透明薄膜接著層188而設置於表面樹脂層170上。表面樹脂層170設置於發光元件150、層間絕緣膜156及佈線層160上。

電晶體103形成於基板102。如下述之圖3及圖12所示，於基板102，除了電晶體103以外，還形成其他電晶體或電阻、電容器等電路元件，藉由佈線等而構成電路101。以下，設為電路101包含形成有電路元件之元件形成區域104、絕緣層105、佈線層110、連接佈線層110與電路元件之通孔及將電路元件間等絕緣之絕緣膜108。有時包括基板102、電路101及層間絕緣膜112等其他構成要素在內而稱為電路基板100。

電晶體103包含p型半導體區域104b、n型半導體區域104s、104d及閘極107。閘極107介隔絕緣層105設置於p型半導體區域104b上。絕緣層105係為了將元件形成區域104與閘極107絕緣並且充分獲得與鄰接之其他電路元件之絕緣而設置。若對閘極107施加電壓，則可於p型半導體區域104b形成通道。電晶體103係n通道MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬氧半導體場效應電晶體)。

元件形成區域104設置於基板102。基板102例如係Si基板。元件形成區域104包含p型半導體區域104b與n型半導體區域104s、104d。p型半導體區域104b設置於基板102之表面附近。n型半導體區域104s、104d係於p型半導體區域104b內相互相隔地設置於p型半導體區域104b之表面附近。

於基板102之表面設置有絕緣層105。絕緣層105亦覆蓋元件形成區域104，亦覆蓋p型半導體區域104b及n型半導體區域104s、104d之表面。絕緣層105例如為SiO₂ 。絕緣層105亦可根據所覆蓋之區域而為包含SiO₂ 或Si₃ N₄ 等之多層之絕緣層。絕緣層105亦可包含具有高介電常數之絕緣材料之層。

介隔絕緣層105於p型半導體區域104b上設置有閘極107。閘極107設置於n型半導體區域104s、104d之間。閘極107例如係多晶Si。閘極107亦可包含電阻較多晶Si低之矽化物等。

於該例中，閘極107及絕緣層105由絕緣膜108覆蓋。絕緣膜108例如係SiO₂ 或Si₃ N₄ 等。亦可進而設置PSG(Phosphorus Silicon Glass，磷矽玻璃)或BPSG(Boron Phosphorus Silicon Glass，硼磷矽玻璃)等有機絕緣膜，以為了形成佈線層110而使表面平坦化。

於絕緣膜108形成有通孔111s、111d。於絕緣膜108上形成有第1佈線層(第1佈線層)110。第1佈線層110包含電位可能不同之複數條佈線，包含佈線110s、110d。再者，如此，於圖1之後之剖視圖中，佈線層之符號係表示於該佈線層中包含之1條佈線之旁邊之位置。通孔111s、111d分別設置於佈線層110之佈線110s、110d與n型半導體區域104s、104d之間，將該等電性連接。佈線層110及通孔111s、111d例如由Al或Cu等金屬形成。佈線層110及通孔111s、111d亦可包含高熔點金屬等。

於絕緣膜108及佈線層110上，進而設置有第1層間絕緣膜112作為平坦化膜。層間絕緣膜(第1絕緣膜)112例如係PSG或BPSG等有機絕緣膜。第1層間絕緣膜112亦作為於電路基板100中保護其表面之保護膜發揮功能。

遍及層間絕緣膜112上設置有緩衝層140。緩衝層(buffer layer)140例如包含AlN等氮化物。藉由設置緩衝層140，可期待減少使發光元件150磊晶生長時產生之晶體缺陷。不限於如此於發光元件150與第1層間絕緣膜112之間設置有緩衝層140之情形，亦可於第1層間絕緣膜112上直接設置發光元件150。

電路基板100中之佈線110s係沿X軸方向延伸設置至載置有發光元件150之位置。如下述之圖4所示，佈線110s係以發光元件之Y軸方向之長度左右或較其更長地亦於Y軸方向上延伸。

換言之，佈線110s之外周係於XY俯視下包含將發光元件150自Z軸上方投影時之外周。藉此，佈線110s可遮蔽光向發光元件150之下方之散射而使光不會到達至電晶體103。藉由適當選擇佈線110s之材料，可使向發光元件150之下方之散射朝發光面153S側反射而提高發光效率。又，藉由佈線110s遮蔽向發光元件150之下方之散射光，可抑制光到達至電晶體103，亦可防止電晶體103之誤動作。

發光元件150包含n型半導體層(第1半導體層)151、發光層152及p型半導體層(第2半導體層)153。n型半導體層151、發光層152及p型半導體層153係自電路基板100之層間絕緣膜112朝向Z軸之正方向、即發光面153S依次積層。發光元件150係於XY俯視下具有例如大致正方形或長方形，但角部亦可變圓。發光元件150亦可於XY俯視下具有例如橢圓形或圓形。藉由適當選定俯視下之發光元件之形狀或配置等，而佈局之自由度提高。於該例中，n型半導體層151具有在緩衝層140上於X軸方向上延伸之階差部151a。

發光元件150例如可較佳地使用In_X Al_Y Ga_1-X-Y N(0≦X、0≦Y、 X+Y＜1)等氮化物半導體。發光元件150係所謂藍色發光二極體，發光元件150發出之光之波長例如為467 nm±20 nm左右。發光元件150發出之光之波長亦可設為410 nm±20 nm左右之藍紫發光。發光元件150發出之光之波長不限於上述值，可設為恰當之波長。

第2層間絕緣膜(第2絕緣膜)156覆蓋緩衝層140及發光元件150。第2層間絕緣膜156由透明樹脂形成。層間絕緣膜156保護發光元件150，並且亦具有為了形成於第2層間絕緣膜156上之佈線層160而將表面平坦化之功能。

貫通第2層間絕緣膜156而設置有通孔(第2通孔)161k。通孔161k之一端連接於階差部151a。

通孔(第1通孔)161d係貫通層間絕緣膜112、156而設置。通孔161d之一端連接於佈線110d。

佈線層160設置於經平坦化之層間絕緣膜156上。佈線層160包含佈線160a、160k。佈線160a係經由開口於層間絕緣膜156之接觸孔而連接於p型半導體層153。雖於該圖中未表示出，但佈線160a連接於對子像素20供給電源之電源線。

佈線160k連接於通孔161k、161d之另一端。因此，發光元件150之n型半導體層151經由通孔161k、161d及佈線160k、110d而電性連接於電晶體103之主電極。

表面樹脂層170覆蓋第2層間絕緣膜156及第2佈線層160。表面樹脂層170係透明樹脂，保護層間絕緣膜156及佈線層160，並且提供用以接著彩色濾光片180之平坦化面。

彩色濾光片180包含遮光部181與色轉換部182。色轉換部182係根據發光面153S之形狀而設置於發光元件150之發光面153S之正上方。於彩色濾光片180，色轉換部182以外之部分設為遮光部181。遮光部181係所謂黑矩陣，可減少因自鄰接之色轉換部182發出之光之混色等引起之模糊而顯示清晰之圖像。

色轉換部182設為1層或2層。於圖1中示出2層之部分。為1層還是2層係由子像素20發出之光之顏色、即波長決定。於子像素20之發光色為紅色或綠色之情形時，色轉換部182較佳為設為2層。於子像素20之發光色為藍色之情形時，較佳為設為1層。

於色轉換部182為2層之情形時，更靠近發光元件150之第1層為色轉換層183，第2層為濾光片層184。即，濾光片層184積層於色轉換層183上。

色轉換層183係將發光元件150發出之光之波長轉換為所期望之波長之層。於發出紅色光之子像素20之情形時，將發光元件150之波長、467 nm±20 nm之光轉換為例如630 nm±20 nm左右之波長之光。於發出綠色光之子像素20之情形時，將發光元件150之波長、467 nm±20 nm之光轉換為例如532 nm±20 nm左右之波長之光。

濾光片層184將未利用色轉換層183進行色轉換而殘存之藍色發光之波長成分遮斷。

於子像素20發出之光之顏色為藍色之情形時，子像素20可經由色轉換層183輸出光，亦可不經由色轉換層183而直接輸出光。於發光元件150發出之光之波長為467 nm±20 nm左右之情形時，子像素20亦可不經由色轉換層183而輸出光。將發光元件150發出之光之波長設為410 nm±20 nm之情形時，為了將輸出之光之波長轉換為467 nm±20 nm左右，較佳為設置1層色轉換層183。

即便於藍色之子像素20之情形時，子像素20亦可具有濾光片層184。藉由在藍色之子像素20設置濾光片層184，可抑制於發光元件150之表面產生之微小之外界光反射。

(變化例) 對子像素之構成之變化例進行說明。圖2A～圖2C係分別例示本實施形態之圖像顯示裝置之變化例之模式性剖視圖。於圖2A及其之後之子像素之剖視圖中，為了避免繁雜，而省略了表面樹脂層170及彩色濾光片180之顯示。於未特別記載之情形時，於第2層間絕緣膜及第2佈線層上設置表面樹脂層及彩色濾光片。關於下述之其他實施形態及其變化例之情形亦同樣。

於圖2A及圖2B之情形時，子像素20a、20b係發光元件150a之構成與上述第1實施形態之情形不同。其他構成要素與上述第1實施形態之情形相同，適當省略詳細之說明。如圖2A所示，子像素20a包含發光元件150a。發光元件150a由第2層間絕緣膜(第2絕緣膜)256覆蓋。第2層間絕緣膜256較佳為白色樹脂。藉由將層間絕緣膜256設為白色樹脂，可使發光元件150a向橫向或下方向發出之光反射而實際上使發光元件150a之亮度提高。

第2層間絕緣膜256亦可為黑色樹脂。藉由將層間絕緣膜256設為黑色樹脂，可抑制子像素內之光之散射，可更有效地抑制雜散光。雜散光得以抑制之圖像顯示裝置可顯示更清晰之圖像。

第2層間絕緣膜256具有開口158。開口158係藉由將發光元件150a之上方之層間絕緣膜256之一部分去除而形成。佈線160a1連接於在開口158露出之p型半導體層153a。

p型半導體層153a具有藉由開口158而露出之發光面153S。發光面153S係p型半導體層153a之面中與和發光層152相接之面對向之面。發光面153S較佳為進行粗糙面加工。發光元件150a係於發光面153S設為粗糙面之情形時，可使光之提取效率提高。

如圖2B所示，於子像素20b中，於佈線160a2、160k上分別設置有透明電極159a、159k。透明電極159a設置於經開口之p型半導體層153a之發光面153S上，將佈線160a2與p型半導體層153a電性連接。

藉由在發光面153S上設置透明電極159a，可增大與p型半導體層153a之連接面積，而可使發光效率提高。於發光面153S設為粗糙面之情形時，可使發光面153S與透明電極159a之連接面積增大，而可降低接觸電阻。

圖2C表示電晶體103等電路元件與發光元件150之XY平面上之位置相互錯開地配置之情形。根據以下之理由，有時將發光元件150與電晶體130以於俯視下不重疊之方式配置。存在如下情況，即，於p型半導體區域104b與n型之基板102之間產生空乏層區域，該空乏層區域作為寄生光電二極體發揮功能。該寄生光電二極體較佳為與產生於發光元件150之正下方之光被照射區域不重疊。於該情形時，較佳為使將發光層152於XY俯視下投影至基板102之表面時之端部與p型半導體區域104b之邊界之距離分開至少約1 μm以上。

如圖2C所示，於子像素20c中，佈線110s3未延伸至載置有發光元件150之位置。即，佈線110s3係於XY俯視下自Z軸上方投影時，未必包含發光元件150之外周部。另一方面，佈線160k3與上述之實施形態或其他變化例之情形相比，於X軸方向上更長地延伸。

如此，發光元件150充分遠離電路元件而配置之情形時，朝向Z軸之負方向之散射光變少，因此，不易產生因光引起之電晶體103等電路元件之誤動作。於無須藉由電路基板100內之佈線而遮光之情形時，由於不將佈線用於遮光，故電路配置之自由度提高，可使積體密度提高。

於本實施形態中，可包含上述所示之子像素20～20c之構成中之任一個。

圖3係例示本實施形態之圖像顯示裝置之模式性方塊圖。如圖3所示，本實施形態之圖像顯示裝置1具備顯示區域2。於顯示區域2排列有子像素20。子像素20例如呈格子狀排列。例如，子像素20沿著X軸排列n個，且沿著Y軸排列m個。

像素10包含發出不同顏色之光之複數個子像素20。子像素20R發出紅色光。子像素20G發出綠色光。子像素20B發出藍色光。藉由3種子像素20R、20G、20B以所期望之亮度發光，而決定1個像素10之發光色及亮度。

1個像素10包含3個子像素20R、20G、20B，子像素20R、20G、20B例如如該例般，於X軸上呈直線狀排列。各像素10可將相同顏色之子像素排列於同一行，亦可如該例般，於每一行排列不同顏色之子像素。

圖像顯示裝置1進而具有電源線3及接地線4。電源線3及接地線4係沿著子像素20之排列而呈格子狀佈線。電源線3及接地線4電性連接於各子像素20，自連接於電源端子3a與GND(ground，接地)端子4a之間之直流電源對各子像素20供給電力。電源端子3a及GND端子4a分別設置於電源線3及接地線4之端部，且連接於設置於顯示區域2之外部之直流電源電路。電源端子3a供給以GND端子4a為基準而為正之電壓。

圖像顯示裝置1進而具有掃描線6及信號線8。掃描線6沿與X軸平行之方向佈線。即，掃描線6沿著子像素20之列方向之排列而佈線。信號線8沿與Y軸平行之方向佈線。即，信號線8沿著子像素20之行方向之排列而佈線。

圖像顯示裝置1進而具有列選擇電路5及信號電壓輸出電路7。列選擇電路5及信號電壓輸出電路7係沿著顯示區域2之外緣而設置。列選擇電路5係沿著顯示區域2之外緣之Y軸方向而設置。列選擇電路5係經由掃描線6而電性連接於各行之子像素20，對各子像素20供給選擇信號。

信號電壓輸出電路7係沿著顯示區域2之外緣而設置。信號電壓輸出電路7係沿著顯示區域2之外緣之X軸方向而設置。信號電壓輸出電路7係經由信號線8而電性連接於各列之子像素20，對各子像素20供給信號電壓。

子像素20包含發光元件22、選擇電晶體24、驅動電晶體26及電容器28。有如下情況，即，於圖3中，選擇電晶體24表示為T1，驅動電晶體26表示為T2，電容器28表示為Cm。

發光元件22係與驅動電晶體26串聯連接。於本實施形態中，驅動電晶體26係n通道MOSFET，於作為驅動電晶體26之主電極之汲極電極連接有作為發光元件22之n電極之陰極電極。發光元件22及驅動電晶體26之串聯電路連接於電源線3與接地線4之間。驅動電晶體26係與圖1等中之電晶體103對應，發光元件22係與圖1等中之發光元件150對應。由施加至驅動電晶體26之閘極-源極間之電壓決定流至發光元件22之電流，發光元件22以與流至發光元件22之電流對應之亮度發光。

選擇電晶體24係經由主電極而連接於驅動電晶體26之閘極電極與信號線8之間。選擇電晶體24之閘極電極連接於掃描線6。於驅動電晶體26之閘極電極與接地線4之間連接有電容器28。

列選擇電路5自m列之子像素20之排列中選擇1列並對掃描線6供給選擇信號。信號電壓輸出電路7供給具有所選擇之列之各子像素20所需之類比電壓值之信號電壓。向所選擇之列之子像素20之驅動電晶體26之閘極-源極間施加信號電壓。信號電壓由電容器28保持。驅動電晶體26使與信號電壓對應之電流流至發光元件22。發光元件22以與流動之電流對應之亮度發光。

列選擇電路5依次切換選擇之列並供給選擇信號。即，列選擇電路5對由子像素20排列而成之列進行掃描。與信號電壓對應之電流流至依次掃描之子像素20之發光元件22而發光。各像素10以由RGB各色之子像素20發光之發光色及亮度決定之發光色及亮度發光而於顯示區域2顯示圖像。

圖4係例示本實施形態之圖像顯示裝置之一部分之模式性俯視圖。於本實施形態中，如圖1中所說明般，發光元件22(150)與驅動電晶體26(103)沿Z軸方向積層，藉由通孔161d將發光元件22(150)之陰極電極與驅動電晶體26(103)之汲極電極電性連接。

於圖4之上部，模式性地表示第I層之俯視圖，於下部模式性地表示第II層之俯視圖。於圖4中，將第I層記作“I”，將第2層記作“II”。第I層係形成有發光元件22(150)之層。即，第I層包含圖1中自緩衝層140朝Z軸之正方向至第2佈線層160為止之層。於圖4中，未示出緩衝層140及第2層間絕緣膜156。第II層包含圖1中自基板102朝Z軸之正方向至第1層間絕緣膜112為止之層。於圖4中，未示出基板102、絕緣層105、絕緣膜108及第1層間絕緣膜112。於該圖中，示出通道區域104c作為元件形成區域104。

圖1之剖面係第I層及第II層各者中以單點鏈線表示之部位之AA’線之箭視剖面。

如圖4所示，於成為發光元件150之陰極電極之n型半導體層151，經由通孔161k(圖1)及其接觸孔161k1而連接有佈線160k。佈線160k經由設置於第2層間絕緣膜156之接觸孔161d1而連接於通孔161d之一端。通孔161d於圖上以二點鏈線模式性地表示。

通孔161d之另一端經由設置於第1層間絕緣膜112之接觸孔161d2而連接於佈線110d。佈線110d經由開口於絕緣膜108之接觸孔111c1而連接於通孔111d(圖1)，且連接於電晶體103之汲極電極。以此方式，可藉由貫通層間絕緣膜156、112之通孔161d將分別形成於作為不同層之第I層及第II層之發光元件150及電晶體103電性連接。

利用圖4，對藉由佈線110s將發光元件150之發光遮光之配置進行說明。佈線110s具有遮光部110s1。遮光部(部分)110s1係具有X軸方向之長度L2及Y軸方向之長度W2之長方形之部分。遮光部110s1設置於發光元件150之正下方。發光元件150具有長方形之底面，該長方形之底面具有X軸方向之長度L1及Y軸方向之長度W1。

各部之長度係設定為L2＞L1、W2＞W1。由於遮光部110s1設置於發光元件150之正下方，故遮光部110s1之外周包含發光元件150之外周。只要遮光部110s1之外周包含發光元件150之外周即可，遮光部110s1之形狀不限於為方形之情形，可設為適當之任意形狀。

發光元件150朝向上方發光，並且存在朝向下方之發光或層間絕緣膜112與表面樹脂層170之界面處之反射光或散射光等。因此，較佳為遮光部110s1之外周以於XY俯視下包含投影至遮光部110s1之發光元件150之外周之方式設定。藉由如此設定遮光部110s1，可抑制光到達至發光元件150之下方而減輕光對電路元件之影響。

對本實施形態之圖像顯示裝置1之製造方法進行說明。圖5A～圖6C係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。如圖5A所示，準備半導體生長基板1194。半導體生長基板1194具有生長於晶體生長用基板(第1基板)1001上之半導體層1150。晶體生長用基板1001例如係Si基板或藍寶石基板等。較佳為使用Si基板。

於該例中，於晶體生長用基板1001之一面形成有緩衝層1140。緩衝層(buffer layer)1140可較佳地使用AlN等氮化物。緩衝層1140用於當使GaN磊晶生長時緩和GaN之晶體與晶體生長用基板1001之界面處之失配。

於半導體生長基板1194中，於緩衝層1140上，自緩衝層1140側依次積層n型半導體層1151、發光層1152及p型半導體層1153。半導體層1150之生長例如可使用氣相生長法(Chemical Vapor Deposition(化學氣相沈積)，CVD法)，可較佳地使用有機金屬氣相生長法(Metal Organic Chemical Vapor Deposition(金屬有機化學氣相沈積)、MOCVD法)。半導體層1150例如係In_X Al_Y Ga_1-X-Y N(0≦X、0≦Y、X+Y＜1)等。

如圖5B所示，形成半導體層1150之後，於與設置有晶體生長用基板1001之側對向之側之p型半導體層1153之開放之面接著支持基板1190。支持基板1190例如由Si或石英等形成。其後，將晶體生長用基板1001去除。晶體生長用基板1001之去除例如可使用雷射。

準備電路基板1100。電路基板(第2基板)1100具有對子像素20之構成於圖1等中說明之電路101。

如圖之箭頭般，將電路基板1100之一面與半導體層1150之緩衝層1140之面對準而將兩者貼合。電路基板1100之貼合面係形成於佈線層160上之層間絕緣膜112之露出面。

於將2個基板貼合之晶圓接合時，例如將2個基板加熱而藉由熱壓接將2個基板貼合。加熱壓接時，亦可使用低熔點金屬或低熔點合金。低熔點金屬例如係Sn或In等，低熔點合金例如可設為以Zn或In、Ga、Sn、Bi等為主成分之合金。

於晶圓接合時，除了上述以外，亦可使用化學機械研磨(Chemical Mechanical Polishing，CMP)等使各基板之貼合面平坦化之後，於真空中藉由電漿處理將貼合面清潔化而進行密接。

如圖5C所示，於晶圓接合時，亦可將半導體層1150貼附於支持基板1190，將晶體生長用基板1001去除之後，亦將緩衝層1140去除。支持於支持基板1190之半導體層1150係將去除緩衝層1140後開放之n型半導體層1151之面貼合於電路基板1100。或者，亦可使用不設置緩衝層1140地使半導體層1150晶體生長而成之半導體生長基板。以下，對以設置有緩衝層1140之狀態進行晶圓接合之情形加以說明，但於去除緩衝層1140之情形時亦可同樣地製造。

如圖6A及圖6B所示，電路基板1100藉由晶圓接合而介隔緩衝層1140接合於半導體層1150。半導體層1150成形為發光元件150之形狀。發光元件150之成形例如可使用乾式蝕刻製程，較佳為可使用各向異性電漿蝕刻(Reactive Ion Etching(反應式離子蝕刻)，RIE)。

如圖6C所示，覆蓋發光元件150而形成層間絕緣膜。於層間絕緣膜形成導孔。其後，嚮導孔中填充導電性之金屬材料。導孔之形成可使用濕式蝕刻或乾式蝕刻之任一者。

其後，藉由濺鍍等，於導孔內形成導電層，藉由光微影形成佈線層160。亦可於形成導孔之後，同時形成通孔及佈線層。

子像素20以外之電路之一部分形成於電路基板100中。例如列選擇電路5(圖3)可與驅動電晶體或選擇電晶體等一起形成於電路基板100中。即，列選擇電路5存在藉由上述製造步驟同時裝入之情形。另一方面，信號電壓輸出電路7與CPU(Central Processing Unit，中央處理單元)或其他電路要素一起安裝於其他基板，例如於下述彩色濾光片裝入之前或者於彩色濾光片裝入之後，與電路基板100之佈線相互連接。

較佳為電路基板1100係包含電路101之晶圓。於電路基板1100形成有用於1個或複數個圖像顯示裝置之電路101。或者，於更大之畫面尺寸等之情形時，亦可將用以構成1個圖像顯示裝置之電路101分割形成於複數個電路基板1100，將經分割之所有電路組合而構成1個圖像顯示裝置。

又，較佳為晶體生長用基板1001係與晶圓狀之電路基板1100相同大小之晶圓。或者，亦可將形成於複數個晶體生長用基板1001之半導體層1150接合於1個電路基板1100。

圖7A及圖7B係例示本實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖7A及圖7B表示用以形成圖2A之子像素20a之製造步驟。於本變化例中，直至形成第2層間絕緣膜256(156)為止，具有與第1實施形態之情形相同之步驟。以下，設為於圖6B或圖6C之步驟之後執行圖7A、圖7B之步驟而進行說明。

如圖7A所示，對第2層間絕緣膜256(156)藉由蝕刻而形成開口158，使p型半導體層153之面露出。蝕刻既可為濕式蝕刻，亦可為乾式蝕刻。

其後，使所露出之p型半導體層153之發光面153S粗糙面化，以使發光效率提高。

如圖7B所示，包括開口158在內而成膜佈線層，藉由光微影形成各佈線160a1、160k。佈線160a1係以連接於所露出之p型半導體層153之發光面153S之方式形成。

以此方式，形成變化例之子像素20a。

圖8A及圖8B係例示本實施形態之圖像顯示裝置之1個變化例之製造方法之模式性剖視圖。圖8A及圖8B表示用以形成圖2B之子像素20b之製造步驟。於本變化例中，直至形成開口158為止，具有與上述之變化例之情形相同之步驟。因此，以下，設為於圖7A之後執行圖8A、圖8B之步驟而進行說明。

如圖8A所示，以使p型半導體層153之發光面153S露出之方式形成開口158之後，形成各佈線160a2、160k。佈線160a2未連接於p型半導體層153之發光面153S。

如圖8B所示，形成覆蓋佈線層160、第2層間絕緣膜256(156)及p型半導體層153之發光面153S之透明導電膜。透明導電膜可較佳地使用ITO(Indium tin oxide，氧化銦錫)膜或ZnO膜等。藉由光微影，形成所需之透明電極159a、159k。透明電極159a形成於佈線160a2上，並且亦形成於p型半導體層153之發光面153S上。因此，佈線160a2及p型半導體層153係電性連接。較佳為透明電極159a以覆蓋露出之發光面153S之整面之方式設置，且連接於發光面153S。

以此方式，形成變化例之子像素20b。

圖9係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。再者，於圖9中，為了避免繁雜，對電路基板100內及層間絕緣膜112、156內等之佈線等省略了表示。又，於圖9中表示出彩色濾光片180等色轉換構件之一部分。此處，將包含緩衝層140、發光元件150、通孔161k、161d、佈線層160、層間絕緣膜156及表面樹脂層170之構造物稱為發光電路部172。又，將於電路基板100上設置發光電路部172所得之構造物稱為構造體1192。

如圖9所示，彩色濾光片180係以一面接著於構造體1192。彩色濾光片180之另一面接著於玻璃基板186。於彩色濾光片180之一面設置有透明薄膜接著層188，經由透明薄膜接著層188而接著於構造體1192之發光電路部172之側之面。

於該例中，彩色濾光片180係按照紅色、綠色、藍色之順序朝X軸之正方向排列有色轉換部。關於紅色及綠色，於第1層分別設置有紅色之色轉換層183R及綠色之色轉換層183G，於第2層分別設置有濾光片層184。關於藍色，設置有單層之色轉換層183B。於各色轉換部之間設置有遮光部181。

將各色之色轉換層183R、183G、183B之位置對準發光元件150之位置而將彩色濾光片180貼附於構造體1192。

圖10A～圖10D係表示本實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。於圖10A～圖10D中表示藉由噴墨形成彩色濾光片之方法。

如圖10A所示，準備於電路基板100貼附有發光電路部172之構造體1192。

如圖10B所示，於構造體1192上形成遮光部181a。遮光部181a例如使用網版印刷或光微影技術等而形成。

如圖10C所示，與發光色對應之螢光體183a自噴墨噴嘴噴出。螢光體183a將未形成遮光部181a之區域著色。螢光體183a可使用例如使用一般之螢光體材料或量子點螢光體材料之螢光塗料。於使用量子點螢光體材料之情形時，能夠實現各發光色，並且單色性較高而能夠提高色再現性，因而較佳。於利用噴墨噴嘴進行之繪圖之後，以適當之溫度及時間進行乾燥處理。著色時之塗膜之厚度設定為較遮光部181a之厚度薄。

如已說明般，關於藍色發光之子像素，有不形成色轉換部之情形，因此，不噴出螢光體。又，於對藍色發光之子像素形成藍色之色轉換層之情形時，色轉換部宜為1層，因此，較佳為藍色螢光體之塗膜之厚度設為與遮光部181a之厚度相同之程度。

如圖10D所示，用於濾光片層之塗料184a自噴墨噴嘴噴出。塗料184a重疊地塗佈於螢光體183a之塗膜。螢光體183a及塗料184a之塗膜之合計之厚度設為與遮光部181a之厚度相同之程度。

可以此方式製造圖像顯示裝置1。

對本實施形態之圖像顯示裝置1之效果進行說明。於本實施形態之圖像顯示裝置1之製造方法中，將包含用於發光元件150之發光層1152之半導體層1150貼合於包含驅動發光元件150之電晶體103等電路元件之電路基板1100(100)。其後，對半導體層1150進行蝕刻而形成發光元件150。因此，與將經單片化之發光元件分別轉印至電路基板1100(100)相比，可明顯縮短對發光元件進行轉印之步驟。

例如，於4 K畫質之圖像顯示裝置中，子像素之數量超過2400萬個，於8 K畫質之圖像顯示裝置之情形時，子像素之數量超過9900萬個。若將數量這麼多之發光元件分別安裝於電路基板，則需要大量時間，難以以實惠之成本實現利用微LED之圖像顯示裝置。又，若對大量之發光元件分別進行安裝，則會因安裝時之連接不良等而導致良率降低，無法避免成本之進一步升高。

與此相對，於本實施形態之圖像顯示裝置1之製造方法中，將半導體層1150單片化之前，將半導體層1150整體貼附於電路基板1100(100)，因此，轉印步驟1次便完成。

於電路基板上藉由蝕刻等直接形成發光元件之後，將發光元件與電路基板1100(100)內之電路元件藉由形成通孔而電性連接，因此，可實現均勻之連接構造，且可抑制良率之降低。

進而，不將半導體層1150預先單片化或於與電路元件對應之位置形成電極，而以晶圓級(wafer level)貼附於電路基板1100(100)，因此，無須進行對準。因此，能夠於短時間內容易地進行貼附步驟。由於貼附時無須進行對準，故發光元件150之小型化亦容易，適合於高精細化之顯示器。

(第2實施形態) 圖11係例示本實施形態之圖像顯示裝置之一部分之模式性剖視圖。於本實施形態中，發光元件250之構成及驅動發光元件250之電晶體203之構成與上述之其他實施形態之情形不同。對與上述之其他實施形態之情形相同之構成要素標註相同之符號並適當省略詳細之說明。

如圖11所示，本實施形態之圖像顯示裝置之子像素220包含電晶體203與發光元件250。電晶體203形成於基板102中所形成之元件形成區域204。元件形成區域204包含n型半導體區域204b與p型半導體區域204s、204d。n型半導體區域204b設置於基板102之表面附近。p型半導體區域204s、204d係於n型半導體區域204b內相互相隔地設置於n型半導體區域204b之表面附近。

介隔絕緣層105於n型半導體區域204b上設置有閘極107。閘極107設置於p型半導體區域204s、204d之間。

電晶體203之上部之構造及佈線之構造與上述之其他實施形態之情形相同。於本實施形態中，電晶體203係p通道MOSFET。

發光元件250包含p型半導體層(第1半導體層)253、發光層252及n型半導體層(第2半導體層)251。p型半導體層253、發光層252及n型半導體層251係自電路基板100之第1層間絕緣膜112朝向發光面251S依次積層。發光元件250於XY俯視下例如呈大致正方形或長方形，但角部亦可變圓。發光元件250亦可於XY俯視下具有例如橢圓形或圓形。藉由適當選定俯視下之發光元件之形狀或配置等，而佈局之自由度提高。於該例中，p型半導體層253具有在第1層間絕緣膜112上於X軸方向上延伸之階差部253a。

發光元件250宜為與上述之其他實施形態之情形相同之材料。發光元件250例如發出467 nm±20 nm左右之藍色光或410 nm±20 nm之波長之藍紫色光。

於本實施形態中，發光元件250不介隔緩衝層地設置於層間絕緣膜(第1絕緣膜)112上。

第2層間絕緣膜(第2絕緣膜)256覆蓋第1層間絕緣膜112及發光元件250。第2層間絕緣膜256具有開口258。開口258形成於發光元件250上，層間絕緣膜256未設置於發光元件250之發光面251S上。層間絕緣膜256可較佳地使用白色樹脂，以使發光元件250發出之光反射而自開口258有效地輸出。

發光面251S係n型半導體層251之面中和與發光層252相接之面對向之面。發光面251S係粗糙面化。

貫通層間絕緣膜256而設置有通孔(第2通孔)261a。通孔261a之一端連接於階差部253a。

通孔(第1通孔)161d係貫通層間絕緣膜112、256而設置。通孔161d之一端連接於佈線110d。

佈線層260設置於層間絕緣膜256上。佈線層260包含佈線260k、260a。佈線260a連接於通孔261a、161d之另一端。因此，發光元件250之p型半導體層253經由通孔261a、161d而電性連接於電晶體203之主電極。

雖未圖示，但佈線260k連接於接地線。於佈線260k上設置有透明電極259k。透明電極259k係延伸至發光面251S，且遍及發光面251S之整面而設置。因此，n型半導體層251經由透明電極259k及佈線260k而連接於接地線。

於佈線260a上亦配設有透明電極259a。

於層間絕緣膜256及透明電極259k、259a上設置有表面樹脂層170。

圖12係例示本實施形態之圖像顯示裝置之模式性方塊圖。如圖12所示，本實施形態之圖像顯示裝置201具備顯示區域2、列選擇電路205及信號電壓輸出電路207。於顯示區域2，與上述之其他實施形態之情形同樣地，例如子像素220呈格子狀排列。

於本實施形態中，發光元件222設置於接地線4側，串聯連接於發光元件222之驅動電晶體226設置於電源線3側。即，驅動電晶體226連接於較發光元件222更高電位側。驅動電晶體226係p通道MOSFET。

於驅動電晶體226之閘極電極與信號線208之間連接有選擇電晶體224。電容器228連接於驅動電晶體226之閘極電極與電源線3之間。

列選擇電路205及信號電壓輸出電路207係為了驅動作為p通道MOSFET之驅動電晶體226，而將極性與上述之其他實施形態不同之選擇信號及信號電壓供給至掃描線206及信號線208。

於本實施形態中，驅動電晶體226之極性為p通道，因此，選擇信號及信號電壓之極性等與上述之其他實施形態之情形不同。即，列選擇電路205係以自m列之子像素220之排列中依次選擇1列之方式對掃描線206供給選擇信號。信號電壓輸出電路207供給具有所選擇之列之各子像素220所需之類比電壓值之信號電壓。所選擇之列之子像素220之驅動電晶體226使與信號電壓對應之電流流至發光元件222。發光元件222以與流動之電流對應之亮度發光。

對本實施形態之圖像顯示裝置201之製造方法進行說明。圖13A～圖14B係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。於本實施形態中，使用已於圖5A中說明之半導體生長基板1194。以下，對準備半導體生長基板1194之後之步驟進行說明，該半導體生長基板1194具有介隔緩衝層1140磊晶生長於晶體生長用基板1001上之半導體層1150。

如圖13A所示，於本實施形態中，不自半導體生長基板1194將晶體生長用基板1001去除，而使半導體生長基板1194之上下反轉，貼附於電路基板1100。即，將與晶體生長用基板1001為相反側之p型半導體層1153之露出面如圖之箭頭所示般藉由晶圓接合貼附於電路基板1100之層間絕緣膜112之經平坦化之面。晶圓接合可與上述之其他實施形態之情形同樣地進行。

如圖13B所示，藉由雷射照射等將晶體生長用基板1001去除。

如圖14A所示，對半導體層1150與緩衝層1140一起進行蝕刻而形成發光元件250。由於在發光元件250上殘留有緩衝層240，故進一步進行蝕刻而將緩衝層240去除。緩衝層240亦可於形成發光元件250之前去除。

如圖14B所示，形成覆蓋第1層間絕緣膜112及發光元件250之第2層間絕緣膜256。其後，以貫通第2層間絕緣膜256之方式形成導孔。將導電性之金屬材料填充於導孔。

於第2層間絕緣膜256形成開口258，使n型半導體層251之發光面251S露出。開口258係利用濕式或乾式中之任一種蝕刻法形成。

其後，使所露出之n型半導體層251之發光面251S粗糙面化，以使發光效率提高。

包含開口258在內成膜佈線層，藉由光微影形成各佈線260k、260a。佈線260a連接於通孔261a、161d。佈線260k連接於未圖示之接地線。

其後，於佈線260a、260k上分別設置透明電極259a、259k。透明電極259k係延伸設置至發光面251S。透明電極259k係遍及發光面251S之整面而設置。因此，n型半導體層251經由透明電極259k及佈線260k而連接於接地線4。

圖15係例示本實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。如圖15所示，於該變化例中，不使用透明電極而獲得佈線與發光面之電性連接。於子像素220a中，佈線260k1係以不介隔透明電極而直接連接於n型半導體層251之方式圖案化。

於本實施形態中，就發光效率之觀點而言，較佳為使n型半導體層之發光面粗糙面化，但亦可如第1實施形態之情形般，不進行粗糙面化而介隔透明之層間絕緣膜156發光。

對本實施形態之圖像顯示裝置201之效果進行說明。於本實施形態中，亦具有與上述之其他實施形態之情形同樣之效果。即，由於將半導體層1150貼合於電路基板1100之後，藉由蝕刻而形成個別之發光元件250，故可明顯縮短發光元件之轉印步驟。

除了上述之其他實施形態之情形之效果以外，於本實施形態中，藉由將n型半導體層251設為發光面251S，可更容易地進行粗糙面化，藉由將佈線260k1連接於發光面251S，可形成發光效率較高之子像素。

(第3實施形態) 於本實施形態中，於包含發光層之單一之半導體層形成相當於複數個發光元件之複數個發光面，藉此，實現發光效率更高之圖像顯示裝置。於以下之說明中，對與上述之其他實施形態之情形相同之構成要素標註相同符號並適當省略詳細說明。圖16係例示本實施形態之圖像顯示裝置之一部分之模式性剖視圖。如圖16所示，圖像顯示裝置具備子像素群320。子像素群320包含電晶體103-1、103-2、第1佈線層310、第1層間絕緣膜112、半導體層350、第2層間絕緣膜356、第2佈線層360以及通孔361d1、361d2。

半導體層350包含2個發光面351S1、351S2，子像素群320實質上包含2個子像素。於本實施形態中，與上述之其他實施形態之情形同樣地，實質上包含2個子像素之子像素群320呈格子狀排列，藉此形成顯示區域。

電晶體103-1、103-2分別形成於元件形成區域104-1、104-2。於該例中，元件形成區域104-1、104-2係n型之半導體層，於n型之半導體層相隔地形成有p型之半導體層。n型之半導體層包含通道區域，p型之半導體層分別包含源極區域及汲極區域。

於元件形成區域104-1、104-2上形成絕緣層105，介隔絕緣層105分別形成有閘極107-1、107-2。閘極107-1、107-2係電晶體103-1、103-2之閘極。於該例中，電晶體103-1、103-2係p通道MOSFET。

於2個電晶體103-1、103-2上覆蓋有絕緣膜108。於絕緣膜108上形成有佈線層(第1佈線層)310。

於電晶體(第1電晶體)103-1之p型之半導體層與佈線層310之間分別設置有通孔111s1、111d1。於電晶體(第2電晶體)103-2之p型之半導體層與佈線層310之間設置有通孔111s2、111d2。

第1佈線層310包含佈線310s、310d1、310d2。佈線310s經由通孔111s1、111s2而電性連接於電晶體103-1、103-2之與源極電極對應之p型之半導體層。雖未圖示，但佈線310s連接於電源線。

佈線310d1經由通孔111d1而連接於與電晶體103-1之汲極電極對應之p型之半導體層。佈線310d2經由通孔111d2而連接於電晶體103-2之汲極電極。

第1層間絕緣膜(第1絕緣膜)112覆蓋電晶體103-1、103-2及佈線層310。半導體層350設置於層間絕緣膜112之上方。單一之半導體層350設置於沿著X軸方向配置之2個驅動用之電晶體103-1、103-2之間。

半導體層350包含p型半導體層(第1半導體層)353、發光層352及n型半導體層(第2半導體層)351。半導體層350係自層間絕緣膜112側朝向發光面351S1、351S2依次積層有p型半導體層353、發光層352及n型半導體層351。p型半導體層353具有階差部353a1、353a2。階差部353a1設置於電晶體103-1側，階差部353a2設置於電晶體103-2側。

第2層間絕緣膜(第2絕緣膜)356覆蓋第1層間絕緣膜112及半導體層350上。層間絕緣膜356覆蓋半導體層350之一部分。較佳為層間絕緣膜356將半導體層350之發光面(露出面)351S1、351S2除外而覆蓋n型半導體層351之面。層間絕緣膜356覆蓋半導體層350之側面及階差部353a1、353a2。層間絕緣膜356較佳為白色樹脂。

半導體層350中未被層間絕緣膜356覆蓋之部分係由透明電極359k覆蓋。透明電極359k設置於自層間絕緣膜356之開口358-1、358-2分別露出之n型半導體層351之發光面351S1、351S2上。透明電極359k電性連接於n型半導體層351。

通孔361a1、361a2係貫通層間絕緣膜356而設置。通孔361a1、361a2之一端分別連接於階差部353a1、353a2。

通孔361d1、361d2係貫通層間絕緣膜356、112而設置。通孔361d1、361d2之一端分別連接於佈線310d1、310d2。

第2佈線層(第2佈線層)360設置於層間絕緣膜356上。佈線層360包含佈線360a1、360a2。通孔(第1通孔)361d1設置於佈線(第1佈線)310d1與佈線(第2佈線)360a1之間。通孔(第2通孔)361d2設置於佈線(第3佈線)310d2與佈線(第4佈線)360a2之間。

佈線360a1經由通孔361a1而連接於p型半導體層353。佈線360a2經由通孔361a2而連接於p型半導體層353。因此，p型半導體層353經由佈線360a1、通孔361d1及佈線310d1而連接於電晶體103-1之汲極電極。p型半導體層353經由佈線360a2、通孔361d2及佈線310d2而連接於電晶體103-2之汲極電極。

佈線層360包含佈線360k。於佈線360k上設置有透明電極359k，佈線360k與透明電極359k電性連接。透明電極359k延伸至開口358-1、358-2。透明電極359k係遍及自開口358-1、358-2分別露出之發光面351S1、351S2之整面而設置，且電性連接。於佈線360a1、360a2上亦分別設置有透明電極359a1、359a2，且相互電性連接。

開口358-1設置於佈線360a1、360k之間。開口358-2設置於佈線360k、360a2之間。於該例中，佈線360k設置於開口358-1、358-2之間。開口358-1、358-2於XY俯視下呈例如正方形或長方形。不限於方形，亦可為圓形、橢圓形或六邊形等多邊形。發光面351S1、351S2亦於XY俯視下呈正方形或長方形、其他多邊形或圓形等。發光面351S1、351S2之形狀既可與開口358-1、358-2之形狀相似，亦可設為不同形狀。

如上所述，於自開口358-1、358-2露出之發光面351S1、351S2分別連接有透明電極359k。因此，自透明電極359k供給之電子係自露出之發光面351S1、351S2注入至n型半導體層351。另一方面，電洞自電晶體103-1經由佈線360a1、通孔361d1及佈線310d1注入至p型半導體層353。又，電洞自電晶體103-2經由佈線360a2、通孔361d2及佈線310d2注入至p型半導體層353。

電晶體103-1、103-2係鄰接之子像素之驅動電晶體，依次被驅動。因此，自2個電晶體103-1、103-2中之任一者注入之電洞注入至發光層352，自佈線360k注入之電子注入至發光層352，從而發光。

此處，開口358-1設置於佈線360k與佈線360a1之間，因此，當電晶體103-1接通時，從自開口358-1露出之發光面351S1發光。另一方面，開口358-2設置於佈線360k與佈線360a2之間，因此，當電晶體103-2接通時，從自開口358-2露出之發光面351S2發光。

對本實施形態之圖像顯示裝置之製造方法進行說明。圖17A～圖18B係例示實施形態之圖像顯示裝置之製造方法之模式性剖視圖。如圖17A所示，包含磊晶生長有半導體層1150之晶體生長用基板1001之半導體生長基板1194係藉由晶圓接合與電路基板3100相互接合。關於晶體生長用基板1001上之半導體層1150等，與於上述之其他實施形態之情形時已說明之構造相同，省略詳細說明。又，關於電路基板3100，電路之構成與上述之其他實施形態之情形不同，但於其他之大部分與已說明之構造相同。以下，僅替換符號，適當省略詳細說明。

如圖17B所示，於該例中，半導體層1150將與存在晶體生長用基板1001之面為相反側之面接合於電路基板3100之層間絕緣膜112之平坦面。即，半導體層1150之p型半導體層1153之露出面接合於層間絕緣膜112。

如圖18A所示，對半導體層1150進行蝕刻而形成p型半導體層353之端部。p型半導體層353之端部係形成有通孔連接用之階差部353a1、353a2。於p型半導體層353之階差部以外之上，形成發光層352及n型半導體層351。

其後，形成覆蓋層間絕緣膜356及半導體層350之層間絕緣膜，並形成通孔。進而形成佈線層360，並藉由蝕刻形成佈線360a1、360k等。

如圖18B所示，於佈線360a1、360k之間之部分及佈線360a2、360k之間之部分分別形成開口358-1、358-2。藉由開口358-1、358-2露出之n型半導體層之發光面351S1、351S2分別進行粗糙面化。其後，形成透明電極359a1、359a2、359k。

以此方式，形成具有共用2個發光面351S1、351S2部之半導體層350之子像素。

於本實施例中，於1個半導體層350設置有2個發光面351S1、351S2，但發光面之數量並不限制於2個，亦可於1個半導體層350設置3個或3個以上之發光面。作為一例，亦可以單一之半導體層350實現1行或2行之子像素。藉此，如下所述，可削減無助於每一個發光面之發光之再結合電流，並且可使實現更微細之發光元件之效果增大。

(變化例) 圖19係例示本實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。於本變化例中，與上述之第3實施形態之情形之不同之處在於，於發光層352上設置有2個n型半導體層3351a1、3351a2。其他方面係與第3實施形態之情形相同。如圖19所示，本變化例之圖像顯示裝置具備子像素群320a。子像素群320a包含半導體層350a。半導體層350a包含p型半導體層353、發光層352及n型半導體層3351a1、3351a2。p型半導體層353、發光層352及n型半導體層3351a1、3351a2係自層間絕緣膜356朝向發光面3351S1、3351S2依次積層。

n型半導體層3351a1、3351a2係於發光層352上沿著X軸方向相隔地配置。於n型半導體層3351a1、3351a2之間設置層間絕緣膜356，n型半導體層3351a1、3351a2藉由層間絕緣膜356而分離。於該層間絕緣膜356上設置有佈線360k。

n型半導體層3351a1、3351a2於XY俯視下具有大致相同之形狀，其形狀為大致正方形或長方形，亦可為其他多邊形或圓形等。

n型半導體層3351a1、3351a2分別具有發光面3351S1、3351S2。發光面3351S1、3351S2係藉由開口358-1、358-2而分別露出之n型半導體層3351a1、3351a2之面。

發光面3351S1、3351S2於XY俯視下之形狀係與第3實施形態之情形之發光面之形狀同樣地，具有大致相同之形狀，具有大致正方形等形狀。發光面3351S1、3351S2之形狀不限於如本實施形態般之方形，亦可為圓形、橢圓形或六邊形等多邊形。發光面3351S1、3351S2之形狀既可與開口358-1、358-2之形狀相似，亦可設為不同形狀。

於發光面3351S1上設置有透明電極359k。於發光面3351S2上亦設置有透明電極359k。透明電極359k亦設置於佈線360k上，經由連接於發光面3351S1、3351S2之透明電極359k而n型半導體層3351a1、3351a2連接於佈線360k。雖未圖示，但佈線360k連接於GND線。

圖20A及圖20B係例示本變化例之圖像顯示裝置之製造方法之模式性剖視圖。於本變化例中，採用與第3實施形態之情形時於圖17A～圖18A中所說明之步驟同樣之步驟直至形成半導體層1150為止。以下，對此之後之步驟進行說明。

如圖20A所示，於本變化例中，對緩衝層1140、n型半導體層1151、發光層1152及p型半導體層1153進行蝕刻，形成發光層352及p型半導體層353之後，進一步藉由蝕刻而形成2個n型半導體層3351a1、3351a2。2個n型半導體層3351a1、3351a2上之緩衝層340a之後被去除。緩衝層340a亦可根據利用之製造製程之狀況，於進行n型半導體層3351a1、3351a2之蝕刻之前去除。

n型半導體層3351a1、3351a2亦可藉由更深之蝕刻而形成。例如，用以形成n型半導體層3351a1、3351a2之蝕刻亦可進行至到達發光層352內或p型半導體層353內之深度為止。於如此較深地蝕刻n型半導體層之情形時，n型半導體層351之蝕刻位置理想的是與下述之n型半導體層之發光面3351S1、3351S2分開1 μm以上。藉由使蝕刻位置與發光面3351S1、3351S2分開，可抑制再結合電流。

如顯示圖20B，形成覆蓋層間絕緣膜112及半導體層3350a之層間絕緣膜，其後，形成通孔。進而，形成佈線層360，藉由蝕刻而形成佈線360a1、360k等。

於層間絕緣膜分別形成開口358-1、358-2。使藉由開口358-1、358-2而露出之n型半導體層之發光面3351S1、3351S2分別粗糙面化。其後，形成透明電極359a1、359a2、359k。

以此方式，形成具有2個發光面3351S1、3351S2之子像素群320a。

於本變化例之情形時，亦與第3實施形態之情形同樣地，發光面之數量並不限定於2個，亦可於1個半導體層3350設置3個或3個以上之發光面。

對本實施形態之圖像顯示裝置之效果進行說明。圖21係例示像素LED之特性之曲線圖。圖21之縱軸表示發光效率[%]。橫軸係以相對值表示流經像素LED之電流之電流密度。如圖21所示，於電流密度之相對值小於1.0之區域，像素LED之發光效率大致固定或單調遞增。於電流密度之相對值大於1.0之區域，發光效率單調遞減。即，於像素LED存在如發光效率成為最大之適當之電流密度。

期待藉由將電流密度抑制為能夠自發光元件獲得充分之亮度之程度而實現高效率之圖像顯示裝置。然而，由圖21示出如下情況，即，於低電流密度下，有發光效率隨著電流密度降低而降低之傾向。

如第1實施形態或第2實施形態中所說明般，發光元件係藉由以蝕刻等將包含發光層之半導體層1150之全層個別地分離而形成。此時，發光層與n型半導體層之接合面露出於端部。同樣地，發光層與p型半導體層之接合面露出於端部。

於存在此種端部之情形時，電子及電洞於端部處再結合。另一方面，此種再結合無助於發光。端部處之再結合係與流經發光元件之電流幾乎無關而產生。認為再結合根據端部之有助於發光之接合面之長度而產生。

於使2個相同尺寸之立方體形狀之發光元件發光之情形時，端部針對每個發光元件形成為四方形，因此，於合計8個端部處可能產生再結合。

與此相對，於本實施形態中，於具有2個發光面之半導體層350、350a、3350a，端部為4個。開口358-1、358-2之間之區域係電子或電洞之注入較少，幾乎無助於發光，因此，作為有助於發光之端部，可認為成為6個。如此，於本實施形態中，藉由端部之數量實質性減少，可減少無助於發光之再結合，相應地，可降低驅動電流。

於如為了高精細化等而縮短子像素間之距離之情形或電流密度相對較高之情形等時，於第3實施形態之子像素群320，發光面351S1、351S2之距離變短。於該情形時，若n型半導體層351被共有，則有注入至鄰接之發光面側之電子之一部分分流而未驅動之側之發光面微發光之虞。於變化例中，將n型半導體層針對每一發光面分離，因此，可減少於未被驅動之側之發光面產生微發光之情況。

於本實施形態中，包含發光層之半導體層係自層間絕緣膜側按照p型半導體層、發光層及n型半導體層之順序積層者，就使n型半導體層之露出面粗糙面化而提高發光效率之觀點而言較佳。與第1實施形態之情形同樣地，亦可代替p型半導體層與n型半導體層之積層順序而按照n型半導體層、發光層及p型半導體層之順序積層。

(第4實施形態) 關於上述圖像顯示裝置，作為具有適當之像素數之圖像顯示模組，可設為例如電腦用顯示器、電視、智慧型手機之類之攜帶用終端或汽車導航等。

圖22係例示本實施形態之圖像顯示裝置之方塊圖。於圖22中表示電腦用顯示器之構成之主要部分。如圖22所示，圖像顯示裝置401具備圖像顯示模組402。圖像顯示模組402係例如具備上述之第1實施形態之情形之構成之圖像顯示裝置。圖像顯示模組402包含由子像素20排列而成之顯示區域2、列選擇電路5及信號電壓輸出電路7。

圖像顯示裝置401進而具備控制器470。控制器470係藉由未圖示之介面電路輸入分離、產生之控制信號，並對列選擇電路5及信號電壓輸出電路7控制各子像素之驅動及驅動順序。

(變化例) 圖23係例示本變化例之圖像顯示裝置之方塊圖。於圖23中表示高精細薄型電視之構成。如圖23所示，圖像顯示裝置501具備圖像顯示模組502。圖像顯示模組502係例如具備上述之第1實施形態之情形之構成之圖像顯示裝置1。圖像顯示裝置501具備控制器570及圖框記憶體580。控制器570基於藉由匯流排540供給之控制信號，控制顯示區域2之各子像素之驅動順序。圖框記憶體580係儲存1圖框量之顯示資料，用於順利之動畫播放等處理。

圖像顯示裝置501具有I/O(Input/Output，輸入/輸出)電路510。I/O電路510提供用以與外部之終端或裝置等連接之介面電路等。I/O電路510中包含例如連接外部安裝之硬碟裝置等之USB(Universal Serial Bus，通用串列匯流排)介面或聲頻介面等。

圖像顯示裝置501具有調諧器520及信號處理電路530。於調諧器520連接有天線522，自藉由天線522所接收之電波中分離、產生所需之信號。信號處理電路530包含DSP(Digital Signal Processor，數位信號處理器)或CPU(Central Processing Unit，中央處理單元)等，藉由調諧器520分離、產生之信號藉由信號處理電路530而分離、產生為圖像資料或聲頻資料等。

藉由將調諧器520及信號處理電路530設為行動電話之收發用或WiFi用、GPS(Global Positioning System，全球定位系統)接收器等高頻通信模組，亦可設為其他圖像顯示裝置。例如，具備適當之畫面尺寸及解像度之圖像顯示模組之圖像顯示裝置可設為智慧型手機或汽車導航系統等攜帶型資訊終端。

本實施形態之情形之圖像顯示模組不限於第1實施形態之情形之圖像顯示裝置之構成，亦可設為其他變化例或其他實施形態之情形。

圖24係模式性地例示第1～第3實施形態及該等變化例之圖像顯示裝置之立體圖。如圖24所示，第1～第3實施形態之圖像顯示裝置如上所述，於電路基板100上設置有具有多個子像素之發光電路172。於發光電路部172上設置有彩色濾光片180。再者，於第6實施形態中，包含電路基板100、發光電路部172及彩色濾光片180之構造物設為圖像顯示模組402、502，並裝入至圖像顯示裝置401、501。

根據以上所說明之實施形態，可實現縮短發光元件之轉印步驟且良率提高之圖像顯示裝置之製造方法及圖像顯示裝置。

以上，對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍記載之發明及其均等物之範圍內。又，上述之各實施形態可相互組合而實施。

1, 201, 401, 501:圖像顯示裝置 2:顯示區域 3:電源線 3a:電源端子 4:接地線 4a:GND端子 5, 205:列選擇電路 6, 206:掃描線 7, 207:信號電壓輸出電路 8:信號線 10:像素 20, 20a, 20b, 20c:子像素 20B:子像素 20G:子像素 20R:子像素 22, 222:發光元件 24, 224:選擇電晶體 26, 226:驅動電晶體 28, 228:電容器 100:電路基板 101:電路 102:基板 103, 103-1, 103-2:電晶體 104, 104-1, 104-2:元件形成區域 104b:p型半導體區域 104c:通道區域 104d:n型半導體區域 104s:n型半導體區域 105:絕緣層 107, 107-1, 107-2:閘極 108:絕緣膜 110, 210, 310:第1佈線層 110d:佈線 110s:佈線 110s1:遮光部 110s3:佈線 111c1:接觸孔 111d:通孔 111d1:通孔 111d2:通孔 111s:通孔 111s1:通孔 111s2:通孔 112:第1層間絕緣膜 140:緩衝層 150, 250:發光元件 150a:發光元件 151:n型半導體層 151a:階差部 152:發光層 153:p型半導體層 153a:p型半導體層 153S:發光面 156, 256, 356:第2層間絕緣膜 158:開口 159a:透明電極 159k:透明電極 160, 260, 360:第2佈線層 160a:佈線 160a1:佈線 160a2:佈線 160k:佈線 160k3:佈線 161d, 161k, 261a, 361a1, 361a2, 361d1, 361d2:通孔 161d1:接觸孔 161d2:接觸孔 161k1:接觸孔 170:表面樹脂層 172:發光電路部 180:彩色濾光片 181:遮光部 181a:遮光部 182:色轉換部 183:色轉換層 183a:螢光體 183B:色轉換層 183G:色轉換層 183R:色轉換層 184:濾光片層 184a:塗料 186:玻璃基板 188:透明薄膜接著層 203:電晶體 204:元件形成區域 204b:n型半導體區域 204d:p型半導體區域 204s:p型半導體區域 208:信號線 220:子像素 220a:子像素 240:緩衝層 251:n型半導體層 251S:發光面 252:發光層 253:p型半導體層 253a:階差部 258:開口 259a:透明電極 259k:透明電極 260a:佈線 260k:佈線 260k1:佈線 261a:通孔 310d1:佈線 310d2:佈線 310s:佈線 320, 320a:子像素群 340a:緩衝層 350:半導體層 350a:半導體層 351:n型半導體層 351S1:發光面 351S2:發光面 352:發光層 353:p型半導體層 353a1:階差部 353a2:階差部 358-1:開口 358-2:開口 359a1:透明電極 359a2:透明電極 359k:透明電極 360a1:佈線 360a2:佈線 360k:佈線 402:圖像顯示模組 470, 570:控制器 502:圖像顯示模組 510:I/O電路 520:調諧器 522:天線 530:信號處理電路 540:匯流排 570:控制器 580:圖框記憶體 1001:晶體生長用基板 1100, 3100:電路基板 1140:緩衝層 1150:半導體層 1151:n型半導體層 1152:發光層 1153:p型半導體層 1190:支持基板 1192:構造體 1194:半導體生長基板 3350a:半導體層 3351a1:n型半導體層 3351a2:n型半導體層 3351S1:發光面 3351S2:發光面 Cm:電容器28 L1:長度 L2:長度 T1:選擇電晶體24 T2:驅動電晶體26 W1:長度 W2:長度

圖1係例示第1實施形態之圖像顯示裝置之一部分之模式性剖視圖。圖2A係例示第1實施形態之圖像顯示裝置之1個變化例之模式性剖視圖。圖2B係例示第1實施形態之圖像顯示裝置之1個變化例之模式性剖視圖。圖2C係例示第1實施形態之圖像顯示裝置之1個變化例之模式性剖視圖。圖3係例示第1實施形態之圖像顯示裝置之模式性方塊圖。圖4係例示第1實施形態之圖像顯示裝置之一部分之模式性俯視圖。圖5A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖5B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖5C係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖6A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖6B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖6C係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖7A係例示第1實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖7B係例示第1實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖8A係例示第1實施形態之圖像顯示裝置之1個變化例之製造方法之模式性剖視圖。圖8B係例示第1實施形態之圖像顯示裝置之1個變化例之製造方法之模式性剖視圖。圖9係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖10A係例示第1實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖10B係例示第1實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖10C係例示第1實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖10D係例示第1實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖11係例示第2實施形態之圖像顯示裝置之一部分之模式性剖視圖。圖12係例示第2實施形態之圖像顯示裝置之模式性方塊圖。圖13A係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖13B係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖14A係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖14B係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖15係例示第2實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。圖16係例示第3實施形態之圖像顯示裝置之一部分之模式性剖視圖。圖17A係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖17B係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖18A係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖18B係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。圖19係例示第3實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。圖20A係例示第3實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖20B係例示第3實施形態之圖像顯示裝置之變化例之製造方法之模式性剖視圖。圖21係例示像素LED之特性之曲線圖。圖22係例示第4實施形態之圖像顯示裝置之方塊圖。圖23係例示第4實施形態之圖像顯示裝置之變化例之方塊圖。圖24係模式性地例示第1～第3實施形態及該等變化例之圖像顯示裝置之立體圖。

20:子像素

100:電路基板

101:電路

102:基板

103:電晶體

104:元件形成區域

104b:p型半導體區域

104d:n型半導體區域

104s:n型半導體區域

105:絕緣層

107:閘極

108:絕緣膜

110:第1佈線層

110d:佈線

110s:佈線

111d:通孔

111s:通孔

112:第1層間絕緣膜

140:緩衝層

150:發光元件

151:n型半導體層

151a:階差部

152:發光層

153:p型半導體層

153S:發光面

156:第2層間絕緣膜

160:第2佈線層

160a:佈線

160k:佈線

161d:通孔

161k:通孔

170:表面樹脂層

180:彩色濾光片

181:遮光部

182:色轉換部

183:色轉換層

184:濾光片層

188:透明薄膜接著層

Claims

一種圖像顯示裝置之製造方法，其包括如下步驟：準備於第1基板上形成包含發光層之半導體層而成之基板；將上述半導體層貼合於形成有包含電路元件之電路之第2基板；對上述半導體層進行蝕刻而形成發光元件；形成覆蓋上述發光元件之絕緣膜；形成貫通上述絕緣膜並到達至上述電路之通孔；及將上述發光元件與上述電路元件經由上述通孔電性連接；且上述通孔將設置於不同層之上述發光元件及上述電路元件相互連接；其進而包括使上述發光元件之表面露出之步驟。
如請求項1之圖像顯示裝置之製造方法，其進而包括於將上述半導體層貼合於上述第2基板之前將上述第1基板去除之步驟。
如請求項1之圖像顯示裝置之製造方法，其進而包括於將上述半導體層貼合於上述第2基板之後將上述第1基板去除之步驟。
如請求項1之圖像顯示裝置之製造方法，其進而包括於所露出之上述發光元件之露出面形成透明電極之步驟。
如請求項1之圖像顯示裝置之製造方法，其中使上述半導體層於形成於上述第1基板上之緩衝層上生長。
如請求項5之圖像顯示裝置之製造方法，其中上述緩衝層包含氮化物。
如請求項1之圖像顯示裝置之製造方法，其中上述第1基板包含矽或藍寶石。
如請求項1之圖像顯示裝置之製造方法，其中上述半導體層包含氮化鎵系化合物半導體，且上述第2基板包含矽。
如請求項1之圖像顯示裝置之製造方法，其進而包括於上述發光元件上形成波長轉換構件之步驟。
一種圖像顯示裝置，其具備：電路元件；第1佈線層，其電性連接於上述電路元件；第1絕緣膜，其覆蓋上述電路元件及上述第1佈線層；發光元件，其配設於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述發光元件之至少一部分；第2佈線層，其電性連接於上述發光元件，且配設於上述第2絕緣膜上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜，將上述第1佈線層與上述第2佈線層電性連接；上述第1佈線層包含第1佈線，包含上述第1佈線之至少一部分之部分係設置於上述發光元件之正下方，且上述部分之外周係於俯視下包含投影至上述部分之上述發光元件之外周。
如請求項10之圖像顯示裝置，其具有使上述發光元件之與上述第1絕緣膜側之面對向之發光面露出之開口，且於上述發光面上具備透明電極。
如請求項11之圖像顯示裝置，其中自上述開口露出之露出面包含粗糙面。
一種圖像顯示裝置，其具備：電路元件；第1佈線層，其電性連接於上述電路元件；第1絕緣膜，其覆蓋上述電路元件及上述第1佈線層；發光元件，其配設於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述發光元件之至少一部分；第2佈線層，其電性連接於上述發光元件，且配設於上述第2絕緣膜上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜，將上述第1佈線層與上述第2佈線層電性連接；其於上述第1絕緣膜與上述發光元件之間進而具備緩衝層。
如請求項10之圖像顯示裝置，其中上述電路元件包含電晶體，上述發光元件包含第1導電型之第1半導體層、與上述第1導電型不同之第2導電型之第2半導體層、以及設置於上述第1半導體層與上述第2半導體層之間之發光層，且自上述第1絕緣膜朝向上述第2佈線層依次積層有上述第1半導體層、上述發光層及上述第2半導體層，上述第1佈線層包含連接於上述電晶體之第1主電極之第2佈線，上述第2佈線層包含連接於上述第1半導體層之第3佈線，上述第1通孔之一端連接於上述第2佈線，且上述第1通孔之另一端連接於上述第3佈線。
如請求項14之圖像顯示裝置，其進而具備貫通上述第2絕緣膜之第2通孔，上述第2通孔之一端連接於上述第1半導體層，且上述第2通孔之另一端連接於上述第3佈線。
如請求項14之圖像顯示裝置，其中上述第1導電型係p型，上述第2導電型係n型，且上述電晶體係p通道電晶體。
如請求項14之圖像顯示裝置，其中上述第1導電型係n型，上述第2導電型係p型，且上述電晶體係n通道電晶體。
如請求項10之圖像顯示裝置，其中上述發光元件包含氮化鎵系化合物半導體，且上述電路元件形成於基板，上述基板包含矽。
如請求項10之圖像顯示裝置，其於上述發光元件上進而具備波長轉換構件。
一種圖像顯示裝置，其具備：複數個電晶體；第1佈線層，其電性連接於上述複數個電晶體；第1絕緣膜，其覆蓋上述複數個電晶體及上述第1佈線層；第1半導體層，其配設於上述第1絕緣膜上且為第1導電型；發光層，其配設於上述第1半導體層上；第2半導體層，其配設於上述發光層上，且為與上述第1導電型不同之第2導電型；第2絕緣膜，其覆蓋上述第1絕緣膜、上述發光層及上述第1半導體層並且覆蓋上述第2半導體層之至少一部分；第2佈線層，其連接於透明電極，該透明電極配設於上述第2半導體層之複數個露出面上，上述複數個露出面係於與上述複數個電晶體的位置對應之位置，自上述第2絕緣膜分別露出；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜，將上述第1佈線層之佈線與上述第2佈線層之佈線電性連接。
如請求項20之圖像顯示裝置，其中上述第1佈線層包含連接於上述複數個電晶體中之第1電晶體之主電極之第1佈線，上述第2佈線層包含連接於上述第1半導體層之第2佈線，且上述第1通孔設置於上述第1佈線與上述第2佈線之間。
如請求項21之圖像顯示裝置，其中上述第1佈線層包含連接於上述複數個電晶體中之與上述第1電晶體不同之第2電晶體之主電極的第3佈線，上述第2佈線層包含連接於上述第1半導體層之第4佈線，且與上述第1通孔不同之第2通孔設置於上述第3佈線與上述第4佈線之間。
一種圖像顯示裝置，其具備：複數個電晶體；第1佈線層，其電性連接於上述複數個電晶體；第1絕緣膜，其覆蓋上述複數個電晶體及上述第1佈線層；第1半導體層，其配設於上述第1絕緣膜上且為第1導電型；發光層，其配設於上述第1半導體層上；第2半導體層，其配設於上述發光層上，且為與上述第1導電型不同之第2導電型；第2絕緣膜，其覆蓋上述第1絕緣膜、上述發光層及上述第1半導體層並且覆蓋上述第2半導體層之至少一部分；第2佈線層，其連接於透明電極，該透明電極配設於對應於上述複數個電晶體而自上述第2絕緣膜分別露出的上述第2半導體層之複數個露出面上；及第1通孔，其貫通上述第1絕緣膜及上述第2絕緣膜，將上述第1佈線層之佈線與上述第2佈線層之佈線電性連接；上述第2半導體層藉由上述第2絕緣膜而分離。