CN103098189B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103098189B
CN103098189B CN201180043623.1A CN201180043623A CN103098189B CN 103098189 B CN103098189 B CN 103098189B CN 201180043623 A CN201180043623 A CN 201180043623A CN 103098189 B CN103098189 B CN 103098189B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
nitride semiconductor
contact
making surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180043623.1A
Other languages
English (en)
Other versions
CN103098189A (zh
Inventor
木下雄介
田村聪之
按田义治
上田哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103098189A publication Critical patent/CN103098189A/zh
Application granted granted Critical
Publication of CN103098189B publication Critical patent/CN103098189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置，具有：在第一氮化物半导体层(13)上形成、且带隙比第一氮化物半导体层(13)大的第二氮化物半导体层(14)；贯穿第二氮化物半导体层(14)且将第一氮化物半导体层(13)的一部分除去的凹部；以及埋入凹部的电极(17)。在第一氮化物半导体层(13)的与第二氮化物半导体层(14)的界面的正下方具有二维电子气体层(13a)。电极(17)和第二氮化物半导体层(14)在第一接触面(16a)相接。电极(17)和二维电子气体层(13a)的部分在连接于第一接触面(16a)之下的第二接触面(16b)相接。第一接触面(16a)是凹部的宽度从下到上变宽的形状。在连接处，第二接触面(16b)相对于第一氮化物半导体层(13)的上表面的倾斜比第一接触面(16a)更陡峭。

Description

半导体装置
技术领域
本申请涉及一种使用氮化物半导体的半导体装置，特别涉及一种具有接触电阻小的欧姆电极的半导体装置。
背景技术
以氮化镓(GaN)为代表的氮化物半导体具有基于带隙大这一点的高破坏电压、高电子饱和速度以及高电子迁移率等优点和异质结中电子浓度高等优点。因此，以在电源用高压电子元件和毫米波段用高速元件等中进行利用为目的的开发研究在不断地进行。
特别是，层叠了带隙不同的氮化物半导体层的异质结结构或将该异质结结构多个层叠的量子阱结构或超晶格结构能够控制元件内的电子浓度的调制程度，因此，被作为使用了氮化物半导体的元件的基本结构来利用。
作为使用了具有异质结结构的氮化物半导体的半导体装置，例如有异质结场效应晶体管(Heterojunction Field EffectTransistor：HFET)(例如，参照专利文献1)。
HFET具有：例如由在基板上形成的GaN形成的动作层、由未掺杂的氮化铝镓(AlGaN)形成的阻挡层、在阻挡层上形成的源电极、漏电极以及栅电极。
AlGaN与GaN相比带隙大。因此，在动作层和阻挡层的异质结界面上，高浓度地积蓄由于AlGaN和GaN的自发极化量差以及压电极化量差所产生的电子、由于在阻挡层内根据需要而掺杂的n型杂质所产生的电子以及由于半导体层内的其他不能控制的缺陷所产生的电子等，形成二维电子气体(2Dimensional ElectronGas、2DEG)层。2DEG层发挥场效应晶体管的沟道载流子的功能。
另外，如果在以形成异质结界面的方式层叠的氮化物半导体层上形成阴极(欧姆)电极以及阳极电极，则能够获得使2DEG层发挥二极管的沟道载流子的功能的肖特基二极管(SBD)(例如，参照专利文献2)。
为了将使用氮化物半导体的半导体装置作为电源用高压元件和毫米波段用的高速元件来利用，需要降低导通电阻。作为导通电阻的主要原因，可以举出沟道层的薄层电阻以及电极与半导体层的接触电阻。
在一般的HFET和SBD等中，由于以下理由，接触电阻变大。即，源/漏电极和阴极电极形成在未掺杂的AlGaN层上。在这种情况下，电子必须越过未掺杂的AlGaN层的势垒到达2DEG层。其结果是，接触电阻变大。
作为降低接触电阻的方法，例如选择性地缩小电极与2DEG层的距离。为此，形成除去AlGaN阻挡层的一部分或全部并具有使底面或侧面倾斜的凹状的截面的接触部，在该接触部上形成欧姆电极(例如，参照专利文献3以及4)。
在专利文献3的结构中，在AlGaN层内部形成倾斜的接触部。这样一来，处于平衡(trade-off：此消彼长)关系的接触部正下方的2DEG层的电子气体浓度和从接触部的底部到2DEG层的距离能够分别取各种各样的值。其结果是，在接触电阻和电子气体浓度得到最优化的区域能够实现欧姆接触。
另外，在专利文献4的结构中形成深度贯穿AlGaN层并越过异质结界面的凹进部，在异质结界面的深度上使凹进部的侧面倾斜。这样一来，除了经由AlGaN层的欧姆接触，也能够在凹进部的侧面使电极与2DEG层直接接触，这就降低了接触电阻。
现有技术文献
专利文献
专利文献1：JP特开2002-16245号公报
专利文献2：JP特开2004-31896号公报
专利文献3：JP特开2005-129696号公报
专利文献4：JP特开2007-053185号公报
发明概要
发明要解决的技术课题
但是，在以上说明的结构中，接触电阻的降低不充分，因此，期待进一步的降低。
发明内容
鉴于此，本发明的目的在于提供一种使用了具有能够更加降低接触电阻的欧姆电极的氮化物半导体的半导体装置。
解决技术课题的手段
为了达到上述目的，本申请发明人对接触电阻的降低变得不充分的理由进行了研究。
在上述结构中，当在AlGaN层内部形成倾斜的接触部的结构时，通过欧姆接触的部分的所有电子会流经AlGaN层的势垒。因此，无法充分地降低接触电阻。
另外，在是形成了贯通AlGaN层、且在异质结界面的深度上侧面倾斜的凹进部的情况下，由于在GaN层内部使接触部倾斜，因此，在GaN层内的接触部，凹进变得越深，电极与2DEG层相隔的就越远，其结果是，经由GaN层的接触电阻增加。
根据这种技术思想，本申请的半导体装置具有：第一氮化物半导体层；在第一氮化物半导体层上形成、且带隙比第一氮化物半导体层大的第二氮化物半导体层；以贯穿第二氮化物半导体层且将第一氮化物半导体层的一部分除去的方式形成的凹部；以及以埋入凹部内的方式形成的欧姆电极，在第一氮化物半导体层中的与第二氮化物半导体层的界面的正下方形成有二维电子气体层，欧姆电极和第二氮化物半导体层至少在作为凹部的侧面的一部分的第一接触面上接触，欧姆电极和第一氮化物半导体层中的二维电子气体层的部分至少在作为凹部的侧面的一部分、且连接于第一接触面之下的第二接触面上接触，第一接触面是凹部的宽度从第二氮化物半导体层的下表面侧向上表面层变宽的形状，在第一接触面与第二接触面的连接之处，第二接触面以第一氮化物半导体层的上表面为基准的倾斜比第一接触面更陡峭。
这种半导体装置具有欧姆电极的宽度朝着第二氮化物半导体层的上表面变宽这样的第一接触面，因此，欧姆电极的第一接触面与其正下方的第一氮化物半导体层的距离能够取各种值。因此，能够获得使经由第二氮化物半导体层的接触电阻值降低、且二维电子气体浓度充分的最佳区域。
而且，第二接触面以与第一接触面相比使以第二氮化物半导体层的上表面作为基准的倾斜更陡峭的方式连接，在该第二接触面上，欧姆电极与二维电子气体层相接。因此，能够缩短比二维电子气体层(2DEG层)还位于下方的部分的欧姆电极与二维电子气体层的距离，能够降低经由第一氮化物半导体层的接触电阻。
另外，第一接触面可以具有与第一氮化物半导体层的上表面形成规定角度的平面，第二接触面可以具有与第一氮化物半导体层的上表面形成比规定角度还陡峭的角度的平面。
另外，第一接触面可以具有向第二氮化物半导体层一侧凸起的曲面。
作为第一接触面的形状，可以就是这样。
另外，第二接触面可以垂直于第一氮化物半导体层的上表面。
这样的话，能够更加缩短比二维电子气体层还位于下方的部分的欧姆电极与二维电子气体层的距离，能够进一步降低经由第一氮化物半导体层的接触电阻。
另外，第二接触面可以具有向第一氮化物半导体层一侧凸起的曲面。
即，欧姆电极与第一氮化物半导体层所接触的面的一部分或整个部分可以是曲面。
另外，第一接触面可以形成为从第二氮化物半导体层的上表面到达下表面。
这样的话，能够为了获得使经由第二氮化物半导体层的接触电阻值降低且二维电子气体浓度充分的最佳区域，而利用第二氮化物半导体层的整个厚度。
另外，第二氮化物半导体层可以具有由多个不同的氮化物半导体层构成的层叠结构。
另外，第二氮化物半导体层可以包括导入了示出导电性的杂质的第三氮化物半导体层。
这样的话，能够减小包括导电性杂质的氮化物半导体层与欧姆电极的界面上的势垒，能够进一步降低接触电阻。
另外，第二氮化物半导体层包括未导入杂质的第四氮化物半导体层，第三氮化物半导体层可以形成在第四氮化物半导体层上。
这样一来，因为第四氮化物半导体层未导入杂质，所以，不会出现由于二维电子气体层中的离子散乱而妨碍电子运行的情况。因此，能够提高半导体装置的工作特性。
另外，可以在第一氮化物半导体层与第二氮化物半导体层之间形成有AlN层。
另外，以彼此隔开的方式形成两个欧姆电极，在两个欧姆电极之间的区域中，可以在第二氮化物半导体层上形成有栅电极。
这样一来，半导体装置发挥将两个欧姆电极作为源电极以及漏电极的异质结场效应晶体管的功能。另外，能够降低其接触电阻。
另外，可以具有形成在与欧姆电极不同的位置上、且与第二氮化物半导体层进行肖特基接触的阳极电极。
这样一来，半导体装置发挥将欧姆电极作为阴极的肖特基势垒二极管的功能。另外，能够降低其接触电阻。
另外，可以在第二氮化物半导体层上具有由氮化物半导体构成的覆盖层。
另外，第二接触面可以具有形成得比二维电子气体层还深的部分。
这样一来，能够使第二接触面和二维电子气体层可靠地接触。
发明效果
根据本申请的半导体装置，能够实现使用具有接触电阻小的欧姆电极的氮化物半导体层的半导体装置。
附图说明
图1(a)表示本申请的第一实施方式的举例表示的半导体装置(HFET)的截面构成；图1(b)以及(c)是用于说明其效果的图。
图2(a)～(c)是说明第一实施方式的举例说明的半导体装置的制造方法的图。
图3是表示第一实施方式的变形例的半导体装置的图。
图4是表示第一实施方式的变形例的半导体装置的图。
图5是表示第一实施方式的变形例的半导体装置的图。
图6是表示本申请的第二实施方式的举例说明的半导体装置(HFET)的截面构成的图。
图7(a)～(c)是说明第二实施方式的举例说明的半导体装置的制造方法的图。
图8是表示第二实施方式的变形例的半导体装置的图。
图9是表示第二实施方式的变形例的半导体装置的图。
图10是表示第二实施方式的变形例的半导体装置的图。
图11是显示第二实施方式的半导体装置的一个例子的欧姆电极部的截面的TEM照片。
图12是表示本申请的一个实施例的半导体装置以及比较例的半导体装置的接触电阻的图。
图13是表示本申请的第三实施方式的举例说明的半导体装置(SBD)的截面构成的图。
具体实施方式
(第一实施方式)
参照附图对本申请的第一实施方式进行说明。图1(a)是表示本实施方式的举例说明的半导体装置10的截面的示意图。
半导体装置10是异质结场效应晶体管(HFET)。作为其结构，首先，在由例如硅(Si)构成的基板11上形成厚度大约为1μm、并且由氮化铝(AlN)或氮化镓(GaN)构成的缓冲层12。在缓冲层12上，形成厚度为大约1μm、并且由n型载流子密度小(即，i型的)的氮化镓(GaN)构成的第一氮化物半导体层13。然后，在其上进一步形成厚度为大约25nm、并且由i型氮化铝镓(Al0.26Ga0.74N)构成的第二氮化物半导体层14。
在此，构成第二氮化物半导体层14的Al0.26Ga0.74N与构成第一氮化物半导体层13的GaN相比，电子的带隙能量大。由此，在第一氮化物半导体层13的与第二氮化物半导体层14的界面附近(更具体讲，例如一直到该界面的正下方的10nm左右的深度)，形成2DEG层13a(二维电子气体层)。
在第二氮化物半导体层14上形成与第二氮化物半导体层14进行肖特基接触的栅电极15。其由例如镍(Ni)和金(Au)的层叠膜构成。另外，在第二氮化物半导体层14上的栅电极15的两侧，以贯穿第二氮化物半导体层14并且除去第一氮化物半导体层13的上部的一部分的方式形成凹部，并形成埋入该凹部的源电极17S以及漏电极17D(以下有时会统称为电极17)。电极17由例如钛(Ti)和铝(Al)的层叠膜构成，具有欧姆性(电阻性)。
电极17和第二氮化物半导体层14至少在第一接触面16a接触。第一接触面16a是凹部的侧壁，是与第一氮化物半导体层13的上表面成规定角度的倾斜面。在连接处31，第二接触面16b连接于第一接触面16a之下，电极17和2DEG层13a在该第二接触面16b接触。第一接触面16a和第二接触面16b在连接处31的电极17一侧形成凸出的角部，第二接触面16b与第一接触面16a相比，角度变得更陡峭。因此，在连接处31，接触面在第一氮化物半导体层13的相反一侧变得凸出。另外，电极17在连接处31附近成为凹状。
而且，凹部具有作为与第一接触面16a的上表面平行的底面的第三接触面16c，在该第三接触面16c，电极17与第一氮化物半导体层13接触。
通过以上的构成，能够降低接触电阻。
首先，电极17和第二氮化物半导体层14所接触的第一接触面16a倾斜于第一氮化物半导体层13的上表面。由此，存在第一接触面16a的下方的2DEG层13a的电子气体浓度和从第一接触面16a到2DEG层的距离成为最佳的区域，能够降低接触电阻并且提高装置特性。
另外，第二接触面16b具有比第一接触面16a更陡峭的角度，因此，能够缩短2DEG层13a与电极17的距离，并减小经由第一氮化物半导体层13的接触电阻。
关于这一内容如图1(b)以及(c)所示。图1(b)是将本实施方式的半导体装置10的电极17附近放大表示的图；图1(c)是表示具有与第一接触面16a角度相同的第二接触面16b的比较例的图。
关于2DEG层13a与电极17之间的电流，存在在2DEG层13a的深度上流过第二接触面16b的路径和经由第一氮化物半导体层13而在2DEG层13a的下方部分的第二接触面16b与电极17之间流动的路径。
半导体装置10中所形成的比2DEG层13还深的部分的电极17和第二接触面16b之间的距离A与比较例中同样的距离B相比变短。因此，电子在第一氮化物半导体层13内运行的距离也是半导体装置10的情况下变短，从而降低了接触电阻。
接下来，关于半导体装置10的制造方法，参照表示其工序的图2(a)～(d)进行说明。
首先，形成图2(a)所示的层叠结构。即，在由硅构成的基板11上，按顺序形成由氮化铝或氮化镓构成的缓冲层12、由i型氮化镓构成的第一氮化物半导体层13以及由i型氮化铝镓(Al0.26Ga0.74N)构成的第二氮化物半导体层14。为此，使用例如有机金属化学气相沉积(Metal Organic Chemical VaporDeposition，MOCVD)法。另外，也可以使用分子束外延(MolecularBeam Epitaxy，MBE)法。
另外，2DEG层13a是由于第二氮化物半导体层14的带隙能量大于第一氮化物半导体层13的缘故而形成的。
接下来，如图2(b)所示，利用光刻法以及使用氯气的干蚀刻法，使规定的光致抗蚀图案(省略图示)作为掩模进行蚀刻。由此，针对第一氮化物半导体层13以及第二氮化物半导体层14，将蚀刻进行到超过2DEG层13a的深度，形成底面与第三接触面16c对应、侧壁与第二接触面16b同样呈倾斜的凹部20。相隔规定的距离形成两个凹部20，使得与源电极17S以及漏电极17D对应。
而且，如图2(c)所示，利用光刻法以及使用氯气的干蚀刻法，使规定的光致抗蚀图案(省略图示)作为掩模进行蚀刻。由此，除去接触到凹部20的侧壁的部分的第二接触面16b的一部分，形成倾斜度比第二接触面16b平缓的第一接触面16a。
在此，为了利用蚀刻使凹部的侧壁倾斜，在光致抗蚀图案的开口部(凹部)本身形成了深度方向的倾斜部。具体而言，利用过量进行图案曝光、或在通常的图形案化之后进行热处理。
另外，图2(b)的工序和图2(c)的工序可以以相反的顺序进行。即，先形成具有与第一接触面16a相应的倾斜的侧壁的凹部，然后在其下部进一步进行蚀刻，从而形成第二接触面16b以及第三接触面16c。
接下来，通过形成电极17(源电极17S以及漏电极17D)和栅电极15，从而制造出图1(a)的半导体装置10。
为此，首先使用光刻法，在第二氮化物半导体层14上形成具有使凹部20露出的开口部的光致抗蚀图案(省略图示)。接下来，利用例如电子束蒸镀法形成由钛以及铝的层叠膜构成的电极形成膜，然后，通过剥离工艺形成源电极17S以及漏电极17D。
接下来，形成在形成了栅电极15的区域设置有开口的光致抗蚀图案(省略图示)，利用例如电子束蒸镀法形成由镍以及金构成的栅电极形成膜。然后，通过剥离工艺形成栅电极15。
另外，也可以是先形成栅电极15而后形成源电极17S以及漏电极17D的顺序。
(变形例)
接下来，关于作为欧姆形成区域的第一接触面16a以及第二接触面16b的截面形状，基于图3～图5对其他的构成例进行说明。无论哪个构成例都与图1(a)所示的半导体装置10同样地具有降低接触电阻的效果。
在图3的构成中，使第二接触面16b(特别是在2DEG层13a的深度上)与第一氮化物半导体层13的上表面垂直。这样一来，与第二接触面16b倾斜于第一氮化物半导体层13的上表面的情况相比，电极17与2DEG层13的距离变小，因此，能够更降低接触电阻。
在图4的构成中，第一接触面16a形成为从第二氮化物半导体层14的上表面到达下表面(第二氮化物半导体层14与第一氮化物半导体层13的异质结界面)。这样一来，能够将第二氮化物半导体层14的厚度全部利用地使第一接触面16a与2DEG层13a的距离变化。因此，能够更准确地获得经由第二氮化物半导体层14的接触电阻的最佳值。
另外，在图1(a)、图3以及图4的情况下，在图中所示的截面上，电极17形成左右对称的形状，在其两侧形成第二接触面16b。但是，不局限于此，也可以如图5所示。在图5的情况下，在电极17中，第二接触面16b都以接近栅电极15的一侧变浅的方式倾斜。
在图4和图5的构成中，第二接触面16b垂直于第一氮化物半导体层13的上表面(与图3的情况相同)，但不局限于此。也可以成为比第一接触面16a更陡峭的倾斜(与图1(a)的情况相同)。
另外，第二氮化物半导体层14可以导入示出导电性的杂质。这样一来，第二氮化物半导体层14与电极17的界面的势垒变小。因此，能够更降低与具有欧姆性的电极17的接触电阻。
另外，第二氮化物半导体层14可以是在未导入杂质(未进行有目的的杂质导入)的氮化物半导体层上形成导入了示出导电性的杂质的氮化物半导体层的层叠结构。这样一来，导入了导电性杂质的氮化物半导体层与电极17的势垒小，因此降低了接触电阻。另外，在2DEG层13a上配置未导入杂质的氮化物半导体层，从而不会产生因2DEG层13a上的离子散乱而引起的对电子运行的妨碍，能够提高半导体装置的工作特性。
另外，半导体装置10还可以具有AlN层。特别是第二氮化物半导体层14是包括多个氮化铝镓层的层叠结构，优选在这些氮化铝镓层之间夹着AlN层。在这种情况下，夹着AlN层的多个氮化铝镓层的成分可以不同。
另外，第一氮化物半导体层13与第二氮化物半导体层14之间也可以形成AlN层。
另外，在第二氮化物半导体层14上还可以具有其他的氮化物半导体层作为覆盖层。
通过设置这些层，能够改善FET的电特性(片电阻、电流崩塌等)。
(第二实施方式)
以下，对本申请的第二实施方式参照附图进行说明。图6是表示本实施方式的举例说明的半导体装置10a的截面的示意图。半导体装置10a是HFET，包括与第一实施方式的半导体装置10相同的构成，因此，对其构成要素标注与图1(a)相同的符号。以下，主要对不同点进行说明。
在半导体装置10a中，电极17(源电极17S以及漏电极17D)与第二氮化物半导体层14至少在第一接触面16d接触。第一接触面16d具有向第一氮化物半导体层13一侧(图中下方)凸起的弯曲的截面形状(在该例子中，是越接近第一氮化物半导体层13一侧，相对于第一氮化物半导体层13的上表面的倾斜就变得越平缓的形状)。在连接处31，第二接触面16b与第一接触面16d的下方连接，电极17与2DEG层13a在该第二接触面16b接触。
第一接触面16a与第二接触面16b在连接处31形成向电极17一侧呈凸状的角部。第二接触面16b为平面，与第一接触面16d的下部(连接处31附近的第一接触面16d)相比，相对于第一氮化物半导体层13的上表面倾斜得更陡峭。因此，在连接处31附近，接触面向第一氮化物半导体层13的相反侧成为凸起。另外，电极17在连接处31附近具有凹进的形状。
根据以上的结构，半导体装置10a具有与第一实施方式的半导体装置10相同的效果。
首先，第一接触面16d是向下方凸起的弯曲的形状，因此，与2DEG层13a的距离发生了变化，能够获得经由第二氮化物半导体层14的接触电阻的最佳值。
另外，由于第二接触面16b陡峭地倾斜，因此，与第一接触面16d的形状的接触面和2DEG层13a相接的情况相比，能够缩小第二接触面16b与2DEG层13a的距离。因此，能够降低经由第一氮化物半导体层13的接触电阻。
接下来，对半导体装置10a的制造方法参照表示其工序的图7(a)～(c)进行说明。
首先，如图7(a)所示，在由硅构成的基板11上，按顺序生长并形成由氮化铝或氮化镓构成的缓冲层12、由i型氮化镓构成的第一氮化物半导体层13和由i型氮化铝镓(Al0.26Ga0.74N)构成的第二氮化物半导体层14。在成膜中能够使用MOCVD法和MBE法等。
接下来，如图7(b)所示，利用光刻法以及使用氯气的干蚀刻法，使规定的光致抗蚀图案(省略图示)作为掩模进行蚀刻。由此，针对第一氮化物半导体层13以及第二氮化物半导体层14，将蚀刻进行到超过2DEG层13a的深度，形成凹部21。凹部21的底面成为第三接触面16c，侧壁与第一氮化物半导体层13的上表面垂直。另外，相隔规定的距离形成两个凹部21，使得与源电极17S以及漏电极17D相对应。
接下来，如图7(c)所示，利用光刻法以及使用氯气的干蚀刻法，使规定的光致抗蚀图案(省略图示)作为掩模进行蚀刻。由此，除去第二氮化物半导体层14的一部分，形成具有向第一氮化物半导体层13一侧凸起的截面形状的第一接触面16d。与此同时，在凹部21的下方除去第一氮化物半导体层13以及第二氮化物半导体层14的一部分，获得作为倾斜面的第二接触面16b。
为了获得这样的形状，只要设定干式蚀刻的条件，且以各向同性的化学蚀刻为主即可。更具体讲，有提高气压和减小向样品施加的偏压等方法。
另外，可以进行使用酸和碱等的湿式蚀刻来代替干式蚀刻。
接下来，通过形成电极17(源电极17S以及漏电极17D)和栅电极15来制造图6的半导体装置10a。该工序可以与第一实施方式所说明的同样地进行。
(变形例)
接下来，关于作为欧姆形成区域的第一接触面16d以及第二接触面16b的截面形状，基于图8～图10对其他构成例进行说明。无论哪一个构成例都与图6所示的半导体装置10a相同，具有降低接触电阻的效果。
在图8的构成中，第二接触面16b(特别是在2DEG层13a的深度上)与第一氮化物半导体层13的上表面垂直。这样的话，与第二接触面16b倾斜于第一氮化物半导体层13的上表面的情况相比，电极17与2DEG层13a的距离变小，因此，能够更加降低接触电阻。
在图9的构成中，第一接触面16d形成为从第二氮化物半导体层14的上表面到达下表面(第二氮化物半导体层14与第一氮化物半导体层13的异质结界面)。即，连接处31位于异质结界面的高度。这样的话，能够利用第二氮化物半导体层14的整个厚度地使第一接触面16a与2DEG层13a的距离变化。因此，能够更准确地获得经由第二氮化物半导体层14的接触电阻的最佳值。
在图10的构成中，第二接触面16b具有向基板11的方向(图中的下方)凸起的弯曲的截面形状。不过，第二接触面16b在2DEG层13a的深度上成为比连接处31附近的第一接触面16d更陡峭的倾斜。即使是这种形状，也发挥降低接触电阻的本实施方式的效果。
另外，关于第二氮化物半导体层14，可以导入导电性的杂质；可以是未导入杂质的氮化物半导体层和导入了杂质的氮化物半导体层的层叠结构；半导体装置10a可以具有AlN层，这些与第一实施方式的情况相同。
图11表示图10的构成例中的电极17的截面TEM(Transmission Electron Microscope)照片。另外，该照片的横向宽度相当于大约300nm。
另外，图12表示图10的构成中的接触电阻的值和比较例(如图1(c)所示，形成了电极17的凹部的整个侧壁成为相同的倾斜面的结构)中的接触电阻的值。如图12所示，根据图10的结构，与比较例相比，接触电阻降低到一半以下。
(第三实施方式)
以下，参照附图对本申请的第三实施方式进行说明。图13是表示本实施方式的举例说明的半导体装置10b的截面的示意图。
半导体装置10b包括与第一实施方式的半导体装置10相同的构成，因此，对这些构成要素标注与图1(a)相同的符号。以下，主要对不同之处进行说明。
第一实施方式的半导体装置10是HFET，相比之下，本实施方式的半导体装置10b是肖特基势垒二极管(SBT)。因此，形成了作为具有与半导体装置10的电极17(源电极17S或漏电极17D)相同的结构的欧姆电极的阴极电极17c。另外，在阴极电极17c的两侧，形成与第二氮化物半导体层14进行肖特基接触的阳极电极18。阳极电极18例如由例如镍(Ni)和金(Au)的层叠膜构成。
即使在这种结构的半导体装置10b中，也能够在作为欧姆电极的阴极电极17c中获得与第一接触面16a和2DEG层13a的距离的变化相应的2DEG浓度以及接触电阻。因此，能够获得经由第二氮化物半导体层14的接触电阻的最佳值。另外，在2DEG层13a的深度上，第二接触面16b与第一接触面16a相比，更陡峭地倾斜于第一氮化物半导体层13的上表面。因此，阴极电极17c与2DEG层13a的距离变小，能够降低经由第一氮化物半导体层13的接触电阻。
另外，阴极电极17c可以采用与第一实施方式的变形例、第二实施方式以及其变形例(图3～6，8～10所示的半导体装置)的任意一个相同的结构来代替与第一实施方式(图1(a)的电极17)相同的结构。
产业上的可利用性
本申请公开的半导体装置能够在氮化物半导体层中降低接触电阻，因此，作为HFET和SBT等的半导体装置很有用。
附图标记的说明
10       半导体装置
10a      半导体装置
10b      半导体装置
11       基板
12       缓冲层
13       第一氮化物半导体层
13a      2DEG层(二维电子气体层)
14       第二氮化物半导体层
15       栅电极
16a      第一接触面
16b      第二接触面
16c      第三接触面
16d      第一接触面
17       电极
17D      漏电极
17S      源电极
17c      阴极电极
18       阳极电极
20       凹部
21       凹部
31       连接处

Claims (13)

1.一种半导体装置，具有：
第一氮化物半导体层；
在上述第一氮化物半导体层上形成、且带隙比上述第一氮化物半导体层大的第二氮化物半导体层；
以贯穿上述第二氮化物半导体层且将上述第一氮化物半导体层的一部分除去的方式形成的凹部；以及
以埋入上述凹部内的方式形成的欧姆电极，
在上述第一氮化物半导体层中的与上述第二氮化物半导体层的界面的正下方形成有二维电子气体层，
上述欧姆电极和上述第二氮化物半导体层至少在作为上述凹部的侧面的一部分的第一接触面上接触，
上述欧姆电极和上述第一氮化物半导体层中的上述二维电子气体层的部分，至少在作为上述凹部的侧面的一部分、且连接于上述第一接触面之下的第二接触面上接触，
上述第一接触面是上述凹部的宽度从上述第二氮化物半导体层的下表面侧向上表面层变宽的形状，
在上述第一接触面与上述第二接触面的连接之处，上述第二接触面以上述第一氮化物半导体层的上表面为基准的倾斜比上述第一接触面更陡峭。
2.根据权利要求1所述的半导体装置，其中，
上述第一接触面具有与上述第一氮化物半导体层的上表面形成规定角度的平面，
上述第二接触面具有与上述第一氮化物半导体层的上表面形成比上述规定角度更陡峭的角度的平面。
3.根据权利要求1所述的半导体装置，其中，
上述第一接触面具有向上述第二氮化物半导体层一侧凸起的曲面。
4.根据权利要求1所述的半导体装置，其中，
上述第二接触面垂直于上述第一氮化物半导体层的上表面。
5.根据权利要求1所述的半导体装置，其中，
上述第二接触面具有向上述第一氮化物半导体层一侧凸起的曲面。
6.根据权利要求1所述的半导体装置，其中，
上述第一接触面形成为从上述第二氮化物半导体层的上表面到达下表面。
7.根据权利要求1所述的半导体装置，其中，
上述第二氮化物半导体层具有由多个不同的氮化物半导体层构成的层叠结构。
8.根据权利要求1所述的半导体装置，其中，
上述第二氮化物半导体层包括导入了示出导电性的杂质的第三氮化物半导体层。
9.根据权利要求8所述的半导体装置，其中，
上述第二氮化物半导体层包括未导入杂质的第四氮化物半导体层，
上述第三氮化物半导体层形成在上述第四氮化物半导体层上。
10.根据权利要求1所述的半导体装置，其中，
在上述第一氮化物半导体层与上述第二氮化物半导体层之间形成有AlN层。
11.根据权利要求1所述的半导体装置，其中，
以彼此隔开的方式形成两个上述欧姆电极，
在上述两个欧姆电极之间的区域中，在上述第二氮化物半导体层上形成有栅电极。
12.根据权利要求1所述的半导体装置，其中，
具有形成在与上述欧姆电极不同的位置上、且与上述第二氮化物半导体层进行肖特基接触的阳极电极。
13.根据权利要求1所述的半导体装置，其中，
上述第二接触面具有形成得比上述二维电子气体层还深的部分。
CN201180043623.1A 2010-10-29 2011-04-19 半导体装置 Active CN103098189B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-243769 2010-10-29
JP2010243769A JP5596495B2 (ja) 2010-10-29 2010-10-29 半導体装置
PCT/JP2011/002293 WO2012056602A1 (ja) 2010-10-29 2011-04-19 半導体装置

Publications (2)

Publication Number Publication Date
CN103098189A CN103098189A (zh) 2013-05-08
CN103098189B true CN103098189B (zh) 2015-09-09

Family

ID=45993351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180043623.1A Active CN103098189B (zh) 2010-10-29 2011-04-19 半导体装置

Country Status (4)

Country Link
US (1) US8791505B2 (zh)
JP (1) JP5596495B2 (zh)
CN (1) CN103098189B (zh)
WO (1) WO2012056602A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014078570A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 整流回路及び半導体装置
CN105074876A (zh) * 2013-03-19 2015-11-18 夏普株式会社 氮化物半导体器件和氮化物半导体器件的制造方法
US9368584B2 (en) 2013-07-09 2016-06-14 Vishay General Semiconductor Llc Gallium nitride power semiconductor device having a vertical structure
WO2015011870A1 (ja) * 2013-07-25 2015-01-29 パナソニックＩｐマネジメント株式会社 半導体装置
CN108682687A (zh) * 2018-04-11 2018-10-19 大连理工大学 半纵向型欧姆接触电极及其制作方法
JP7247129B2 (ja) * 2020-02-14 2023-03-28 株式会社東芝 半導体装置
JP7337739B2 (ja) * 2020-03-19 2023-09-04 株式会社東芝 半導体装置
JP7057473B1 (ja) * 2020-06-01 2022-04-19 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
JP7476062B2 (ja) 2020-09-15 2024-04-30 株式会社東芝 半導体装置
JP2023551728A (ja) * 2020-12-02 2023-12-12 アナログ ディヴァイスィズ インク 電気特性を制御する導電性構成要素を備えた化合物半導体デバイス
CN112864242A (zh) * 2020-12-30 2021-05-28 南方科技大学 一种GaN器件及其制备方法
WO2023013431A1 (ja) * 2021-08-03 2023-02-09 ヌヴォトンテクノロジージャパン株式会社 可変容量素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6768146B2 (en) 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4177124B2 (ja) 2002-04-30 2008-11-05 古河電気工業株式会社 ＧａＮ系半導体装置
JP2005129696A (ja) 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4398780B2 (ja) * 2004-04-30 2010-01-13 古河電気工業株式会社 ＧａＮ系半導体装置
JP4389935B2 (ja) * 2004-09-30 2009-12-24 サンケン電気株式会社 半導体装置
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
JP2007305954A (ja) 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
WO2010021099A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 電界効果トランジスタ
JP5625314B2 (ja) * 2009-10-22 2014-11-19 サンケン電気株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管

Also Published As

Publication number Publication date
US20130193486A1 (en) 2013-08-01
CN103098189A (zh) 2013-05-08
JP5596495B2 (ja) 2014-09-24
US8791505B2 (en) 2014-07-29
JP2012099542A (ja) 2012-05-24
WO2012056602A1 (ja) 2012-05-03

Similar Documents

Publication Publication Date Title
CN103098189B (zh) 半导体装置
US10522630B2 (en) High electron mobility transistor structure and method of making the same
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN100563032C (zh) 半导体装置及其制造方法
US7714359B2 (en) Field effect transistor having nitride semiconductor layer
US8907350B2 (en) Semiconductor devices having improved adhesion and methods of fabricating the same
JP5302553B2 (ja) 半導体装置とその製造方法
TWI508308B (zh) 具有雙金屬、部分凹陷電極之氮化鎵為基的肖特基二極體
JP2006279032A (ja) 半導体装置及びその製造方法
CN103503152A (zh) 用于半导体器件的电极配置
JP2007088185A (ja) 半導体装置及びその製造方法
JP4474292B2 (ja) 半導体装置
CN103715243A (zh) 化合物半导体器件及其制造方法
TW201421704A (zh) 具有部分凹陷陽極之氮化鎵為基的肖特基二極體
US20130341640A1 (en) Semiconductor device and method for manufacturing same
JP2007180330A (ja) 半導体装置及びその製造方法
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
JP2007207820A (ja) 電界効果トランジスタおよびその製造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
JP2009194225A (ja) ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法
US20230043312A1 (en) Method for manufacturing nitride semiconductor device and nitride semiconductor device
Pei et al. Study of the n+ GaN cap in AlGaN/GaN high electron mobility transistors with reduced source–drain resistance
KR102659766B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
WO2022201841A1 (ja) 窒化物半導体装置
KR20220083618A (ko) 고전자이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150930

Address after: Japan Osaka

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.