CN107369708A - 一种氮化镓高电子迁移率晶体管及其制备和使用方法 - Google Patents

一种氮化镓高电子迁移率晶体管及其制备和使用方法 Download PDF

Info

Publication number
CN107369708A
CN107369708A CN201710754132.7A CN201710754132A CN107369708A CN 107369708 A CN107369708 A CN 107369708A CN 201710754132 A CN201710754132 A CN 201710754132A CN 107369708 A CN107369708 A CN 107369708A
Authority
CN
China
Prior art keywords
gallium nitride
epitaxy
gate electrodes
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710754132.7A
Other languages
English (en)
Other versions
CN107369708B (zh
Inventor
孔欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201710754132.7A priority Critical patent/CN107369708B/zh
Publication of CN107369708A publication Critical patent/CN107369708A/zh
Application granted granted Critical
Publication of CN107369708B publication Critical patent/CN107369708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氮化镓高电子迁移率晶体管及其制备和使用方法,晶体管包括氮化镓外延结构、源电极、漏电极和两个栅电极;所述的源电极和漏电极分别与氮化镓外延结构形成欧姆连接,所述的两个栅电极均位于源电极和漏电极之间,两个栅电极均包括总线和与总线连接的多个分支线,所述的总线与氮化镓外延结构形成肖特基接触,分支线的四周采用介质包裹并深入至氮化镓外延结构的沟道层,同时两个栅电极的分支线呈叉指状排布。本发明在单一栅压调控沟道载流子的基础上再额外引入了栅压差这一调控因素,使得栅对沟道载流子的调控手段更加丰富、更加有效,有利于实现器件更加灵活的工作。

Description

一种氮化镓高电子迁移率晶体管及其制备和使用方法
技术领域
本发明涉及化合物半导体器件技术领域,一种氮化镓高电子迁移率晶体管及其制备和使用方法。
背景技术
第三代半导体氮化镓因击穿场强高、抗辐照性能好、耐高温工作而获得学界和业界越来越多的关注。目前,GaN高电子迁移率晶体管(HEMT)因其特有的高电子迁移率、高二维电子气面密度、高击穿电场、高功率输出密度,被视为下一代射频/微波功率放大器的首选技术。
GaN HEMT为三端子器件,分为栅、源、漏三个电极。载流子在漏压的驱使下由源电极向漏电极输运,形成漏电流,而栅极是调控漏电流大小的核心手段。现有技术仅仅通过栅极电压去影响沟道载流子输运,器件输出电流调控方式单一。
发明内容
本发明的目的在于克服现有技术的不足,提供一种氮化镓高电子迁移率晶体管及其制备和使用方法。
本发明的目的是通过以下技术方案来实现的:一种氮化镓高电子迁移率晶体管,包括氮化镓外延结构、源电极、漏电极和两个栅电极;所述的源电极和漏电极分别与氮化镓外延结构形成欧姆连接,所述的两个栅电极均位于源电极和漏电极之间,两个栅电极均包括总线和与总线连接的多个分支线,所述的总线与氮化镓外延结构形成肖特基接触,分支线的四周采用介质包裹并深入至氮化镓外延结构的沟道层,同时两个栅电极的分支线呈叉指状排布。
进一步地,所述的氮化镓外延结构从下至上依次包括AlN成核层、GaN缓冲层和沟道层、AlN插入层、AlGaN势垒层和GaN帽层。
进一步地,所述的一种氮化镓高电子迁移率晶体管还包括位于氮化镓外延结构底部的衬底。
进一步地,所述的介质为SiN介质。
本发明还提供一种所述的一种氮化镓高电子迁移率晶体管的制备方法,包括以下步骤:
通过金属有机化合物气相沉积的方式制备氮化镓外延结构;
依次进行光刻、显影、金属蒸发、剥离、高温快速热退火工艺,将源电极和漏电极分别与氮化镓外延结构形成欧姆接触;
光刻出两个栅电极的分支线刻蚀窗口,在感应耦合等离子体刻蚀机中采用氯基气体进行低损伤刻蚀,从上至下依次刻蚀并深入至沟道层以下;
采用PECVD生长介质;
光刻出两个栅电极的总线刻蚀窗口,在感应耦合等离子体刻蚀机中采用氟基气体对SiN介质进行低损伤刻蚀,直至暴露出氮化镓外延结构表面;
匀涂负胶,通过曝光、显影,暴露出两个栅电极,蒸发栅金属,经剥离工艺制作出两个栅金属电极。
本发明还提供一种所述的一种氮化镓高电子迁移率晶体管的使用方法,包括以下步骤:
将源电极和漏电极分别作为载流子输运的始发电极端子和终到电极端子,并施加一定电压,其中源电极接地;
在两个栅电极之间施加一定大小的电压差,驱动沟道载流子在两个由分支线构成的电容极板之间运动,使得正常情况下由源电极向漏电极运动的载流子被分流,即发生垂直于该方向的运动,进而调整源漏电流。
本发明的有益效果是:本发明在源漏电极之间制作两个栅电极,每个栅电极均由总线和分支线构成,两个栅电极的分支线图形分别呈叉指状排布,并且在器件纵深方向上深入至沟道层以下。通过两个栅极分支线的交叉设计,使得相邻的、分属于不同栅极的分支线构成许多平板电容,这时候如果两个栅极之间存在较大的电压差,便可驱动沟道载流子在两个由分支线构成的电容极板之间运动,形成电容“充放电”过程,使得沟道中正常的由源向漏运动的载流子被分流。两个栅电极之间的电压差越大,被分流的沟道载流子比例越高,如此,便在单一栅压调控沟道载流子的基础上再额外引入了栅压差这一调控因素,使得栅对沟道载流子的调控手段更加丰富、更加有效,有利于实现器件更加灵活的工作。
附图说明
图1为本发明的结构平面示意图;
图2所示是图1中A-A’面的横截面示意图;
图3所示是图1中B-B’面的横截面示意图;
图中,1-氮化镓外延结构,2-源电极,3-漏电极,4-第一栅电极,4-1-第一栅电极总线,4-2-第一栅电极分支线,5-第二栅电极,5-1-第二栅电极总线,5-2-第二栅电极分支线,6-介质,7-隔离区域,8-GaN帽层;9-AlGaN势垒层;10-AlN插入层;11-GaN缓冲和沟道层;12-AlN成核层;13-衬底。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案:
为了在栅压之外引入调控漏电流的第二变量,本实施例设计一种新的GaN HEMT结构:器件具有两个栅极,而每个栅极又分为总线和分支线,两栅的分支线呈叉指状排布,并且深入到氮化镓沟道层以下,分支线金属和外延结构之间存在SiN介质。相邻的两个栅分支线分属于不同栅极,与其间的SiN介质和外延结构构成一个典型的平板电容结构,一旦两栅之间存在一个电压差,便会在垂直于电容极板方向产生电场,诱发沟道载流子沿着电场反方向运动,而该电场方向与正常的沟道载流子输运方向正好垂直,故而会对沟道载流子的正常输运产生分流作用,从而达到调控漏电流的目的,也即实现了栅压之外的影响沟道载流子输运的第二变量:两栅之间的电压差。
具体地,本实施例的氮化镓高电子迁移率晶体管如图1、图2和图3所示,包括氮化镓外延结构1、源电极2、漏电极3、第一栅电极4和第二栅电极5;所述的源电极2和漏电极3分别与氮化镓外延结构1形成欧姆连接,第一栅电极4和第二栅电极5均位于源电极2和漏电极3之间,第一栅电极4包括第一栅电极总线4-1和与第一栅电极总线4-1连接的多个第一栅电极分支线4-2,对应的,第二栅电极5包括第二栅电极总线5-1和与第二栅电极总线5-1连接的多个第二栅电极分支线5-2,第一栅电极总线4-1和第二栅电极总线5-1分别与氮化镓外延结构1形成肖特基接触,第一栅电极分支线4-2和第二栅电极分支线5-2的四周采用介质6包裹并深入至氮化镓外延结构1的沟道层,同时第一栅电极分支线4-2和第二栅电极分支线5-2呈叉指状排布。在本实施例中,介质6为SiN介质,介质6用于避免栅电极和源、漏电极直接通过沟道层导通。
具体地,图1为本实施例的氮化镓高电子迁移率晶体管的平面结构示意图。其中,2为源电极,3为漏电极,4为第一栅电极,4-1为第一栅电极总线,4-2为第一栅电极分支线,5为第二栅电极,5-1为第二栅电极总线,5-2为第二栅电极分支线。隔离区域7指的是虚线框内部,该区域之内为一个具备完整功能的器件。
图2所示为图1中A-A’面的横截面示意图。其中2为源电极,3为漏电极,4为第一栅电极,5为第二栅电极,6为SiN介质;8~12组合为氮化镓外延结构1,其中8为GaN帽层;9为AlGaN势垒层;10为AlN插入层;11为GaN缓冲和沟道层;12为AlN成核层;13为衬底。
图3所示为图1中B-B’面的横截面示意图,该截面沿栅分支线垂直向下,反映第一栅电极分支线4-2和第二栅电极分支线5-2之间的交错状态。其中,4-2为第一栅电极分支线,5-2为第二栅电极分支线;6为SiN介质;8~12组合为氮化镓外延结构1,其中8为GaN帽层,9为 AlGaN势垒层,10为AlN插入层,11为GaN缓冲和沟道层,GaN缓冲和沟道层11均有局部区域被刻蚀掉之后再覆盖SiN介质6;12为AlN成核层;13为衬底。从图3所示可以看到,相邻的第一栅电极分支线4-2和第二栅电极分支线5-2和两者之间的SiN介质6与氮化镓外延结构1构成平板电容结构,在第一栅电极分支线4-2和第二栅电极分支线5-2上施加一定大小的电压差,便可以以电容充放电的方式调整沟道载流子的迁移方向,使得正常情况下由源电极2向漏电极3运动的载流子发生垂直于该方向的运动,进而调整源漏电流。
基于上述晶体管的实现,本实施例还提供一种所述的一种氮化镓高电子迁移率晶体管的制备方法,包括以下步骤:
通过金属有机化合物气相沉积(MOCVD)的方式制备氮化镓外延结构;
依次进行光刻、显影、金属蒸发、剥离、高温快速热退火工艺,将源电极2和漏电极3分别与氮化镓外延结构1形成欧姆接触;
光刻出两个栅电极4/5的分支线刻蚀窗口,在感应耦合等离子体刻蚀机(ICP)中采用氯基气体进行低损伤刻蚀,依次刻蚀GaN帽层8、AlGaN势垒层9、AlN插入层10,并深入至沟道层以下,刻蚀过程中,设置ICP设备RF power为50-100W,bias power为5-10W,Cl2流量15-20sccm,BCl3流量3-4sccm,压强为5-10mT,根据实际刻蚀速率控制刻蚀时间;
采用PECVD生长SiN介质6,厚度为800-1200Å;
光刻出两个栅电极4/5的总线刻蚀窗口,在ICP中采用氟基气体对SiN介质6进行低损伤刻蚀,直至暴露出氮化镓外延结构1表面,刻蚀过程中,设置ICP设备RF power为50-100W,bias power为5-10W,CF4流量30-40sccm,O2流量6-8sccm,压强为3-5mT,根据实际刻蚀速率控制刻蚀时间;
匀涂负胶,胶厚1.5-2.0μm,通过曝光、显影,暴露出两个栅电极4/5,蒸发栅金属,如Ni/Au(厚度500/5000 Å),经剥离工艺制作出两个栅金属电极。
基于上述晶体管的实现,本实施例还提供一种所述的一种氮化镓高电子迁移率晶体管的使用方法,包括以下步骤:
将源电极2和漏电极3分别作为载流子输运的始发电极端子和终到电极端子,并施加一定电压,其中源电极2接地,漏电极3施加不超过20V的正电压;
在两个栅电极4/5之间施加一定大小的电压差,电压差范围为-10V-+10V,驱动沟道载流子在两个由分支线构成的电容极板之间运动,使得正常情况下由源电极2向漏电极3运动的载流子被分流,即发生垂直于该方向的运动,进而调整源漏电流。

Claims (6)

1.一种氮化镓高电子迁移率晶体管,其特征在于:包括氮化镓外延结构、源电极、漏电极和两个栅电极;所述的源电极和漏电极分别与氮化镓外延结构形成欧姆连接,所述的两个栅电极均位于源电极和漏电极之间,两个栅电极均包括总线和与总线连接的多个分支线,所述的总线与氮化镓外延结构形成肖特基接触,分支线的四周采用介质包裹并深入至氮化镓外延结构的沟道层,同时两个栅电极的分支线呈叉指状排布。
2.根据权利要求1所述的一种氮化镓高电子迁移率晶体管,其特征在于:所述的氮化镓外延结构从下至上依次包括AlN成核层、GaN缓冲层和沟道层、AlN插入层、AlGaN势垒层和GaN帽层。
3.根据权利要求1所述的一种氮化镓高电子迁移率晶体管,其特征在于:还包括位于氮化镓外延结构底部的衬底。
4.根据权利要求1所述的一种氮化镓高电子迁移率晶体管,其特征在于:所述的介质为SiN介质。
5.一种如权利要求1~4中任意一项所述的一种氮化镓高电子迁移率晶体管的制备方法,其特征在于:包括以下步骤:
通过金属有机化合物气相沉积的方式制备氮化镓外延结构;
依次进行光刻、显影、金属蒸发、剥离、高温快速热退火工艺,将源电极和漏电极分别与氮化镓外延结构形成欧姆接触;
光刻出两个栅电极的分支线刻蚀窗口,在感应耦合等离子体刻蚀机中采用氯基气体进行低损伤刻蚀,从上至下依次刻蚀并深入至沟道层以下;
采用PECVD生长介质;
光刻出两个栅电极的总线刻蚀窗口,在感应耦合等离子体刻蚀机中采用氟基气体对SiN介质进行低损伤刻蚀,直至暴露出氮化镓外延结构表面;
匀涂负胶,通过曝光、显影,暴露出两个栅电极,蒸发栅金属,经剥离工艺制作出两个栅金属电极。
6.一种如权利要求1~4中任意一项所述的一种氮化镓高电子迁移率晶体管的使用方法,其特征在于:包括以下步骤:
将源电极和漏电极分别作为载流子输运的始发电极端子和终到电极端子,并施加一定电压,其中源电极接地;
在两个栅电极之间施加一定大小的电压差,驱动沟道载流子在两个由分支线构成的电容极板之间运动,使得正常情况下由源电极向漏电极运动的载流子被分流,即发生垂直于该方向的运动,进而调整源漏电流。
CN201710754132.7A 2017-08-29 2017-08-29 一种氮化镓高电子迁移率晶体管及其制备和使用方法 Active CN107369708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710754132.7A CN107369708B (zh) 2017-08-29 2017-08-29 一种氮化镓高电子迁移率晶体管及其制备和使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710754132.7A CN107369708B (zh) 2017-08-29 2017-08-29 一种氮化镓高电子迁移率晶体管及其制备和使用方法

Publications (2)

Publication Number Publication Date
CN107369708A true CN107369708A (zh) 2017-11-21
CN107369708B CN107369708B (zh) 2020-04-07

Family

ID=60312296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710754132.7A Active CN107369708B (zh) 2017-08-29 2017-08-29 一种氮化镓高电子迁移率晶体管及其制备和使用方法

Country Status (1)

Country Link
CN (1) CN107369708B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682628A (zh) * 2018-05-15 2018-10-19 西安电子科技大学 基于叠层钝化型的高电子迁移率晶体管及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164407A1 (en) * 2003-02-25 2004-08-26 Akishige Nakajima Semiconductor device, power amplifier device and PC card
CN103633046A (zh) * 2013-12-13 2014-03-12 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US20140252416A1 (en) * 2013-03-06 2014-09-11 Kabushiki Kaisha Toshiba Field effect transitor and semiconductor device using the same
CN207052609U (zh) * 2017-08-29 2018-02-27 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164407A1 (en) * 2003-02-25 2004-08-26 Akishige Nakajima Semiconductor device, power amplifier device and PC card
US20140252416A1 (en) * 2013-03-06 2014-09-11 Kabushiki Kaisha Toshiba Field effect transitor and semiconductor device using the same
CN103633046A (zh) * 2013-12-13 2014-03-12 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN207052609U (zh) * 2017-08-29 2018-02-27 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682628A (zh) * 2018-05-15 2018-10-19 西安电子科技大学 基于叠层钝化型的高电子迁移率晶体管及制备方法

Also Published As

Publication number Publication date
CN107369708B (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN101320751B (zh) Hemt器件及其制造方法
CN100539196C (zh) 半导体器件及其制造方法
CN102292801B (zh) 场效应晶体管及其制造方法
WO2011043110A1 (ja) 半導体装置およびその製造方法
WO2012063529A1 (ja) 半導体装置およびその製造方法
CN102239550A (zh) 场效应晶体管
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
US7544552B2 (en) Method for manufacturing junction semiconductor device
CN105244377B (zh) 一种基于硅衬底的hemt器件及其制造方法
CN103155155A (zh) 半导体器件及其制造方法
CN101320750A (zh) Hemt器件及其制造方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
US10283598B2 (en) III-V heterojunction field effect transistor
CN206116406U (zh) 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管
CN117276335B (zh) 一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN107369708A (zh) 一种氮化镓高电子迁移率晶体管及其制备和使用方法
JP2011066464A (ja) 電界効果トランジスタ
JP2013239735A (ja) 電界効果トランジスタ
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN207052609U (zh) 一种氮化镓高电子迁移率晶体管
CN115036368A (zh) 一种高功率密度的氮化镓高电子迁移率晶体管及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant