CN108847392A - 金刚石基氮化镓器件制造方法 - Google Patents

金刚石基氮化镓器件制造方法 Download PDF

Info

Publication number
CN108847392A
CN108847392A CN201810651735.9A CN201810651735A CN108847392A CN 108847392 A CN108847392 A CN 108847392A CN 201810651735 A CN201810651735 A CN 201810651735A CN 108847392 A CN108847392 A CN 108847392A
Authority
CN
China
Prior art keywords
layer
gallium nitride
buddha
diamond
warrior attendant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810651735.9A
Other languages
English (en)
Other versions
CN108847392B (zh
Inventor
倪贤锋
范谦
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN201810651735.9A priority Critical patent/CN108847392B/zh
Publication of CN108847392A publication Critical patent/CN108847392A/zh
Application granted granted Critical
Publication of CN108847392B publication Critical patent/CN108847392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种金刚石基氮化镓器件制造方法，包括：在衬底上依次生长氮化镓缓冲层和介质层；在所述介质层上按预设图案选择性的生长金刚石形核层；所述金刚石形核层生长形成图案化的金刚石层；将形成的衬底‑氮化镓缓冲层‑介质层‑金刚石层结构倒置；去除所述衬底。综上所示，本申请所提供的金刚石基的氮化镓器件制造方法，通过形成图案化的金刚石层，大幅降低金刚石与氮化镓之间的应力，从而降低大晶圆尺寸金刚石基氮化镓器件的制造难度，有利于大晶圆尺寸金刚石基氮化镓器件的产业化。

Description

金刚石基氮化镓器件制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种金刚石基氮化镓器件制造方法。
背景技术
作为第三代半导体材料的代表，氮化镓(氮化镓)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
现有的基于金刚石的氮化镓射频器件在制造过程中需要在氮化镓材料层上设置载体晶圆，但载体晶圆与氮化镓材料层的结合部能够承受的温度较低，因此限制了其他材料层生长的温度，影响了氮化镓器件的性能。此外，由于金刚石和氮化镓之间存在晶格失配和热失配，随着晶圆尺寸的增大，会形成巨大的晶片弯曲，增加后续工艺的难度。
发明内容
基于此，有必要针对上述问题，提供一种金刚石基氮化镓器件制造方法。
本申请提供一种金刚石基氮化镓器件制造方法，包括：
在衬底上依次生长氮化镓缓冲层和介质层；
在所述介质层上按预设图案选择性的生长金刚石形核层；
所述金刚石形核层生长形成图案化的金刚石层；
将形成的衬底-氮化镓缓冲层-介质层-金刚石层结构倒置；
去除所述衬底。
在一个实施例中，去除所述衬底后，暴露出所述氮化镓缓冲层，在所述暴露出的氮化镓缓冲层上依次生长势垒层和沟道层。
在一个实施例中，在所述沟道层上设置源极、漏极和栅极。
在一个实施例中，去除所述衬底后，暴露出所述氮化镓缓冲层，在所述暴露出的氮化镓缓冲层上依次生长沟道层和势垒层。
在一个实施例中，在所述势垒层上设置源极、漏极和栅极。
在一个实施例中，形成所述金刚石形核层的步骤包括：
在所述介质层上形成掩膜层；
在所述掩膜层上光刻出需要刻蚀的图案部分；
对图案部分进行刻蚀，暴露出部分介质层；
在暴露出的部分介质层上生长金刚石形核层；
去除剩余的掩膜层。
本申请所提供的金刚石基的氮化镓器件制造方法，通过形成图案化的金刚石层，大幅降低金刚石与氮化镓之间的应力，从而降低大晶圆尺寸(50mm及以上尺寸)金刚石基氮化镓器件的制造难度，有利于大晶圆尺寸金刚石基氮化镓器件的产业化。
附图说明
图1-图8为根据本发明的一些实施例的金刚石基氮化镓器件的示意图。
图中标号：
1-衬底；2-氮化镓缓冲层；3-介质层；4-金刚石形核层；5-金刚石层；6-势垒层；7-沟道层；8-源极；9-漏极；10-栅极。
具体实施方式
以下结合附图和具体实施例对本发明提出的金刚石基氮化镓器件制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例中所提供的金刚石基氮化镓器件制造方法请参考图1-图8，所述方法包括：
S1：在衬底1上依次生长氮化镓缓冲层2和介质层3。
其中，所述衬底1材料包括但不限于蓝宝石、碳化硅、硅、氮化镓和氮化铝等材料。为了生长所述氮化镓缓冲层2，可以先用化学试剂如丙酮和甲醇清洗所述衬底1表面，然后利用氮气干燥，再通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法，在气体环境(氢气或者氮气或者氢气氮气混合气体)或者真空将衬底加热到一定温度(可以是100℃-120℃)，氮化镓生长在所述衬底1上，从而形成氮化镓缓冲层2。所述形成氮化镓缓冲层2的具体工艺条件可以根据实际情况选择。
在所述氮化镓缓冲层2形成后，为了帮助后续生长的金刚石层在氮化镓缓冲层2上生长，需要在所述氮化镓缓冲层2上形成一层介质层3，所述介质层3材料包括但不限于为SiN、AlN或者SiO2。介质层3的一个主要作用是防止在金刚石生长中使用的氢离子刻蚀损伤下面的氮化镓层2，而介质层3密度越高，所需的厚度就越小。在现有技术中，由于需要使用载体晶圆与所述氮化镓缓冲层2结合从而固定所述氮化镓缓冲层2，而所述氮化镓缓冲层2与所述载体晶圆的结合部的温度不能超过700℃，因此生长所述介质层3的温度不能超过700℃，这就导致介质层3的密度较低，形成的介质层3厚度超过100nm。而在本实施例中，因为无需使用载体晶圆，所述介质层3的生长温度可以达到700℃-1100℃，从而形成高密度的介质层3，最终使介质层3的厚度能够达到5nm以下，大幅降低介质层3的厚度。介质层3的厚度越低，所述氮化镓缓冲层2与所述后续形成的金刚石层之间的界面热阻就越低，更有利于大功率器件的散热。形成后的介质层3、氮化镓缓冲层2和衬底1的结构如图1所示。
S2：在所述介质层3上按预设图案选择性的生长金刚石形核层4。
其中，在所述介质层3上，可以先生长掩膜层，然后在所述掩膜层上按预先设定好的图案光刻出图案部分，之后对图案部分进行刻蚀，使相应位置的介质层3暴露出来，再在暴露出的介质层3上生长金刚石形核层4，所述金刚石形核层4生长完成之后，去除剩余的掩膜层，形成如图2所示的结构。具体的，所述掩膜层可以为光刻胶。所述刻蚀可以为干法刻蚀或者为湿法刻蚀。可以采用金刚石微粉研磨图案化的介质层，或者金刚石粉悬浊液预处理的方法生长所述金刚石形核层4，所述金刚石形核层4可以是不同的形状和大小，形成所述金刚石形核层4的工艺条件需要根据所述金刚石形核层的形状和大小选择。
S3：所述金刚石形核层4生长形成图案化的金刚石层5。
由于在前一步骤中选择性的形成了金刚石形核层4，因此可以控制金刚石的生长条件(包括但不限于甲烷浓度，生长压力)，使金刚石层5只会生长在金刚石形核层4上，从而使金刚石形核层4变为图案化的金刚石层5，形成如图3所示的结构。可以通过CVD(化学气相沉积)生长的方式形成所述金刚石层5，所述CVD生长的具体工艺与所述金刚石的厚度相关。所述金刚石层5的厚度为25um-100um。相比于完整的金刚石层，图案化的金刚石层5可以大幅减小在大尺寸晶圆上，由金刚石和氮化镓之间的热失配和晶格失配产生的应力，减小晶圆弯曲的风险。
图4示出了一种金刚石层的图案，本实施例中，所述金刚石层5由阴影部分图形组成，方框内表示没有金刚石层覆盖的区域。所述金刚石层5可以仅覆盖氮化镓微波集成电路中器件发热较大的部分(高功率放大器和\或其它发热量大的器件所在的位置)，能够起到较好的散热效果。在其他实施例中，所述金刚石层5可以由其它图形组成。可以理解的是，所述金刚石层5图案的形状和大小可以根据实际情况选择。需要说明的是，图4中仅示意性的表示出了金刚石层覆盖的区域,实际生产中，金刚石层覆盖的区域的图案会更复杂，可以理解的是，这不会妨碍本领用户技术人员对方案的理解。
S4：将形成的衬底1-氮化镓缓冲层2-介质层3-金刚石层5结构倒置。
前面的步骤中形成了衬底1-氮化镓缓冲层2-介质层3-金刚石层5的晶体结构，可以通过机械手将所述衬底1-氮化镓缓冲层2-介质层3-金刚石层5的结构翻转，使晶体结构倒置，即原先从下到上依次为衬底1、氮化镓缓冲层2、介质层3和金刚石层5的结构变为从下到上依次为金刚石层5、介质层3、氮化镓缓冲层2和衬底1的结构，形成如图5所示的结构。
所述氮化镓缓冲层2可以为氮面极性或者镓面极性氮化镓缓冲层。若倒置之前的氮化镓缓冲层2为氮面极性，则倒置之后变为镓面极性；若倒置之前的氮化镓缓冲层2为镓面极性，则倒置之后变为氮面极性。
S5：去除所述衬底1。
通过激光剥离、衬底抛光、干法刻蚀或者湿法刻蚀中任一种或者多种方法的叠加去除所述衬底1，暴露出所述氮化镓缓冲层2，形成如图6所示的结构，具体采用何种方法可以根据实际的衬底材料选择。
所述氮化镓缓冲层2暴露之后，根据所述氮化镓缓冲层2的极性选择生长何种材料。如果是氮面极性的氮化镓缓冲层2，则在所述氮化镓缓冲层2上依次生长势垒层6和沟道层7。所述氮化镓缓冲层2与所述势垒层6相接触的表面为氮面极性。然后在所述沟道层7上分别形成源极8、漏极9和栅极10，其中所述栅极10位于所述源极8和漏极9之间。最终形成图7所示的氮面极性的氮化镓器件。
如果是镓面极性的氮化镓缓冲层2，则在所述氮化镓缓冲层2上依次生长沟道层7和势垒层6。所述氮化镓缓冲层2与所述沟道层7相接触的表面为镓面极性。然后在势垒层6上分别形成源极8、漏极9和栅极10，其中所述栅极10位于所述源极8和漏极9之间。最终形成图8所示的镓面极性的氮化镓器件。
所述势垒层6材料包括但不限于AlGaN或者InAlN，所述势垒层6的厚度为3nm-100nm。所述势垒层6可以通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法生长形成。
所述沟道层7材料包括但不限于GaN或者InGaN。所述沟道层7与所述势垒层6相接触的表面存在有二维电子气(图7与图8中虚线所示)，所述二维电子气具有高电子密度和高电子迁移率。所述沟道层7可以通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法生长形成。
所述源极8和漏极9可以为钛、铝、镍、金中任意多种组成的合金；所述栅极10可以为镍/金或者铂/金构成的金属叠层。形成所述源极8、漏极9和栅极10的工艺为现有技术，此处不再进行阐述。
综上所述，本申请所提供的金刚石基的氮化镓器件制造方法，通过形成图案化的金刚石层，大幅降低金刚石与氮化镓之间的应力，从而降低大晶圆尺寸(50mm及以上尺寸)金刚石基氮化镓器件的制造难度，有利于大晶圆尺寸金刚石基氮化镓器件的产业化。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种金刚石基氮化镓器件制造方法，其特征在于，包括：
在衬底上依次生长氮化镓缓冲层和介质层；
在所述介质层上按预设图案选择性的生长金刚石形核层；
所述金刚石形核层生长形成图案化的金刚石层；
将形成的衬底-氮化镓缓冲层-介质层-金刚石层结构倒置；
去除所述衬底。
2.根据权利要求1所述金刚石基氮化镓器件制造方法，其特征在于，去除所述衬底后，暴露出所述氮化镓缓冲层，在所述暴露出的氮化镓缓冲层上依次生长势垒层和沟道层。
3.根据权利要求2所述金刚石基氮化镓器件制造方法，其特征在于，在所述沟道层上设置源极、漏极和栅极。
4.根据权利要求1所述金刚石基氮化镓器件制造方法，其特征在于，去除所述衬底后，暴露出所述氮化镓缓冲层，在所述暴露出的氮化镓缓冲层上依次生长沟道层和势垒层。
5.根据权利要求4所述金刚石基氮化镓器件制造方法，其特征在于，在所述势垒层上设置源极、漏极和栅极。
6.根据权利要求1所述金刚石基氮化镓器件制造方法，其特征在于，形成所述金刚石形核层的步骤包括：
在所述介质层上形成掩膜层；
在所述掩膜层上光刻出需要刻蚀的图案部分；
对图案部分进行刻蚀，暴露出部分介质层；
在暴露出的部分介质层上生长金刚石形核层；
去除剩余的掩膜层。
7.根据权利要求1所述的金刚石基氮化镓器件制造方法，其特征在于，所述生长所述介质层的温度为700℃-1100℃。
CN201810651735.9A 2018-06-26 2018-06-26 金刚石基氮化镓器件制造方法 Active CN108847392B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810651735.9A CN108847392B (zh) 2018-06-26 2018-06-26 金刚石基氮化镓器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810651735.9A CN108847392B (zh) 2018-06-26 2018-06-26 金刚石基氮化镓器件制造方法

Publications (2)

Publication Number Publication Date
CN108847392A true CN108847392A (zh) 2018-11-20
CN108847392B CN108847392B (zh) 2019-12-03

Family

ID=64202297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810651735.9A Active CN108847392B (zh) 2018-06-26 2018-06-26 金刚石基氮化镓器件制造方法

Country Status (1)

Country Link
CN (1) CN108847392B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164766A (zh) * 2019-04-23 2019-08-23 西安电子科技大学 一种基于金刚石衬底的氮化镓器件及其制备方法
CN113571410A (zh) * 2021-07-19 2021-10-29 太原理工大学 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
CN114551239A (zh) * 2022-02-14 2022-05-27 西安电子科技大学芜湖研究院 一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057745A2 (en) * 2004-11-22 2006-06-01 Motorola, Inc. Direct imprinting of etch barriers using step and flash imprint lithography
WO2006113539A2 (en) * 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US20090078943A1 (en) * 2007-09-20 2009-03-26 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and manufacturing method thereof
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US20100155900A1 (en) * 2008-12-22 2010-06-24 Ralph Korenstein Fabricating a gallium nitride device with a diamond layer
TW201530608A (zh) * 2013-08-22 2015-08-01 Northrop Grumman Systems Corp 選擇性沈積鑽石於散熱導孔中的技術
US20170133239A1 (en) * 2015-11-11 2017-05-11 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same
CN106783998A (zh) * 2016-12-16 2017-05-31 中国电子科技集团公司第五十五研究所 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法
CN107636800A (zh) * 2015-05-14 2018-01-26 Rfhic公司 制造钻石半导体复合基板的方法
CN207134352U (zh) * 2017-05-31 2018-03-23 母凤文 氮化镓器件结构
KR20180062924A (ko) * 2016-11-30 2018-06-11 한국전자통신연구원 반도체 소자의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057745A2 (en) * 2004-11-22 2006-06-01 Motorola, Inc. Direct imprinting of etch barriers using step and flash imprint lithography
WO2006113539A2 (en) * 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US20090078943A1 (en) * 2007-09-20 2009-03-26 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and manufacturing method thereof
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US20100155900A1 (en) * 2008-12-22 2010-06-24 Ralph Korenstein Fabricating a gallium nitride device with a diamond layer
US20110241018A1 (en) * 2008-12-22 2011-10-06 Raytheon Company Fabricating a gallium nitride device with a diamond layer
TW201530608A (zh) * 2013-08-22 2015-08-01 Northrop Grumman Systems Corp 選擇性沈積鑽石於散熱導孔中的技術
CN107636800A (zh) * 2015-05-14 2018-01-26 Rfhic公司 制造钻石半导体复合基板的方法
US20170133239A1 (en) * 2015-11-11 2017-05-11 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same
KR20180062924A (ko) * 2016-11-30 2018-06-11 한국전자통신연구원 반도체 소자의 제조 방법
CN106783998A (zh) * 2016-12-16 2017-05-31 中国电子科技集团公司第五十五研究所 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法
CN207134352U (zh) * 2017-05-31 2018-03-23 母凤文 氮化镓器件结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164766A (zh) * 2019-04-23 2019-08-23 西安电子科技大学 一种基于金刚石衬底的氮化镓器件及其制备方法
CN113571410A (zh) * 2021-07-19 2021-10-29 太原理工大学 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
CN113571410B (zh) * 2021-07-19 2024-02-02 太原理工大学 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
CN114551239A (zh) * 2022-02-14 2022-05-27 西安电子科技大学芜湖研究院 一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法
CN114551239B (zh) * 2022-02-14 2024-03-29 西安电子科技大学芜湖研究院 一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法

Also Published As

Publication number Publication date
CN108847392B (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN108598036B (zh) 金刚石基氮化镓器件制造方法
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
JP5520432B2 (ja) 半導体トランジスタの製造方法
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
JP2004140317A (ja) 積層体の製造方法及び半導体装置の製造方法
CN111223929A (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
US20190051538A1 (en) Semiconductor device and method for producing semiconductor device
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN109461656A (zh) 半导体器件制造方法
CN112466942B (zh) 具有插指型金刚石散热层的GaN HEMT及制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN112885723A (zh) 一种GaN器件及其生成方法、SiC衬底的剥离方法及其剥离装置
CN113745107B (zh) 一种GaN器件的制作方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 215000 west side of b0-1f, Zhongyuan industrial building, No. 259, Changyang street, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou City, Jiangsu Province

Patentee after: Suzhou Han Hua Semiconductor Co.,Ltd.

Address before: Room 303, building 11, Northwest District, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Patentee before: Suzhou Han Hua Semiconductor Co.,Ltd.