CN113707664B - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN113707664B
CN113707664B CN202110986441.3A CN202110986441A CN113707664B CN 113707664 B CN113707664 B CN 113707664B CN 202110986441 A CN202110986441 A CN 202110986441A CN 113707664 B CN113707664 B CN 113707664B
Authority
CN
China
Prior art keywords
layer
substrate
region
channel
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110986441.3A
Other languages
English (en)
Other versions
CN113707664A (zh
Inventor
张坤
周文犀
王迪
薛磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110986441.3A priority Critical patent/CN113707664B/zh
Publication of CN113707664A publication Critical patent/CN113707664A/zh
Application granted granted Critical
Publication of CN113707664B publication Critical patent/CN113707664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供三维存储器及制备方法。制备方法包括：在衬底上限定的第一区域内形成外围高压电路，采用第一填充层覆盖第一区域；在衬底除第一区域之外的部分上形成叠层结构，叠层结构包括交替叠置的栅极牺牲层和绝缘层；保留叠层结构位于边界区的一部分以形成隔离结构，边界区与第一区域相邻；去除叠层结构除位于界区之外的部分的栅极牺牲层以形成牺牲间隙，并在牺牲间隙内填充导电材料以形成存储器的栅极层。通过上述方法，将外围高压电路与存储阵列形成在同一衬底的同一平面上，并在两者之间设置隔离结构，可相对减小外围芯片的尺寸，提高存储密度和可集成性，并避免存储阵列制备过程中产生或使用到的等离子体等扩散到外围高压电路中。

Description

三维存储器及其制备方法
技术领域
本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。
背景技术
三维存储器包括存储阵列和用于控制信号进出存储阵列的外围电路。外围电路可包括高压电路、低压电路以及超低压电路等。
在传统的三维存储器制备工艺中，外围芯片的尺寸会因为其上的高压电路的尺寸而无法进一步缩小。因而，不利于提高三维存储器的存储密度和可集成性。
具体地，以外围高压电路中的高电压NMOS器件为例，由于在单元编程操作期间，传输晶体管需要在29V的栅极电压处传输源极区或漏极区的25V的高电压，因此字线解码传输晶体管电路中相邻的高电压NMOS器件之间的电压差大约是25V。在传统的三维存储器制备工艺中，通常在高电压NMOS器件之间字线方向上形成p型场注入物以抑制穿通，同时在高电压NMOS器件之间位线方向上形成p+抽头以抑制闩锁效应。然而，这会使高电压NMOS器件之间的间距不能继续缩小，从而导致外围电路芯片不能进一步缩小尺寸。
发明内容
本申请提供了一种可至少部分解决相关技术中存在的上述问题的三维存储器及其制备方法。
本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域；在所述衬底的、除所述第一区域之外的部分上形成叠层结构，其中所述叠层结构包括交替叠置的栅极牺牲层和绝缘层；保留所述叠层结构位于边界区的一部分以形成隔离结构，其中所述边界区与所述第一区域相邻；去除所述叠层结构的、除位于边界区之外部分的栅极牺牲层以形成牺牲间隙，并在所述牺牲间隙内填充导电材料以形成所述存储器的栅极层。
在本申请一个实施方式中，形成所述衬底包括：将第一衬底的表面与绝缘体上硅中单晶硅层的表面结合；以及去除所述绝缘体上硅的基体，以形成包括所述单晶硅层和所述第一衬底的所述衬底。
在本申请一个实施方式中，保留所述叠层结构位于边界区的一部分以形成隔离结构，其中所述边界区与所述第一区域相邻包括：在所述边界区去除部分所述叠层结构，以使所述叠层结构位于所述边界区的部分的表面与所述第一填充层的表面齐平；继续在所述边界区去除部分所述叠层结构，至暴露出最靠近所述衬底的所述绝缘层，以使所述叠层结构在第一方向分割成两个部分，其中所述叠层结构的第一部分靠近所述第一填充层；在所述叠层结构的第二部分中形成台阶结构；以及形成第二填充层以覆盖所述第一部分和暴露的所述绝缘层，从而形成隔离结构。
在本申请一个实施方式中，在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域包括：在所述第一区域中形成所述外围高压电路的浅沟槽隔离结构，其中所述浅沟槽隔离结构贯穿所述单晶硅层并延伸至所述第一衬底中；在所述浅沟槽隔离结构之间的区域中形成所述外围高压电路的栅极结构；在所述单晶硅层的、位于所述栅极结构的两侧的部分中分别形成源区、漏区和偏置区；以及采用所述第一填充层覆盖所述第一区域。
在本申请一个实施方式中，其中所述叠层结构中形成有沟道结构、栅极间隙结构和台阶结构，通过形成所述沟道结构、所述栅极间隙结构和所述台阶结构过程中所产生的热量对位于所述源区、所述漏区和所述偏置区内的导电杂质进行退火。
在本申请一个实施方式中，在形成所述栅极层之后，所述方法还包括：在所述叠层结构远离所述衬底的一侧连接外围电路芯片，其中，所述外围电路芯片包括外围低压电路和外围超低压电路。
在本申请一个实施方式中，其中所述第一衬底包括邻近所述单晶硅层一侧的阻隔层，所述阻隔层包括正对所述外围高压电路的第一阻隔层，所述方法还包括：在所述叠层结构远离所述第一填充层的部分中形成沟道结构，所述沟道结构贯穿所述叠层结构和所述单晶硅层，并延伸至所述第一衬底中；去除所述第一衬底中除所述第一阻隔层之外的部分，并去除延伸至所述第一衬底中的部分所述沟道结构，以暴露所述单晶硅层和所述沟道结构中的沟道层；以及形成导电层以覆盖暴露的所述单晶硅层的表面和暴露的所述沟道层。
在本申请一个实施方式中，在暴露的所述单晶硅层的表面形成延伸穿过暴露的所述沟道层的导电层包括：在所述第一阻隔层的表面和所述单晶硅层的表面上形成延伸穿过暴露的所述沟道层的初始导电层；去除所述初始导电层中正对所述第一阻隔层的部分至暴露出所述第一阻隔层以形成开口；以及采用填充介质层填充所述开口，其中所述初始导电层中剩余的部分形成所述导电层。
在本申请一个实施方式中，其中所述第一衬底包括依次形成的基底和衬底牺牲叠层，所述衬底牺牲叠层包括第一衬底叠层和第二衬底叠层，且所述第一衬底叠层与所述外围高压电路和所述边界区正对，所述方法还包括：在所述叠层结构远离所述第一填充层的部分中形成沟道结构，所述沟道结构贯穿所述叠层结构和所述单晶硅层，并延伸至所述第一衬底中，所述沟道结构包括沟道孔和依次形成在沟道孔上的功能层和沟道层；去除所述基底，并去除所述第二衬底叠层以暴露所述单晶硅层和所述功能层；去除暴露的所述功能层以暴露与其对应的沟道层；以及在暴露的所述单晶硅层的表面形成分别与所述第一衬底叠层和暴露的所述沟道层接触的导电层。
在本申请一个实施方式中，在暴露的所述单晶硅层的表面形成分别与暴露的所述沟道层和所述第一衬底叠层接触的导电层包括：在暴露的所述单晶硅层的表面和所述第一衬底叠层的表面上形成初始导电层，其中所述初始导电层与暴露的所述沟道层接触；去除所述初始导电层中位于所述第一衬底叠层的表面上的部分；以及使所述第一衬底叠层的表面与剩余的所述初始导电层的表面齐平，以形成所述导电层。
在本申请一个实施方式中，在形成所述导电层之前，所述方法还包括：对暴露的所述沟道层进行高掺杂。
在本申请一个实施方式中，在所述衬底的、除所述第一区域之外的部分上形成叠层结构包括：在所述衬底的、除所述第一区域之外的部分以及所述第一填充层上形成初始叠层结构；对所述初始叠层结构的远离所述衬底的表面进行平坦化处理；以及去除平坦后的所述初始叠层结构中位于所述第一填充层上的部分以形成所述叠层结构。
本申请另一方面提供了一种三维存储器，所述存储器包括：衬底；外围高压电路，设置于所述衬底的第一区域内，并覆盖有第一填充层；叠层结构，设置于所述衬底的第二区域内，并包括交替叠置的栅极层和绝缘层，其中，在所述第二区域邻近所述第一区域的边界区内设置有隔离结构，所述隔离结构包括第一部分，所述第一部分包括交替叠置的栅极牺牲层和绝缘层。
在本申请一个实施方式中，所述第一部分的表面与所述第一填充层的表面齐平。
在本申请一个实施方式中，所述叠层结构的绝缘层与所述隔离结构的绝缘层采用同一工艺同时形成。
在本申请一个实施方式中，所述衬底包括单晶硅层；以及所述外围高压电路直接设置于所述单晶硅层上，并包括贯穿所述单晶硅层的浅沟槽隔离结构，设置于所述浅沟槽隔离结构之间的区域中的栅极结构，以及设置于所述单晶硅层中、并位于所述栅极结构的两侧的部分中的源区、漏区和偏置区。
在本申请一个实施方式中，所述隔离结构还包括位于所述第一部分一侧的第一绝缘层，以及覆盖所述第一绝缘层和所述第一部分的第二填充层，其中所述第一绝缘层设置于所述衬底上，并与所述第一部分中最靠近所述衬底的绝缘层齐平。
在本申请一个实施方式中，所述存储器还包括设置于所述叠层结构远离所述衬底的一侧的外围电路芯片，其中，所述外围电路芯片包括外围低压电路和外围超低压电路。
在本申请一个实施方式中，其中所述存储器还包括导电层以及贯穿所述叠层结构并与所述导电层接触的沟道结构，所述沟道结构包括沟道孔和依次形成于所述沟道孔内壁的功能层和沟道层，其中，所述沟道层的、延伸至所述导电层内以及临近所述导电层的部分通过二次掺杂工艺而使得其掺杂浓度大于所述沟道层的其他部分的掺杂浓度。
在本申请一个实施方式中，所述导电层分别与所述沟道层以及所述衬底的一部分接触，其中所述衬底的所述一部分为所述衬底中正对所述外围高压电路和所述边界区的部分。
在本申请一个实施方式中，所述衬底的所述一部分包括半导体层。
在本申请一个实施方式中，所述导电层分别与所述沟道层以及所述衬底的一部分接触，其中所述衬底的所述一部分为所述衬底中正对所述外围高压电路的部分。
在本申请一个实施方式中，所述衬底的所述一部分包括绝缘介质层。
根据本申请一个实施方式提供的三维存储器及其制备方法，通过将外围高压电路与三维存储阵列形成在同一衬底的同一平面上，可相对减小外围芯片的整体尺寸，提高三维存储器的存储密度和可集成性。进一步地，通过在外围高压电路与三维存储阵列之间形成隔离结构，可避免三维存储阵列制备过程中产生或使用到的、诸如氢或其他等离子体等扩散到外围高压电路中，进而提高了三维存储器的可靠性。
此外，根据本申请的至少一个实施方式，本申请提供的三维存储器及其制备方法，采用绝缘体上硅中超薄的单晶硅层作为外围高压电路的衬底，以改善诸如高压MOS晶体管等外围高压电路的闩锁效应、短沟道效应以及抗辐射能力。进一步地，在采用绝缘体上硅制备的、诸如MOS晶体管等器件结构中，通过在衬底正面设置高掺杂的偏置区，可将其背栅极引出并极化，因而能够有效地去除寄生晶体管，提高外围高压电路的整体性能。
进一步地，根据本申请的至少一个实施方式，本申请提供的三维存储器及其制备方法，通过形成三维存储阵列的沟道结构、栅极间隙结构和台阶结构过程中所产生的热量对位于同一衬底的外围高压电路中的源区、漏区和偏置区内的导电杂质进行退火，可提高存储器件制备过程中热处理以及热加工的热利用率。
此外，根据本申请的至少一个实施方式，本申请提供的三维存储器及其制备方法，外围高压电路还包括与三维存储阵列的导电层接触的电气隔离结构(例如，外围高压电路的衬底中的半导体层或者绝缘介质层)，以提高外围高压电路的电气可靠性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
图1是根据本申请一个实施方式的三维存储器的制备方法流程图；
图2至图20分别是根据本申请一个实施方式的制备方法的工艺示意图；
图21至图26分别是根据本申请另一实施方式的制备方法的工艺示意图；
图27根据本申请一个实施方式制备方法的三维存储器的剖面示意图；以及
图28根据本申请另一实施方式制备方法的三维存储器的剖面示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区域分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一部分也可被称作第二部分，第一沟道结构也可称为第二结构，反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
此外，在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
图1是根据本申请一个实施方式的三维存储器的制备方法1000的流程图。如图1所示，本申请提供一种三维存储器的制备方法1000包括：
S1，在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖第一区域。
S2，在衬底的、除第一区域之外的部分上形成叠层结构，其中叠层结构包括交替叠置的栅极牺牲层和绝缘层。
S3，保留叠层结构位于边界区的一部分以形成隔离结构，其中边界区与第一区域相邻。
S4，去除叠层结构的、除位于边界区之外的部分的栅极牺牲层以形成牺牲间隙，并在牺牲间隙内填充导电材料以形成存储器的栅极层。
下面将结合图2至图26详细说明上述制备方法1000的各个步骤的具体工艺。
步骤S1
图2根据本申请一个实施方式制备方法的、形成第一衬底101后所形成的结构的剖面示意图。图3根据本申请一个实施方式制备方法的、第一衬底101与绝缘体上硅102’结合后所形成的结构的剖面示意图。图4根据本申请一个实施方式制备方法的、形成初始衬底100后所形成的结构的剖面示意图。图5根据本申请一个实施方式制备方法的、形成外围高压电路700的浅沟槽隔离结构701后所形成的结构的剖面示意图。图6根据本申请一个实施方式制备方法的、形成外围高压电路700后所形成的结构的剖面示意图。图7根据本申请一个实施方式制备方法的、形成覆盖第一区域01的第一填充层710后所形成的结构的剖面示意图。
如图2至图7所示，步骤S1在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖第一区域可例如包括：制备初始衬底100；在初始衬底100上限定的第一区域01内形成外围高压电路700；以及采用第一填充层710覆盖第一区域01。
具体地，在本申请的一个实施方式中，初始衬底100的制备材料可选择任何适合的半导体材料，例如可为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或砷化镓等Ⅲ-Ⅴ族化合物。
在本申请的一个实施方式中，用于支撑在其上的器件结构的初始衬底100可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺，依次设置多个由不同材料制备的层而形成。
在本申请的一个实施方式中，初始衬底100可以是复合结构，例如包括第一衬底101以及外围高压电路的衬底102。然而，本领域的技术人员应理解，在未背离本申请要求保护的技术方案的情况下，可改变初始衬底100的结构和形成工艺，来获得本说明书中描述的各个结果和优点。
具体地，如图2所示，第一衬底101可包括基底(未示出)，以及形成在基底表面的衬底牺牲叠层110。作为一种选择，衬底牺牲叠层110可包括氧化硅层、氮化硅层和氮氧化硅层中的任意一个或多个。此外，衬底牺牲叠层110还可包括高介电常数介质层，作为另一种选择，衬底牺牲叠层110可包括依次设置的第二阻隔层113、牺牲层112和第一阻隔层111，其中第一阻隔层111和第二阻隔层113可以例如是氧化硅层，牺牲层112可以例如是多晶硅层。进一步地，衬底牺牲叠层110可包括电介质材料、半导体材料和导电材料中的任意一个或多个。
此外，第一阻隔层111可设置在第一衬底101的最外侧，并可包括单层、多层或合适的复合层。作为一种选择，在第一阻隔层111为复合层时，可包括电介质材料、半导体材料和导电材料中的任意一个或多个。
如图3所示，可选择例如绝缘体上硅SOI中的单晶硅层作为外围高压电路的衬底102。绝缘体上硅SOI包括基体和单晶硅层，其中基体可包括相对厚的体型衬底层(例如，硅衬底层)和相对薄的绝缘二氧化硅中间层。基体主要用于提供机械支撑。单晶硅层的厚度相对于基体非常薄，设置于基体的上方，可在单晶硅层形成蚀刻电路。采用绝缘体上硅中超薄的单晶硅层作为外围高压电路的衬底102，可改善诸如高压MOS晶体管等外围高压电路的闩锁效应、短沟道效应以及抗辐射能力。
进一步地，结合图3和图4，可采用例如键合工艺使绝缘体上硅102’中单晶硅层102的表面与第一衬底101的表面结合。在形成例如键合连接后，可采用任何合适的、例如刻蚀工艺(包括干法刻蚀工艺和湿法刻蚀工艺中的任意一种或组合)去除绝缘体上硅102’的基体部分，以得到完全独立的单晶硅层102，从而形成初始衬底100。
三维存储器可包括存储阵列和外围电路。三维存储器的阵列结构与外围电路的结构不同，必须分开制造。外围电路可包括高压电路、低压电路以及超低压电路等。
因而，在传统的三维存储器制备工艺中，可将存储阵列布置在阵列芯片上，将外围电路布置在不同的芯片(例如，使用互补金属氧化物半导体(CMOS)技术实现，且被称为CMOS芯片或外围芯片)上。阵列芯片和外围芯片可通过例如键合等工艺电耦接在一起。然而，外围芯片的尺寸往往会因为其上的高压电路的尺寸而无法进一步缩小，这大大降低了三维存储器的存储密度和可集成性。
根据本申请至少一个实施方式提供的三维存储器的制备方法，可将外围高压电路与存储阵列形成在同一衬底的同一平面上，并将外围低压电路和外围超低压电路设置在另一芯片(外围芯片)上，从而相对减小外围芯片的整体尺寸，提高三维存储器的存储密度和可集成性。
具体地，如图5所示，初始衬底100可包括用于形成外围高压电路的第一区域01，以及用于形成三维存储阵列的第二区域02，第二区域02具体可包括核心区和台阶区。在后续工艺中，可在核心区形成三维存储器的沟道结构、栅极间隙结构等，在台阶区形成虚拟沟道、字线接触等。核心区和台阶区在第一方向(X方向)相邻，并且第一区域01在第一方向邻近第二区域02的台阶区。
此外，上述外围电路可包括页缓冲器、解码器(例如，行解码器和列解码器)、驱动器、电荷泵、电流或电压参考，或电路中所需的任何有源或无源部件(例如，晶体管、二极管、电阻器或电容器)中的一个或多个。在一些实施方式中，外围电路可通过CMOS技术形成，但不限于此，本申请在此不作赘述。
如图5至图6所示，在本申请的一个实施方式中，初始衬底100具有相对的第一侧和第二侧。在形成初始衬底100之后，可在初始衬底100的第一区域01内形成外围高压电路700。
具体地，外围高压电路700的制备工艺可采用现有的常规工艺，根据实际需要进行制备。可在第一区域01中形成外围高压电路700的浅沟槽隔离结构701，其中浅沟槽隔离结构701贯穿单晶硅层102并延伸至第一衬底101中。浅沟槽隔离结构701可对外围高压电路中邻近的器件之间进行有效隔离。之后，可在浅沟槽隔离结构701之间的区域中形成外围高压电路700的栅极结构702，栅极结构702包括形成在单晶硅层102中的栅介质层(未示出)；在单晶硅层102的、位于栅极结构702的两侧的部分中分别形成源区703、漏区704和偏置区705。
随着外围高压电路中诸如MOS晶体管等器件尺寸的减小，其源极区域、漏极区域、沟道区域以及栅极结构的尺寸也减小。因而需要提供极浅的源极或漏极结，以避免注入的掺杂剂横向扩散进入沟道中，导致漏电流或较差的击穿性能。在绝缘体上硅SOI上形成的外围高压电路可具有高速的浅结，因而可降低寄生结电容，改善诸如高压MOS晶体管等外围高压电路的闩锁效应、短沟道效应以及抗辐射能力。
进一步地，在采用绝缘体上硅制备的、诸如MOS晶体管等器件结构中，通过在衬底正面设置高掺杂的偏置区705，可将其背栅极引出并极化，因而能够有效地去除寄生晶体管，提高外围高压电路的整体性能。
如图7所示，在形成外围高压电路700后，可采用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺制备第一填充层710以覆盖第一区域01，具体地，可通过上述工艺先形成覆盖初始衬底100的表面的初始第一填充层，再通过去除初始第一填充层中除第一区域01之外的部分形成第一填充层710。第一填充层710全面覆盖第一区域01可避免三维存储器件的制造过程中引入的等离子体气体扩散进入外围高压电路，从而提高产品的可靠性。进一步地，可对第一填充层710的表面进行平坦化处理。可选地，第一填充层710可为氧化物、氮化物或氮氧化物等绝缘介质层。此外，第一填充层710还可为复合结构，以更好地将外围高压电路隔离。
步骤S2
图8根据本申请一个实施方式制备方法的、形成初始叠层结构200’后所形成的结构的剖面示意图。图9根据本申请一个实施方式制备方法的、对初始叠层结构200’执行平坦化处理后所形成的结构的剖面示意图。图10根据本申请一个实施方式制备方法的、形成叠层结构200后所形成的结构的剖面示意图。
如图8至图10所示，步骤S2在衬底的、除第一区域之外的部分上形成叠层结构，其中叠层结构包括交替叠置的栅极牺牲层和绝缘层可例如包括：在第一填充层710的表面和初始衬底100的第二区域02的表面上形成初始叠层结构200’；对初始叠层结构200’执行平坦化处理；以及去除初始衬底100位于第一区域01的部分，以形成叠层结构200。
具体地，在本申请的一个实施方式中，如图8所示，在形成第一填充层710后，可在第一填充层710的表面(顶面及侧面)以及初始衬底100的第二区域02(初始衬底100的、除第一区域01之外的部分)的表面上形成初始叠层结构200’。可采用一个或多个薄膜沉积工艺在上述表面形成初始叠层结构200’，薄膜沉积工艺可包括但不限于CVD、PVD、ALD或其任何组合，本申请对此不作限定。
初始叠层结构200’可包括多对彼此交替地堆叠的绝缘层210和栅极牺牲层220。例如，初始叠层结构200’可包括64对、128对或多于128对的绝缘层210和栅极牺牲层220。在一些实施方式中，绝缘层210和栅极牺牲层220可分别包括第一电介质材料和与第一电介质材料不同的第二电介质材料。用于形成绝缘层210和栅极牺牲层220的示例性材料可分别包括氧化硅和氮化硅。氧化硅层可用作隔离堆叠层，而氮化硅层可以用作牺牲堆叠层。随后可刻蚀掉牺牲堆叠层，并用包括导电材料的导体层替换牺牲堆叠层。
上文中对单个叠层结构的制备方法进行了说明。事实上，随着三维存储器存储量需求的不断增加，存储叠层逐渐增大。为突破传统工艺极限的限制，也可采用双堆叠技术或多堆叠技术形成通过在初始叠层结构200’的厚度的方向上依次堆叠的多个子叠层结构形成初始叠层结构200’，其中，每个子叠层结构可包括多个交替层叠设置的绝缘层和栅极牺牲层。每个子叠层结构的层数可相同，也可不同。由于在上文中描述的单个叠层结构的制备工艺涉及的内容和结构可完全或部分地适用于在这里描述的包括多个子叠层结构形成的叠层结构，因此与其相关或相似的内容不再赘述。然而本领域技术人员可以理解的是，可以在多叠层结构或单叠层结构的基础上进行后续制备工艺。
结合图8和图9，对初始叠层结构200’的、远离初始衬底100的表面执行诸如研磨速率较低的化学机械抛光工艺(Buffer CMP)等，以实现平坦化处理，从而形成平坦的表面201’。通过平坦化处理，能够更容易地使初始叠层结构200’中在不同表面形成的部分的高度保持一致，例如使在第一填充层710的表面形成的部分与在第二区域02的表面上形成的部分的高度保持一致，从而有利于后续通过平整的表面201’进行诸如刻蚀等工艺，以形成叠层结构200。
如图10所示，叠层结构200可通过诸如干法刻蚀工艺或干法和湿法刻蚀工艺的组合，或者也可执行其他合适的制造工艺，去除平坦后的初始叠层结构200’中位于第一填充层710上的部分形成。进一步地，在去除初始叠层结构200’中位于第一填充层710上的部分的同时，可去除与第一填充层710邻近的部分，以形成如图所示的叠层结构200。换言之，可执行诸如刻蚀工艺去除初始叠层结构200’中位于第一区域01的部分，以及第二区域02中邻近第一区域01的部分。
步骤S3
由于在后续形成三维存储器的存储阵列等结构的过程中，不可避免会采用多个热处理和热加工工艺，并会产生或使用到诸如氢或其他等离子体，因而为防止上述等离子体扩散到同一衬底的外围高压电路中，需在外围高压电路与三维存储阵列之间设置隔离结构。
进一步地，还可改变隔离结构在第一方向(字线方向)的尺寸或者在垂直于初始衬底100的方向的高度，以使上述热处理和热加工所产生的热量能够均匀传输至同一衬底的外围高压电路中，并可对外围高压电路中的源区、漏区和偏置区内的导电杂质进行退火。
图11根据本申请一个实施方式制备方法的、形成隔离结构后所形成的结构的剖面示意图。
如图11所示，隔离结构可设置在初始衬底100的边界区0211。初始衬底100可包括用于形成外围高压电路的第一区域01，以及用于在后续步骤中形成三维存储阵列的第二区域02，第二区域02具体可包括核心区022和台阶区021。在后续工艺中，可在核心区022形成三维存储器的沟道结构、栅极间隙结构等，在台阶区021形成虚拟沟道、字线接触等。核心区022和台阶区021在第一方向(X方向)相邻，并且第一区域01在第一方向邻近第二区域02的台阶区021。边界区0211位于台阶区021中，并邻近第一区域01。
具体地，在本申请的一个实施方式中，可通过诸如干法刻蚀工艺或干法和湿法刻蚀工艺的组合，或者也可执行其他制造工艺，例如包括光刻、清洁和化学机械抛光的图案化工艺等，去除叠层结构200位于边界区0211的一部分，以使叠层结构200位于边界区0211的部分的表面与第一填充层710的表面齐平。作为一种选择，此步骤可与形成叠层结构200的步骤同时执行。
之后，可继续通过上述工艺，去除叠层结构200位于边界区0211的一部分，直至暴露出最靠近初始衬底100的绝缘层210，以使叠层结构200(如图10所示)在第一方向(X方向)分割成两个部分，第一部分201和第二部分202。叠层结构200的第一部分201靠近第一填充层710，叠层结构200的第二部分202远离第一填充层710，并可在其中形成诸如台阶结构、沟道结构等。叠层结构200的第一部分201以及暴露的绝缘层210共同构成位于外围高压电路与三维存储阵列之间隔离结构。
进一步地，可采用一个或多个薄膜沉积工艺形成第二填充层覆盖第一部分201和暴露的绝缘层210，薄膜沉积工艺可包括但不限于CVD、PVD、ALD或其任何组合。第二填充层可为氧化物、氮化物以及氮氧化物等电介质材料，本申请对此不作限定。
步骤S4
图12根据本申请一个实施方式制备方法的、形成沟道结构300和台阶结构500后所形成的结构的剖面示意图。图13根据本申请一个实施方式制备方法的、形成栅极间隙结构400和栅极层230后所形成的结构的剖面示意图。
如图12至图13所示，步骤S4去除叠层结构的、除位于边界区之外的部分的牺牲层以形成牺牲间隙，并在牺牲间隙内填充导电材料以形成存储器的栅极层可例如包括：在第二部分202中形成沟道结构300和台阶结构500；在第二部分202中形成与沟道结构300具有间距的栅极间隙结构400；形成栅极层230；以及通过形成沟道结构300、栅极间隙结构400和台阶结构500过程中所产生的热量对外围高压电路中位于源区703、漏区704和偏置区705内的导电杂质进行退火。
具体地，如图12所示，在本申请的一个实施方式中，可首先在第二部分202中形成沟道孔，沟道孔可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成；此外，也可执行其他制造工艺，例如包括光刻、清洁和化学机械抛光的图案化工艺等。沟道孔可具有贯穿第二部分202并延伸至初始衬底100的圆柱形或柱形形状。
进一步地，在采用双堆叠技术或多堆叠技术形成叠层结构后，叠层结构可包括N个子叠层结构，相应地，沟道孔也可包括N×M个子沟道孔，其中每个子叠层结构可包括M个子沟道孔，其中M≥1，且N≥2。采用双堆叠技术或多堆叠技术在叠层结构的第二部分中形成沟道孔可包括：在初始衬底的一侧形成第一子叠层结构并形成M个贯穿第一子叠层结构以及延伸至初始衬底中的第一子沟道孔；继续形成后续子叠层结构和子沟道孔，直到形成第N子叠层结构和位于第N子叠层结构中的M个子沟道孔，之后在除第N子叠层结构之外的N-1个子叠层结构中相应的子沟道孔内填入填孔牺牲层；以及基于第N子叠层结构的M个子沟道孔去除N-1个子叠层结构中的填孔牺牲层，使得N个子叠层结构中上下相邻的子沟道孔彼此至少部分对准以得到M个沟道孔。
在沟道孔中形成后，可在沟道孔中形成沟道结构300：在沟道孔中依次形成包括功能层320和沟道层330的沟道结构300，其中功能层320包括依次设置在沟道孔中的阻挡层、电荷捕获层及隧穿层；以及在沟道孔中形成沟道插塞和填充介质层。
在本申请的一个实施方式中，可在沟道孔310的第二部分312的内壁以及阻隔层340的表面依次形成阻挡层321、电荷捕获层322及隧穿层323，以及在隧穿层323的表面形成沟道层330。
可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺，在沟道孔中形成功能层320和沟道层330。
具体地，功能层320可包括阻挡电荷流出的阻挡层、在阻挡层的表面上以在三维存储器的操作期间存储电荷的电荷捕获层、以及在电荷捕获层的表面上的隧穿层。阻挡层可包括一个或多个层，该一个或多个层可包括一种或多种材料。用于阻挡层的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高K电介质材料、另一种宽带隙材料等。电荷捕获层可包括一个或多个层，该一个或多个层可以包括一种或多种材料。用于电荷捕获层的材料可包括多晶硅、氮化硅、氮氧化硅、纳米晶体硅、另一种宽带隙材料等。隧穿层可包括一个或多个层，该一个或多个层可以包括一种或多种材料。用于隧穿层的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高K电介质材料、另一种宽带隙材料等。
在一些实施方式中，功能层320可包括氧化物-氮化物-氧化物(ONO)结构。然而，在一些其他实施方式中，功能层320可具有不同于ONO配置的结构。例如，功能层320可包括氧化硅层、氮化硅层和另一氧化硅层。
沟道层330能够用于输运所需的电荷(电子或空穴)。根据本申请的一个示例性实施方式，可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺，在隧穿层的表面形成沟道层330。
在一些实施方式中，沟道层330可包括硅，例如非晶硅、多晶硅或单晶硅。沟道层330的材质包括但不限于P型掺杂的多晶硅。与沟道孔310类似，沟道层330也延伸穿过叠层结构200并进入初始衬底100中。
在本申请的一个实施方式中，包括阻挡层、电荷捕获层、隧穿层的功能层320和沟道层330贯穿第二部分202并延伸至初始衬底100的衬底牺牲叠层110(如图2所示)中。
此外，再次参考图12，在第二部分202中形成台阶区500可通过对第二部分202的边缘部分执行多个“修整-刻蚀”循环以使第二部分202具有一个或多个倾斜的边缘以及比底部(靠近初始衬底100)介电层对(如图8所示的绝缘层210和栅极牺牲层220)要短的顶部(远离初始衬底100)介电层对。阶梯形成工艺中可使用任何合适的刻蚀工艺(包括干法刻蚀工艺和湿法刻蚀工艺中的任意一种或组合)。进一步地，还可形成电介质层以覆盖阶梯。第二部分202的台阶区500可形成在靠近外围高压电路700的一侧的边缘部分中。
在本申请的一些实施方式中，可在形成台阶结构500之后，形成沟道孔。在一些其他实施方式中，也可在形成台阶结构500之前形成沟道孔。本申请对此不作限定。
此外，台阶结构500还包括虚拟沟道结构，可为后续形成栅极层的过程中去除栅极牺牲层的操作提供结构支撑。其形成工艺与沟道结构300的形成工艺类似，在此不做赘述。
如图13所示，在形成沟道结构300和台阶结构500后，可在第二部分202中形成与沟道结构300在第一方向(X方向)具有间距的栅极间隙410。
栅极间隙410沿垂直于初始衬底100的方向贯穿第二部分202并延伸至初始衬底100中。可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成栅极间隙410。
进一步地，可将栅极间隙410作为提供刻蚀剂和化学前体的通路，采用例如湿法腐蚀等工艺去除第二部分202中的全部栅极牺牲层220(如图8所示)以形成牺牲间隙。
在形成牺牲间隙后，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在牺牲间隙中形成栅极层230。栅极层230可选用导电材料，例如钨(W)、钴(Co)、铜(Cu)、铝(Al)、掺杂晶体硅或者硅化物中的任意一种或者组合。
此外，在形成栅极层230之前，根据本申请的一个实施方式的三维存储器的制备方法1000还包括采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在牺牲间隙的内壁以及在栅极间隙410的内侧壁上形成介质层(未示出)，作为一种选择介质层可以是高介电常数介质层。进一步地，还可采用采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在绝缘层210与栅极层230之间或在介质层与栅极层230之间形成粘合层(例如，氮化钛TiN层，未示出)。
栅极层230可作为字线横向(垂直于叠层结构200的厚度方向)地延伸，在叠层结构200的一个或多个台阶结构500处终止。
此外，在本申请的一些实施方式中，在形成栅极层230之后，还可通过填充栅极间隙410，形成栅极间隙结构400。具体地，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在栅极间隙410中填充介质层以形成栅极间隙结构400。
在本申请提供的制备三维存储器的方法1000中，在初始衬底100的一侧形成的沟道结构300、栅极间隙结构400和台阶结构500(包括虚拟沟道结构)过程中，需要大量的热处理和热加工工艺，例如形成沟道孔、栅极间隙以及虚拟沟道孔的深孔刻蚀工艺等。此外，在初始衬底的另一侧形成的外围高压电路中，源区703、漏区704和偏置区705内的导电杂质需要快速热退火以实现热激活和修复。因而，通过三维存储阵列与外围高压电路之间的隔离结构，上述热处理和热加工所生产的热量可传输至同一衬底的外围高压电路中，并可对其中的源区、漏区和偏置区内的导电杂质进行退火。进一步地，还可改变隔离结构在第一方向(字线方向)的尺寸或者在垂直于初始衬底100的方向的高度，以使上述热量能够更均匀地传输至同一衬底的外围高压电路中。
图14根据本申请一个实施方式制备方法的、在叠层结构200远离初始衬底100的一侧连接外围电路芯片3000后形成的结构的剖面示意图。图15根据本申请一个实施方式制备方法的、去除初始衬底100中的基底后所形成的结构的剖面示意图。图16根据本申请一个实施方式制备方法的、去除部分第二阻隔层113后所形成的结构的剖面示意图。图17根据本申请一个实施方式制备方法的、去除部分牺牲层112后所形成的结构的剖面示意图。图18根据本申请一个实施方式制备方法的、去除除第一衬底叠层110’之外的部分以及部分暴露的功能层320后所形成的结构的剖面示意图。图19根据本申请一个实施方式制备方法的、形成初始导电层120’后所形成的结构的剖面示意图。图20根据本申请一个实施方式制备方法的、形成导电层120后所形成的结构的剖面示意图。
如图14至图20所示，根据本申请的一个实施方式的三维存储器的制备方法1000还包括：在叠层结构200远离初始衬底100的一侧连接外围电路芯片3000；去除初始衬底100的基底，并去除部分衬底牺牲叠层110，以保留第一衬底叠层110’，并暴露单晶硅层102和功能层320；去除暴露的功能层320以暴露与其对应的沟道层330；对暴露的沟道层330进行掺杂；以及在暴露的单晶硅层102的表面形成分别与第一衬底叠层110’和暴露的沟道层330接触的导电层120。
图14为将图13的结构翻转180°后，并连接外围电路芯片3000后形成的结构的剖面示意图。制备三维存储器的方法1000还包括在叠层结构200中形成与栅极层230电连接的字线接触；以及在叠层结构200中形成与初始衬底100的阱层形成欧姆接触的外围接触。
具体地，在形成栅线缝隙结构400之后，可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成用于外围接触和字线接触的开口。然后通过CVD、PVD、ALD、电镀、化学镀或其任何组合用导电材料填充用于外围接触和字线接触的开口。形成外围接触和字线接触的导电材料可包括钨(W)、钴(Co)、铜(Cu)、铝(Al)或这些材料中的两种或更多种的组合。在一些实施方式中，当制备外围接触和字线接触时，可在沉积另一导电材料之前沉积导电材料(例如，氮化钛TiN)层作为接触层。
然后，可通过干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成用于过孔的开口。一些过孔被配置为用于外围接触和字线接触。一些其他过孔被配置为用于每一位线触点，这些位线触点电接触对应的存储单元的上端且单独地寻址对应的存储单元。可以类似于过孔的形成工艺，制作开口，然后填充开口以形成用作与外围器件互连的触点。上述触点分别电连接到上述过孔。
在形成互连触点后，可在叠层结构200远离初始衬底100的一侧连接外围电路芯片3000。外围电路芯片3000可包括外围低压电路和外围超低压电路。
具体地，可将外围电路芯片3000放置在存储器件设置有触点的顶表面的上方。然后，进行对准步骤并将外围电路芯片3000的一个表面与叠层结构200的顶表面通过例如键合工艺结合在一起。
通过将外围高压电路与三维存储阵列形成在同一衬底的同一平面上，并将外围低压电路和外围超低压电路设置在另一芯片上。可相对减小外围芯片的整体尺寸，提高三维存储器的存储密度和可集成性。
如图15所示，可采用例如机械化学研磨(Chemical Mechanical polishing，CMP)工艺、干法刻蚀工艺或干法和湿法刻蚀工艺的组合来去除部分初始衬底100，例如在初始衬底100中位于最外侧的基底，该基底远离叠层结构200。
如图16所示，进一步地，可采用例如机械化学研磨(Chemical Mechanicalpolishing，CMP)工艺、干法刻蚀工艺或干法和湿法刻蚀工艺的组合来继续去除部分初始衬底100。在本申请的一个实施方式中，初始衬底100包括衬底牺牲叠层110(如图15所示)，衬底牺牲叠层110包括形成在基底上的第二阻隔层113(如图15所示)，可采用上述工艺去除部分第二阻隔层113，并保留其位于第一区域01以及边界区0211的部分113’，以在后续步骤中与隔离结构(包括第一部分201和保留的绝缘层210)保护外围高压电路700。
如图17所示，进一步地，可采用例如机械化学研磨(Chemical Mechanicalpolishing，CMP)工艺、干法刻蚀工艺或干法和湿法刻蚀工艺的组合来继续去除部分初始衬底100。在本申请的一个实施方式中，初始衬底100包括衬底牺牲叠层110(如图15所示)，衬底牺牲叠层110包括形成在第二阻隔层113(如图15所示)上的牺牲层112(如图15所示)，可采用上述工艺去除部分牺牲层112，并保留其位于第一区域01以及边界区0211的部分112’。
如图18所示，可采用例如机械化学研磨(Chemical Mechanical polishing，CMP)工艺、干法刻蚀工艺或干法和湿法刻蚀工艺的组合来继续去除部分初始衬底100。在本申请的一个实施方式中，初始衬底100包括衬底牺牲叠层110(如图15所示)，衬底牺牲叠层110包括形成在牺牲层112(如图15所示)上的第一阻隔层111(如图15所示)，可采用上述工艺去除部分第一阻隔层111，并保留其位于第一区域01以及边界区0211的部分。通过上述几个步骤，保留了衬底牺牲叠层110中位于第一区域01以及边界区0211的第一衬底叠层110’，第一衬底叠层110’正对外围高压电路700和隔离结构(包括第一部分201和保留的绝缘层210)，因而可在后续步骤中与隔离结构共同保护外围高压电路700，例如可防止后续形成的导电层中的导电杂质进入外围高压电路700中。此外，在形成保留的第一衬底叠层110’的同时，还可暴露出单晶硅层102以及功能层320。
进一步地，如图19所示，还可继续采用例如机械化学研磨(Chemical Mechanicalpolishing，CMP)工艺、干法刻蚀工艺或干法和湿法刻蚀工艺的组合来去除暴露的功能层320，以暴露出与其对应的330。
具体地，去除暴露的功能层320以暴露沟道层330可通过采用多次例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来去除暴露的功能层320。换言之，可采用多次例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合依次去除暴露的功能层320的阻挡层、电荷捕获层、隧穿层，直至暴露出沟道层330的一部分。
在一些实施方式中，包括阻挡层、电荷存储层、隧穿层的功能层320可具有围绕沟道层330的氧化物-氮化物-氧化物(ONO)结构。可执行ONO去除工艺，依次去除暴露的功能层320中的各层，直至暴露出沟道层330的一部分。
如图19和图20所示，在暴露单晶硅层102以及沟道层330后，可在暴露的单晶硅层102的表面形成分别与第一衬底叠层110’，以及暴露的沟道层330接触的导电层120。
具体地，如图19所示，可在暴露的单晶硅层102的表面和第一衬底叠层110’的表面上形成初始导电层120’，其中初始导电层120’与暴露的沟道层330接触。可采用例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)和金属有机化学气相沉积工艺(MOCVD)中的任意一种或其任何组合等薄膜沉积工艺形成初始导电层120’。
作为一种选择，初始导电层120’可以是通过多次薄膜沉积工艺和其它工艺形成的复合结构，例如由半导体层包裹绝缘层形成的复合结构。
作为另一种选择，初始导电层120’也可以是采用例如包括化学气相沉积、物理气相沉积、原子层沉积和金属有机化学气相沉积工艺中的任意一种或组合形成的高掺杂半导体层。半导体层可掺杂有任何合适的例如N型掺杂剂(例如，磷(P)、砷(Ar)或锑(Sb))，以贡献自由电子并且增加本征半导体的导电性。进一步地，初始导电层120’可以是掺杂有例如N型掺杂剂(例如，P、Ar或Sb)的多晶硅层。
如图20所示，可采用例如光刻、干法刻蚀工艺或干法和湿法刻蚀工艺的组合，或者也可执行其他合适的制造工艺，去除初始导电层120’中位于第一衬底叠层110’的表面上的部分；以及采用例如研磨速率较低的化学机械抛光工艺(Buffer CMP)处理剩余的初始导电层120’的表面，使第一衬底叠层的表面110’与剩余的初始导电层120’的表面齐平，从而形成导电层120。
图21根据本申请另一实施方式制备方法的、去除第二阻隔层113后所形成的结构的剖面示意图。图22根据本申请另一实施方式制备方法的、去除牺牲层112以及沟道结构300位于牺牲层112中的部分后所形成的结构的剖面示意图。图23根据本申请另一实施方式制备方法的、去除除第一阻隔层111’之外的部分后所形成的结构的剖面示意图。图24根据本申请另一实施方式制备方法的、形成初始导电层120’后所形成的结构的剖面示意图。图25根据本申请另一实施方式制备方法的、去除初始导电层120’中正对外围高压电路700的部分后所形成的结构的剖面示意图。图26根据本申请另一实施方式制备方法的、形成导电层120后所形成的结构的剖面示意图。
如图14、图15以及图21至图26所示，根据本申请的另一实施方式的三维存储器的制备方法1000还包括：在叠层结构200远离初始衬底100的一侧连接外围电路芯片3000；去除第一衬底101中除第一阻隔层111’之外的部分，并去除延伸至第一衬底101中的部分沟道结构300，以暴露单晶硅层102和沟道结构300中的沟道层330；以及形成导电层120以覆盖暴露的单晶硅层102的表面和暴露的沟道层330。
具体地，制备导电层120可根据实际需要，采用现有的常规工艺或上述一个实施方式中的类似工艺进行制备，本申请对此不作赘述。下文中，将描述本申请另一实施方式中，导电层120的制备过程中与常规工艺或上述一个实施方式的不同之处。
再次参考图14，在本申请的一个实施方式中，初始衬底100包括第一衬底101和单晶硅层102，其中第一衬底101包括邻近单晶硅层102一侧的阻隔层111。如图14、图15、图21至图23所示，可采用例如光刻、干法刻蚀工艺或干法和湿法刻蚀工艺的组合，或者也可执行其他合适的制造工艺依次去除初始衬底100中的基底、第二阻隔113、牺牲层112以及部分阻隔层111，以仅保留正对外围高压电路700的第一阻隔层111’。进一步地，第一阻隔层111’可位于第一区域01以及分界区0211。此外，在上述去除的工艺步骤中，同时去除了沟道结构300延伸至初始衬底100中的部分，因而暴露了沟道结构300的沟道结构330以及单晶硅层102。
进一步地，如图24所示，可在暴露的单晶硅层102的表面和第一阻隔层111’的表面上形成成延伸穿过暴露的沟道层330的初始导电层初始导电层120’。可采用例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)和金属有机化学气相沉积工艺(MOCVD)中的任意一种或其任何组合等薄膜沉积工艺形成初始导电层120’。
同样地，在本实施方式中形成的初始导电层120’也可具有复合结构或者为高掺杂半导体层。
如图25所示，可采用例如光刻、干法刻蚀工艺或干法和湿法刻蚀工艺的组合，或者也可执行其他合适的制造工艺，去除初始导电层120’中正对第一阻隔层111’的部分至暴露出第一阻隔层111’以形成开口10。
如图26所示，可采用填充介质层11填充开口10(如图25所示)，并通过初始导电层120’(如图25所示)中剩余的部分形成导电层120。填充介质层11可选择绝缘介质层，以形成电气隔离结构，提高外围高压电路700的电气可靠性。作为一种选择，填充介质层11可与第一填充层710相同。进一步地，填充介质层11可延伸并覆盖导电层120的表面以形成三维存储器终极结构中的介质支撑层。
此外，在本申请的一个实施方式中，为了实现沟道层330与导电层120之间良好稳定的电连接，提高了三维存储器的电性能，可在形成初始导电层120的步骤之前对暴露的沟道层330进行再次高掺杂。可通过例如离子注入IMP等工艺对暴露的沟道层330进行例如N型掺杂。上述N型掺杂可包括任何合适的例如N型掺杂剂(例如，磷(P)、砷(Ar)或锑(Sb))，以贡献自由电子并且增加本征半导体的导电性。如图18和图23所示，在对暴露的沟道层330进行再次高掺杂之后，沟道层330可包括通过二次掺杂工艺形成的第一沟道层331。
图27根据本申请一个实施方式制备方法的三维存储器2000的剖面示意图。图28根据本申请另一实施方式制备方法的三维存储器2000的剖面示意图。
如图27和图28所示，本申请的另一方面还提供了一种三维存储器2000。该三维存储器2000可采用上述任一制备方法制备。该三维存储器2000可包括：衬底100’、外围高压电路700、叠层结构200以及隔离结构(包括第一部分201以及保留的绝缘层210-3)。外围高压电路700设置于衬底100’的第一区域01内，并覆盖有第一填充层710。叠层结构200设置于衬底100’的第二区域02内，并包括交替叠置的栅极层230和绝缘层210-1。在第二区域02邻近第一区域01的边界区0211内设置有隔离结构，隔离结构包括第一部分201，第一部分201包括交替叠置的栅极牺牲层220和绝缘层210-2。
此外，隔离结构还包括保留的第一绝缘层210-3，其位于第一部分201的一侧，为制备三维存储器的过程中，初始叠层结构中最靠近初始衬底100的绝缘层210的一部分。第一绝缘层210-3与第一部分201的绝缘层210-2中最靠近衬底100的绝缘层齐平。进一步地，叠层结构200的绝缘层210-1与隔离结构的绝缘层210-2以及第一绝缘层210-3采用同一工艺同时形成。
此外，隔离结构还包括第二填充层。第二填充层覆盖第一部分201和第一绝缘层210-3。第二填充层可为氧化物层、氮化物层以及氮氧化物层等电介质材料层。
在本申请的一个实施方式中，第一部分201的表面与第一填充层710的表面齐平。
根据本申请提供的三维存储器，通过将外围高压电路与三维存储阵列形成在同一衬底的同一平面上，可相对减小外围芯片的整体尺寸，提高三维存储器的存储密度和可集成性。进一步地，通过在外围高压电路与三维存储阵列之间形成隔离结构，可避免三维存储阵列制备过程中产生或使用到的、诸如氢或其他等离子体等扩散到外围高压电路中，进而提高了三维存储器的可靠性。
如图6和图7所示，在本申请的一个实施方式中，衬底100’包括单晶硅层102，外围高压电路700直接设置于单晶硅层102上，并包括贯穿单晶硅层的浅沟槽隔离结构701，设置于浅沟槽隔离结构701之间的区域中的栅极结构702，以及设置于单晶硅层102中、并位于栅极结构702的两侧的部分中的源区703、漏区704和偏置区705。
根据本申请的至少一个实施方式提供的三维存储器，采用绝缘体上硅中超薄的单晶硅层作为外围高压电路的衬底，以改善诸如高压MOS晶体管等外围高压电路的闩锁效应、短沟道效应以及抗辐射能力。进一步地，在采用绝缘体上硅制备的、诸如MOS晶体管等器件结构中，通过在衬底正面设置高掺杂的偏置区，可将其背栅极引出并极化，因而能够有效地去除寄生晶体管，提高外围高压电路的整体性能。
此外，在本申请的一个实施方式中，三维存储器2000还包括设置于叠层结构200远离衬底100’的一侧的外围电路芯片3000。外围电路芯片3000包括外围低压电路和外围超低压电路。本申请提供的三维存储器2000将用于控制信号进出存储阵列的外围电路分别布置在外围电路芯片3000以及衬底100’上。换言之，通过将外围高压电路与三维存储阵列形成在同一衬底的同一平面上，并将外围低压电路和外围超低压电路设置在另一芯片上，可相对减小外围芯片的整体尺寸，提高三维存储器的存储密度和可集成性。
在本申请的一个实施方式中，三维存储器2000还包括导电层120，以及贯穿叠层结构200并与导电层120接触的沟道结构，沟道结构包括沟道孔和依次形成于沟道孔内壁的功能层和沟道层330。沟道层330还包括通过二次掺杂形成的第一沟道层331。换言之，沟道层330的延伸至导电层120内以及临近导电层120的部分通过二次掺杂工艺而使得其掺杂浓度大于沟道层330的其他部分的掺杂浓度。沟道层330包括通过两次掺杂的第一沟道层，可实现沟道层与导电层之间良好稳定的电连接，提高了三维存储器的电性能。
如图27所示，在本申请的一个实施方式中，导电层120分别与沟道层330以及衬底100’的一部分110’接触，其中衬底的一部分110’正对外围高压电路700和边界区0211。作为一种选择，衬底的一部分110’可包括半导体层。例如，衬底的一部分110’为制备三维存储器2000的初始衬底中衬底牺牲叠层的一部分，其包括半导体层，可构成衬底中的电气隔离结构，以提高外围高压电路的电气可靠性。
如图28所示，在本申请的一个实施方式中，导电层120分别与沟道层330以及衬底100’的一部分11接触，其中衬底的一部分11正对外围高压电路700。作为一种选择，衬底的一部分11可包括绝缘介质层。例如，衬底的一部分11为制备三维存储器2000的初始导电层后，在初始导电层中形成开口，并采用绝缘介质层填充开口形成的。填充介质层11可形成电气隔离结构，提高外围高压电路700的电气可靠性。作为一种选择，填充介质层11可与第一填充层710相同。进一步地，填充介质层11可延伸并覆盖导电层120的表面以形成三维存储器终极结构中的介质支撑层。
由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容不再赘述。
尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (23)

1.一种制备三维存储器的方法，其特征在于，所述方法包括：
在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域；
在所述衬底的、除所述第一区域之外的部分上形成叠层结构，其中所述叠层结构包括交替叠置的栅极牺牲层和绝缘层；
将所述叠层结构分割为第一部分和第二部分，其中所述第一部分位于与所述第一区域相邻的边界区，所述第二部分不同于所述一部分；
保留所述第一部分以形成隔离结构，并在所述第二部分中形成包括功能层和沟道层的沟道结构；以及
去除所述第二部分的栅极牺牲层以形成牺牲间隙，并在所述牺牲间隙内填充导电材料以形成所述存储器的栅极层。
2.根据权利要求1所述的方法，其特征在于，形成所述衬底包括：
将第一衬底的表面与绝缘体上硅中单晶硅层的表面结合；以及
去除所述绝缘体上硅的基体，以形成包括所述单晶硅层和所述第一衬底的所述衬底。
3.根据权利要求1所述的方法，其特征在于，保留所述叠层结构位于边界区的一部分以形成隔离结构，其中所述边界区与所述第一区域相邻包括：
在所述边界区去除部分所述叠层结构，以使所述叠层结构位于所述边界区的部分的表面与所述第一填充层的表面齐平；
继续在所述边界区去除部分所述叠层结构，至暴露出最靠近所述衬底的所述绝缘层，以使所述叠层结构在第一方向分割成两个部分，其中所述叠层结构的第一部分靠近所述第一填充层；
在所述叠层结构的第二部分中形成台阶结构；以及
形成第二填充层以覆盖所述第一部分和暴露的所述绝缘层，从而形成隔离结构。
4.根据权利要求2所述的方法，其特征在于，在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域包括：
在所述第一区域中形成所述外围高压电路的浅沟槽隔离结构，其中所述浅沟槽隔离结构贯穿所述单晶硅层并延伸至所述第一衬底中；
在所述浅沟槽隔离结构之间的区域中形成所述外围高压电路的栅极结构；
在所述单晶硅层的、位于所述栅极结构的两侧的部分中分别形成源区、漏区和偏置区；以及
采用所述第一填充层覆盖所述第一区域。
5.根据权利要求4所述的方法，其中所述叠层结构中形成有所述沟道结构、栅极间隙结构和台阶结构，其特征在于，
通过形成所述沟道结构、所述栅极间隙结构和所述台阶结构过程中所产生的热量对位于所述源区、所述漏区和所述偏置区内的导电杂质进行退火。
6.根据权利要求1所述的方法，其特征在于，在形成所述栅极层之后，所述方法还包括：
在所述叠层结构远离所述衬底的一侧连接外围电路芯片，
其中，所述外围电路芯片包括外围低压电路和外围超低压电路。
7.根据权利要求2所述的方法，其中所述第一衬底包括邻近所述单晶硅层一侧的阻隔层，所述阻隔层包括正对所述外围高压电路的第一阻隔层，其特征在于，所述方法还包括：
在所述叠层结构远离所述第一填充层的部分中形成所述沟道结构，所述沟道结构贯穿所述叠层结构和所述单晶硅层，并延伸至所述第一衬底中；
去除所述第一衬底中除所述第一阻隔层之外的部分，并去除延伸至所述第一衬底中的部分所述沟道结构，以暴露所述单晶硅层和所述沟道结构中的所述沟道层；以及
形成导电层以覆盖暴露的所述单晶硅层的表面和暴露的所述沟道层。
8.根据权利要求7所述的方法，其特征在于，在暴露的所述单晶硅层的表面形成延伸穿过暴露的所述沟道层的导电层包括：
在所述第一阻隔层的表面和所述单晶硅层的表面上形成延伸穿过暴露的所述沟道层的初始导电层；
去除所述初始导电层中正对所述第一阻隔层的部分至暴露出所述第一阻隔层以形成开口；以及
采用填充介质层填充所述开口，其中所述初始导电层中剩余的部分形成所述导电层。
9.根据权利要求2所述的方法，其中所述第一衬底包括依次形成的基底和衬底牺牲叠层，所述衬底牺牲叠层包括第一衬底叠层和第二衬底叠层，且所述第一衬底叠层与所述外围高压电路和所述边界区正对，其特征在于，所述方法还包括：
在所述叠层结构远离所述第一填充层的部分中形成所述沟道结构，所述沟道结构贯穿所述叠层结构和所述单晶硅层，并延伸至所述第一衬底中，所述沟道结构包括沟道孔和依次形成在沟道孔上的所述功能层和所述沟道层；
去除所述基底，并去除所述第二衬底叠层以暴露所述单晶硅层和所述功能层；
去除暴露的所述功能层以暴露与其对应的所述沟道层；以及
在暴露的所述单晶硅层的表面形成分别与所述第一衬底叠层和暴露的所述沟道层接触的导电层。
10.根据权利要求9所述的方法，其特征在于，在暴露的所述单晶硅层的表面形成分别与暴露的所述沟道层和所述第一衬底叠层接触的导电层包括：
在暴露的所述单晶硅层的表面和所述第一衬底叠层的表面上形成初始导电层，其中所述初始导电层与暴露的所述沟道层接触；
去除所述初始导电层中位于所述第一衬底叠层的表面上的部分；以及
使所述第一衬底叠层的表面与剩余的所述初始导电层的表面齐平，以形成所述导电层。
11.根据权利要求8或9所述的方法，其特征在于，在形成所述导电层之前，所述方法还包括：
对暴露的所述沟道层进行高掺杂。
12.根据权利要求1所述的方法，其特征在于，在所述衬底的、除所述第一区域之外的部分上形成叠层结构包括：
在所述衬底的、除所述第一区域之外的部分以及所述第一填充层上形成初始叠层结构；
对所述初始叠层结构的远离所述衬底的表面进行平坦化处理；以及
去除平坦后的所述初始叠层结构中位于所述第一填充层上的部分以形成所述叠层结构。
13.一种三维存储器，其特征在于，所述存储器包括：
衬底；
外围高压电路，设置于所述衬底的第一区域内，并覆盖有第一填充层；以及
叠层结构，设置于所述衬底的第二区域内，并包括交替叠置的栅极层和绝缘层，
沟道结构，贯穿所述叠层结构，并包括依次设置的功能层和沟道层，
其中，所述第一区域和所述第二区域位于所述衬底的同一平面；以及
在所述第二区域邻近所述第一区域的边界区内设置有隔离结构，所述隔离结构包括第一部分，所述第一部分包括交替叠置的栅极牺牲层和绝缘层。
14.根据权利要求13所述的存储器，其特征在于，
所述第一部分的表面与所述第一填充层的表面齐平。
15.根据权利要求13所述的存储器，其特征在于，
所述叠层结构的绝缘层与所述隔离结构的绝缘层采用同一工艺同时形成。
16.根据权利要求13所述的存储器，其特征在于，
所述衬底包括单晶硅层；以及
所述外围高压电路直接设置于所述单晶硅层上，并包括贯穿所述单晶硅层的浅沟槽隔离结构，设置于所述浅沟槽隔离结构之间的区域中的栅极结构，以及设置于所述单晶硅层中、并位于所述栅极结构的两侧的部分中的源区、漏区和偏置区。
17.根据权利要求13所述的存储器，其特征在于，
所述隔离结构还包括位于所述第一部分一侧的第一绝缘层，以及覆盖所述第一绝缘层和所述第一部分的第二填充层，其中所述第一绝缘层设置于所述衬底上，并与所述第一部分中最靠近所述衬底的绝缘层齐平。
18.根据权利要求13所述的存储器，其特征在于，
所述存储器还包括设置于所述叠层结构远离所述衬底的一侧的外围电路芯片，
其中，所述外围电路芯片包括外围低压电路和外围超低压电路。
19.根据权利要求13所述的存储器，其中所述存储器还包括导电层，其特征在于，
所述沟道层的、延伸至所述导电层内以及临近所述导电层的部分通过二次掺杂工艺而使得其掺杂浓度大于所述沟道层的其他部分的掺杂浓度。
20.根据权利要求19所述的存储器，其特征在于，所述导电层分别与所述沟道层以及所述衬底的一部分接触，其中所述衬底的所述一部分为所述衬底中正对所述外围高压电路和所述边界区的部分。
21.根据权利要求20所述的存储器，其特征在于，所述衬底的所述一部分包括半导体层。
22.根据权利要求19所述的存储器，其特征在于，所述导电层分别与所述沟道层以及所述衬底的一部分接触，其中所述衬底的所述一部分为所述衬底中正对所述外围高压电路的部分。
23.根据权利要求22所述的存储器，其特征在于，所述衬底的所述一部分包括绝缘介质层。
CN202110986441.3A 2021-08-26 2021-08-26 三维存储器及其制备方法 Active CN113707664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110986441.3A CN113707664B (zh) 2021-08-26 2021-08-26 三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110986441.3A CN113707664B (zh) 2021-08-26 2021-08-26 三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN113707664A CN113707664A (zh) 2021-11-26
CN113707664B true CN113707664B (zh) 2024-04-09

Family

ID=78655012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110986441.3A Active CN113707664B (zh) 2021-08-26 2021-08-26 三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN113707664B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086825A (ko) * 2002-05-07 2003-11-12 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
CN101937919A (zh) * 2009-06-30 2011-01-05 海力士半导体有限公司 三维非易失性存储装置及其制造方法
US9443861B1 (en) * 2015-05-28 2016-09-13 Sandisk Technologies Llc Fluorine-blocking insulating spacer for backside contact structure of three-dimensional memory structures
US9620512B1 (en) * 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
CN109390345A (zh) * 2018-09-27 2019-02-26 长江存储科技有限责任公司 制造3d存储器件的方法
CN109427803A (zh) * 2017-09-01 2019-03-05 三星电子株式会社 三维半导体存储器件
CN112838094A (zh) * 2021-01-04 2021-05-25 长江存储科技有限责任公司 三维存储器件
CN112951840A (zh) * 2021-02-23 2021-06-11 长江存储科技有限责任公司 一种三维存储器及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332882B2 (en) * 2013-12-30 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having protective structure over shallow trench isolation region and fabricating method thereof
US20160118391A1 (en) * 2014-10-22 2016-04-28 SanDisk Technologies, Inc. Deuterium anneal of semiconductor channels in a three-dimensional memory structure
CN110010620B (zh) * 2017-11-21 2021-04-13 长江存储科技有限责任公司 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086825A (ko) * 2002-05-07 2003-11-12 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
CN101937919A (zh) * 2009-06-30 2011-01-05 海力士半导体有限公司 三维非易失性存储装置及其制造方法
US9443861B1 (en) * 2015-05-28 2016-09-13 Sandisk Technologies Llc Fluorine-blocking insulating spacer for backside contact structure of three-dimensional memory structures
US9620512B1 (en) * 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
CN109427803A (zh) * 2017-09-01 2019-03-05 三星电子株式会社 三维半导体存储器件
CN109390345A (zh) * 2018-09-27 2019-02-26 长江存储科技有限责任公司 制造3d存储器件的方法
CN112838094A (zh) * 2021-01-04 2021-05-25 长江存储科技有限责任公司 三维存储器件
CN112951840A (zh) * 2021-02-23 2021-06-11 长江存储科技有限责任公司 一种三维存储器及其制备方法

Also Published As

Publication number Publication date
CN113707664A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
TWI738381B (zh) 具有背面源極接觸的立體記憶體元件
CN111566816B (zh) 用于形成具有背面源极触点的三维存储器件的方法
CN111801797B (zh) 用于形成三维存储器件的方法
US11069684B1 (en) Stacked field effect transistors with reduced coupling effect
CN111758164B (zh) 三维存储器件和用于形成其的方法
CN111801798B (zh) 三维存储器件
CN108447865A (zh) 三维存储器及其制造方法
CN111801800B (zh) 三维存储器件
TWI785391B (zh) 具有富氫半導體通道的三維記憶體元件及其製作方法
CN111801799B (zh) 用于形成三维存储器件的方法
CN111816560B (zh) 三维存储器结构及其制造方法
CN111276490B (zh) 一种三维存储器及其制作方法
CN110896074A (zh) 集成电路存储器及其制造方法
CN112885842B (zh) 三维存储器及其制备方法
TW202220177A (zh) 立體記憶體元件及其形成方法
CN113257831B (zh) 三维存储器及其制备方法
CN113345909B (zh) 三维存储器、三维存储器的制备方法及存储系统
CN113707664B (zh) 三维存储器及其制备方法
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
CN116017985A (zh) 三维存储器及其制备方法
CN116017984A (zh) 三维存储器及其制备方法
CN112802852B (zh) 三维存储器及其制备方法
CN112951842B (zh) 三维存储器及其制备方法
CN113571528B (zh) 三维存储器及其制备方法
TWI746071B (zh) 3d記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant