CN107416761A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN107416761A
CN107416761A CN201610343965.XA CN201610343965A CN107416761A CN 107416761 A CN107416761 A CN 107416761A CN 201610343965 A CN201610343965 A CN 201610343965A CN 107416761 A CN107416761 A CN 107416761A
Authority
CN
China
Prior art keywords
wafer
area
mask layer
opening
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610343965.XA
Other languages
English (en)
Other versions
CN107416761B (zh
Inventor
李凤莲
倪景华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610343965.XA priority Critical patent/CN107416761B/zh
Publication of CN107416761A publication Critical patent/CN107416761A/zh
Application granted granted Critical
Publication of CN107416761B publication Critical patent/CN107416761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法和电子装置。所述方法包括：提供晶圆，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件，在所述第二表面上形成具有若干第一开口的第一掩膜层，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域和第二区域；在所述第一掩膜层上以及所述第二表面上形成第二掩膜层；图案化所述第二掩膜层，以露出所述第二区域中的所述第一开口；以露出的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽；去除剩余的所述第二掩膜层；以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，以在所述第一区域和所述第二区域中形成深度一致的图案。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。
在传感器(sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
在MEMS领域中，有一部分产品需要正反面做工艺，因此背面蚀刻(Silicon Etch)的深度和均匀度直接影响到正面器件的性能。
目前工艺中背面衬底蚀刻(Silicon Etch)深度的一致性不好，导致影响到正面的器件。
因此，为解决目前工艺中的上述技术问题，有必要提出一种新的半导体器件及其制造方法和电子装置。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例提供了一种半导体器件的制造方法，所述方法包括：
提供晶圆，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件，在所述第二表面上形成具有若干第一开口的第一掩膜层，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域和第二区域；
在所述第一掩膜层上以及所述第二表面上形成第二掩膜层；
图案化所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第二区域中的所述第一开口；
以露出的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽；
去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述第二区域中的所述凹槽，以在所述第一区域和所述第二区域中形成深度一致的图案。
可选地，所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域、第二区域和第三区域；
图案化所述第二掩膜层，以在所述第二掩膜层中形成第三开口，以露出所述第三区域中的所述第一开口；
以所述第三区域中的所述第一开口为掩膜蚀刻所述晶圆，以在第三区域中形成若干凹槽；
蚀刻所述第二掩膜层，以去除所述第二区域上方的所述第二掩膜层，以露出所述第二区域中的所述第一开口；
以所述第二区域中的所述第一开口为掩膜原位蚀刻所述晶圆，以在所述第二区域中形成凹槽，同时继续原位蚀刻所述第三区域中的凹槽；
去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述第二区域中的所述凹槽和所述第三区域中的所述凹槽，以在所述第一区域、所述第二区域和所述第三区域中形成深度一致的图案。
可选地，蚀刻所述第二掩膜层和蚀刻所述晶圆的步骤均在同一蚀刻腔室进行。
可选地，所述第一掩膜层包括硬掩膜层；
所述第二掩膜层包括光刻胶层。
可选地，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案。
可选地，所述第一掩膜层选用与所述晶圆具有蚀刻选择性的氮化物或氧化物。
可选地，所述第一掩膜层的厚度为50～5000埃。
可选地，所述方法还进一步包括去除所述第一掩膜层的步骤。
本发明还提供了一种半导体器件，所述半导体器件通过上述方法制备得到。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术背面蚀刻(Silicon Etch)深度的一致性不好，导致影响到正面的器件的问题，提供了一种半导体器件的制备方法，在所述方法中将所述晶圆由内向外划分为若干区域，并按照由外向内的顺序，依次蚀刻所述若干区域，以避免中心区域蚀刻速度过快，深度过大，从而造成深度不均一的问题。通过对所述工艺流程的优化，改善晶圆刻蚀深度不一致对器件带来的弊端，提高了产品的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；
图2A-图2I为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决现有技术中存在的问题，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供晶圆，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件，在所述第二表面上形成具有若干第一开口的第一掩膜层，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域和第二区域；
在所述第一掩膜层上以及露出的所述第二表面上形成第二掩膜层；
图案化所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第二区域中的所述第一开口；
以所述第二掩膜层为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽；
去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
以所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述凹槽，以在所述第一区域和所述第二区域中形成深度一致的图案。
在本发明中为了克服晶圆背面工艺中沟槽或者开口的蚀刻深度不一致的问题，提供了一种新的制备方法，在所述方法中将所述晶圆的背面有内至外划分为若干区域，在所述晶圆上形成图案化第一掩膜层，然后形成第二掩膜层，以覆盖所述第一掩膜层，然后按照由外至内的顺序依次图案化所述第二掩膜层，以露出所述第一掩膜层中的开口，然后以所述开口掩膜蚀刻所述晶圆，至位于最中心区域的所述第二掩膜层去除，全部露出所述第一掩膜层中的开口图案，然后继续蚀刻所述晶圆，至形成深度一样的凹槽或开口。
具体地，所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域、第二区域和第三区域；
在所述第一掩膜层上以及露出的所述第二表面上形成第二掩膜层；
图案化所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第三区域中的所述第一开口；
以所述第二掩膜层为掩膜蚀刻所述晶圆，以在第三区域中形成若干凹槽；
蚀刻所述第二掩膜层，以在所述第二掩膜层中形成第三开口，以露出所述第二区域中的所述第一开口；
以所述第二区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续原位蚀刻所述第三区域中的凹槽；
去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述第二区域中的所述凹槽和所述第三区域中的所述凹槽，以在所述第一区域、所述第二区域和所述第三区域中形成深度一致的图案。
其中，所述第二掩膜层的图案化以及所述晶圆的蚀刻均在同一蚀刻腔室内完成，因此为原位蚀刻。
其中，所述第一掩膜层包括硬掩膜层；
所述第二掩膜层包括光刻胶层。
可选地，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案。
例如，在不修改原有光罩的状况下，先沉积一层硬掩膜层然后再旋涂光阻并显影，之后通过刻蚀工艺将硬掩膜层打开，接下来再旋涂光阻并显影将图形外圈打开并刻蚀(需要一张低等级的光罩)，实施部分刻蚀后将光阻灰化并继续进行刻蚀到需要的深度，这样通过两步刻蚀来达到刻蚀深度一致的目的(在同一个刻蚀机台来完成，即先刻蚀，再在刻蚀机台里直接灰化光阻，之后再进行第二次刻蚀)。
本发明为了解决现有技术背面蚀刻(Silicon Etch)深度的一致性不好，导致影响到正面的器件的问题，提供了一种半导体器件的制备方法，在所述方法中将所述晶圆由内向外划分为若干区域，并按照由外向内的顺序，依次蚀刻所述若干区域，以避免中心区域蚀刻速度过快，深度过大，从而造成深度不均一的问题。通过对所述工艺流程的优化，改善晶圆刻蚀深度不一致对器件带来的弊端，提高了产品的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面，参照图1以及图2A-图2I来描述本发明实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图1为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图，具体地包括：
步骤S1：提供晶圆，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件，在所述第二表面上形成具有若干第一开口的第一掩膜层，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域和第二区域；
步骤S2：在所述第一掩膜层上以及所述第二表面上形成第二掩膜层；
步骤S3：图案化所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第二区域中的所述第一开口；
步骤S4：以露出的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽；
步骤S5：去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
步骤S6：以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述第二区域中的所述凹槽，以在所述第一区域和所述第二区域中形成深度一致的图案。
本实施例的半导体器件的制造方法，具体包括如下步骤：
执行步骤一，提供晶圆201，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件202，在所述第二表面上形成具有若干第一开口的第一掩膜层203，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域和第二区域。
具体地，如图2A所示，所述晶圆201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
所述晶圆201具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件202。
其中，所述前端器件可以包括常规有源器件，例如CMOS及其互联结构，或者无源器件，或者MEMS器件等，并不局限于某一种。
在本发明中所述第一表面为晶圆的正面，所述第二表面为晶圆的背面。
在所述晶圆201的表面形成所述前端器件之后，还进一步包括反转所述晶圆201，以所述晶圆的正面向下，背面向上，进而执行背面工艺。
可选地，为了保护所述晶圆的背面，还可以在所述晶圆的背面形成支撑衬底或者蓝膜等作为保护。
在所述晶圆201的第二表面即背面形成第一掩膜层203，如图2B所示，其中，所述第一掩膜层203选用硬掩膜层，例如可以选用与所述晶圆具有较大蚀刻选择比的材料。
在本发明的一实施例中所述晶圆201选用Si，所述硬掩膜层可以选用与所述Si具有较大蚀刻选择比的氧化物或者氮化物，例如可以选用SiN和SiON中的一种或者多种。
进一步，所述第一掩膜层203的厚度为50～5000埃，但并不局限于所述范围。
进一步，所述第一掩膜层203可以选用现有技术中常用的沉积方法，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。本发明中优选原子层沉积(ALD)法。
图案化所述第一掩膜层203，以在所述第一掩膜层203中形成若干第一开口，如图2C所示，以露出所述晶圆的背面。
其中，在该步骤中选用干法蚀刻以形成所述第一开口，例如选用气体蚀刻来形成所述第一开口，在本发明中可以根据所选材料的不同来选择蚀刻气体，例如在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种，所述蚀刻压力可以为20-300mTorr，功率为200-600W。
进一步，在本发明将所述晶圆的背面人为的划分为若干区域，例如由晶圆的中心为参照，由内向外将所述晶圆划分为若干区域，以使所述若干开口分别位于不同的区域中。
例如，所述晶圆划分为两个区域，第一区域为到所述基片的中心的距离为0-100mm范围内的区域，第二区域为到所述基片的中心的距离为100-200mm范围内的区域。
或者所述晶圆划分为N个区域，其中N为大于2的自然数，进而将所述蚀刻步骤分为N个步骤分别进行蚀刻，需要说明的是，在蚀刻相对内侧的区域的同时，也会蚀刻相对外侧的区域。
执行步骤二，在所述第一掩膜层上以及露出的所述第二表面上形成第二掩膜层204。
具体地，如图2D所示，在该步骤中所述第二掩膜层选用光刻胶层，以方便在后续的步骤中在同一腔室中使用一个光罩即可通过若干步骤对所述第二掩膜层进行图案化。
执行步骤三，图案化所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第二区域中的所述第一开口。
具体地，如图2D所示，在该步骤中对所述第二掩膜层进行曝光显影，然后去除位于最外侧区域中的所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述最外侧区域中的所述第一开口，例如以露出所述第二区域中的所述第一开口。
当所述晶圆划分为第N区域至第一区域时，在该步骤中则露出第N区域中的所述第一开口。
执行步骤四，以所述第二区域中的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽。
具体地，如图2E所示，以所述第一掩膜层中露出的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽。
其中在所述第二区域中形成所述凹槽即可，所述凹槽的深度需要根据外侧区域和中心区域的蚀刻速率差值以及目标深度尽心设定，并不局限于某一数值范围。
执行步骤五，去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口。
具体地，通过灰化方法去除剩余的所述第二掩膜层，以形成露出所述第一区域中的所述第一开口。
执行步骤六，以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述凹槽，以在所述第一区域和所述第二区域中形成深度一致的图案。
其中，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案。
至此，完成了本发明实施例的制备所述半导体气器件的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
在本发明中为了克服晶圆背面工艺中沟槽或者开口的蚀刻深度不一致的问题，提供了一种新的制备方法，在所述方法中将所述晶圆的背面有内至外划分为若干区域，在所述晶圆上形成图案化第一掩膜层，然后形成第二掩膜层，以覆盖所述第一掩膜层，然后按照由外至内的顺序依次图案化所述第二掩膜层，以露出所述第一掩膜层中的开口，然后以所述开口掩膜蚀刻所述晶圆，至位于最中心区域的所述第二掩膜层去除，全部露出所述第一掩膜层中的开口图案，然后继续蚀刻所述晶圆，至形成深度一样的凹槽或开口。
其中，所述第二掩膜层的图案化以及所述晶圆的蚀刻均在同一蚀刻腔室内完成，因此为原位蚀刻。
其中，所述第一掩膜层包括硬掩膜层；所述第二掩膜层包括光刻胶层。
可选地，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案。
例如，在不修改原有光罩的状况下，先沉积一层硬掩膜层然后再旋涂光阻并显影，之后通过刻蚀工艺将硬掩膜层打开，接下来再旋涂光阻并显影将图形外圈打开并刻蚀(需要一张低等级的光罩)，实施部分刻蚀后将光阻灰化并继续进行刻蚀到需要的深度，这样通过两步刻蚀来达到刻蚀深度一致的目的(在同一个刻蚀机台来完成，即先刻蚀，再在刻蚀机台里直接灰化光阻，之后再进行第二次刻蚀)。
本发明为了解决现有技术背面蚀刻(Silicon Etch)深度的一致性不好，导致影响到正面的器件的问题，提供了一种半导体器件的制备方法，在所述方法中将所述晶圆由内向外划分为若干区域，并按照由外向内的顺序，依次蚀刻所述若干区域，以避免中心区域蚀刻速度过快，深度过大，从而造成深度不均一的问题。通过对所述工艺流程的优化，改善晶圆刻蚀深度不一致对器件带来的问题，提高了产品的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例二
执行步骤一，提供晶圆201，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件202，在所述第二表面上形成具有若干第一开口的第一掩膜层203，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域、第二区域和第三区域。
具体地，如图2A所示，所述晶圆201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
所述晶圆201具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件202。
其中，所述前端器件可以包括常规有源器件，例如CMOS及其互联结构，或者无源器件，或者MEMS器件等，并不局限于某一种。
在本发明中所述第一表面为晶圆的正面，所述第二表面为晶圆的背面。
在所述晶圆201的表面形成所述前端器件之后，还进一步包括反转所述晶圆201，以所述晶圆的正面向下，背面向上，进而执行背面工艺。
可选地，为了保护所述晶圆的背面，还可以在所述晶圆的背面形成支撑衬底或者蓝膜等作为保护。
在所述晶圆201的第二表面即背面形成第一掩膜层203，如图2B所示，其中，所述第一掩膜层203选用硬掩膜层，例如可以选用与所述晶圆具有较大蚀刻选择比的材料。
在本发明的一实施例中所述晶圆201选用Si，所述硬掩膜层可以选用与所述Si具有较大蚀刻选择比的氧化物或者氮化物，例如可以选用SiN和SiON中的一种或者多种。
进一步，所述第一掩膜层203的厚度为50～5000埃，但并不局限于所述范围。
进一步，所述第一掩膜层203可以选用现有技术中常用的沉积方法，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。本发明中优选原子层沉积(ALD)法。
图案化所述第一掩膜层203，以在所述第一掩膜层203中形成若干开口，如图2C所示，以露出所述晶圆的背面。
其中，在该步骤中选用干法蚀刻以形成所述开口，例如选用气体蚀刻来形成所述开口，在本发明中可以根据所选材料的不同来选择蚀刻气体，例如在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种，所述蚀刻压力可以为20-300mTorr，功率为200-600W。
进一步，在本发明将所述晶圆的背面人为的划分为若干区域，例如由晶圆的中心为参照，由内向外将所述晶圆划分为若干区域，以使所述若干开口分别位于不同的区域中。
例如，所述晶圆划分为三个区域，第一区域为到所述基片的中心的距离为0-70mm范围内的区域，第二区域为到所述基片的中心的距离为70-140mm范围内的区域，第三区域为到所述基片的中心的距离为140-200mm范围内的区域。
或者所述晶圆划分为N个区域，其中N为大于2的自然数，进而将所述蚀刻步骤分为N个步骤分别进行蚀刻，需要说明的是，在蚀刻相对内侧的区域的同时，也会蚀刻相对外侧的区域。
执行步骤二，在所述第一掩膜层上以及露出的所述第二表面上形成第二掩膜层204。
具体地，如图2D所示，在该步骤中所述第二掩膜层选用光刻胶层，以方便在后续的步骤中在同一腔室中使用一个光罩即可通过若干步骤对所述第二掩膜层进行图案化。
执行步骤三，图案化所述第二掩膜层，以在所述第二掩膜层中形成第三开口，以露出所述第三区域中的所述第一开口。
具体地，如图2D所示，在该步骤中对所述第二掩膜层进行曝光显影，然后去除位于最外侧区域中的所述第二掩膜层，以在所述第二掩膜层中形成第三开口，以露出所述最外侧区域中的所述第一开口，例如以露出所述第三区域中的所述第一开口。
执行步骤四，以所述第三区域中的所述第一开口为掩膜蚀刻所述晶圆，以在第三区域中形成若干凹槽。
具体地，如图2E所示，以所述第一掩膜层中露出的所述开口为掩膜蚀刻所述晶圆，以在第三区域中形成若干凹槽。
其中在所述第三区域中形成所述凹槽即可，所述凹槽的深度需要根据外侧区域和中心区域的蚀刻速率差值以及目标深度尽心设定，并不局限于某一数值范围。
执行步骤五，蚀刻所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第二区域中的所述第一开口。
具体地，如图2F所示，在该步骤中对所述第二掩膜层进行曝光显影，然后去除位于第二区域中的所述二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述最外侧区域中的所述第一开口，例如以露出所述第二区域中的所述第一开口。
执行步骤六，以所述第二区域中的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽，同时继续原位蚀刻所述第三区域中的凹槽。
具体地，如图2G所示，以所述第一掩膜层中露出的所述开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽。
其中在所述第二区域中形成所述凹槽即可，所述凹槽的深度需要根据外侧区域和中心区域的蚀刻速率差值以及目标深度尽心设定，并不局限于某一数值范围。
在该步骤中蚀刻所述晶圆以在第二区域中形成若干凹槽的同时继续原位蚀刻所述第三区域中的凹槽。
执行步骤七，去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口。
具体地，通过灰化方法去除剩余的所述第二掩膜层，以形成露出所述第一区域中的所述第一开口。
执行步骤八，以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻第一区域和所述第二区域中的所述凹槽，以在所述第一区域和所述第二区域中形成深度一致的图案。
其中，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案，如图2H-2I所示。
最后去除剩余的所述第一掩膜层203，如图2I所示。
至此，完成了本发明实施例的制备所述半导体气器件的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
在本发明中为了克服晶圆背面工艺中沟槽或者开口的蚀刻深度不一致的问题，提供了一种新的制备方法，在所述方法中将所述晶圆的背面有内至外划分为若干区域，在所述晶圆上形成图案化第一掩膜层，然后形成第二掩膜层，以覆盖所述第一掩膜层，然后按照由外至内的顺序依次图案化所述第二掩膜层，以露出所述第一掩膜层中的开口，然后以所述开口掩膜蚀刻所述晶圆，至位于最中心区域的所述第二掩膜层去除，全部露出所述第一掩膜层中的开口图案，然后继续蚀刻所述晶圆，至形成深度一样的凹槽或开口。
其中，所述第二掩膜层的图案化以及所述晶圆的蚀刻均在同一蚀刻腔室内完成，因此为原位蚀刻。
其中，所述第一掩膜层包括硬掩膜层；所述第二掩膜层包括光刻胶层。
可选地，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案。
例如，在不修改原有光罩的状况下，先沉积一层硬掩膜层然后再旋涂光阻并显影，之后通过刻蚀工艺将硬掩膜层打开，接下来再旋涂光阻并显影将图形外圈打开并刻蚀(需要一张低等级的光罩)，实施部分刻蚀后将光阻灰化并继续进行刻蚀到需要的深度，这样通过两步刻蚀来达到刻蚀深度一致的目的(在同一个刻蚀机台来完成，即先刻蚀，再在刻蚀机台里直接灰化光阻，之后再进行第二次刻蚀)。
本发明为了解决现有技术背面蚀刻(Silicon Etch)深度的一致性不好，导致影响到正面的器件的问题，提供了一种半导体器件的制备方法，在所述方法中将所述晶圆由内向外划分为若干区域，并按照由外向内的顺序，依次蚀刻所述若干区域，以避免中心区域蚀刻速度过快，深度过大，从而造成深度不均一的问题。通过对所述工艺流程的优化，改善晶圆刻蚀深度不一致对器件带来的问题，提高了产品的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例三
本发明实施例提供一种半导体器件，其采用前述实施例一或二中的制造方法制备获得。所述半导体器件制备时将所述晶圆由内向外划分为若干区域，并按照由外向内的顺序，依次蚀刻所述若干区域，以避免中心区域蚀刻速度过快，深度过大，从而造成深度不均一的问题。通过对所述工艺流程的优化，改善晶圆刻蚀深度不一致对器件带来的问题，提高了产品的性能和良率。
实施例四
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件包括根据实施例一所述的半导体器件的制造方法制造的半导体器件，或包括实施例二所述的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一或二所述的半导体器件的制造方法所制得的半导体器件，所述半导体器件制备时将所述晶圆由内向外划分为若干区域，并按照由外向内的顺序，依次蚀刻所述若干区域，以避免中心区域蚀刻速度过快，深度过大，从而造成深度不均一的问题。通过对所述工艺流程的优化，改善晶圆刻蚀深度不一致对器件带来的问题，提高了产品的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供晶圆，所述晶圆具有第一表面和与之相对的第二表面，在所述第一表面上形成有前端器件，在所述第二表面上形成具有若干第一开口的第一掩膜层，其中所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域和第二区域；
在所述第一掩膜层上以及所述第二表面上形成第二掩膜层；
图案化所述第二掩膜层，以在所述第二掩膜层中形成第二开口，以露出所述第二区域中的所述第一开口；
以露出的所述第一开口为掩膜蚀刻所述晶圆，以在第二区域中形成若干凹槽；
去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述第二区域中的所述凹槽，以在所述第一区域和所述第二区域中形成深度一致的图案。
2.根据权利要求1所述的方法，其特征在于，所述晶圆的第二表面从所述晶圆的中心由内向外至少划分为第一区域、第二区域和第三区域；
图案化所述第二掩膜层，以在所述第二掩膜层中形成第三开口，以露出所述第三区域中的所述第一开口；
以所述第三区域中的所述第一开口为掩膜蚀刻所述晶圆，以在第三区域中形成若干凹槽；
蚀刻所述第二掩膜层，以去除所述第二区域上方的所述第二掩膜层，以露出所述第二区域中的所述第一开口；
以所述第二区域中的所述第一开口为掩膜原位蚀刻所述晶圆，以在所述第二区域中形成凹槽，同时继续原位蚀刻所述第三区域中的凹槽；
去除剩余的所述第二掩膜层，以露出所述第一区域中的所述第一开口；
以所述第一区域中的所述第一开口为掩膜原位蚀刻所述晶圆，同时继续蚀刻所述第二区域中的所述凹槽和所述第三区域中的所述凹槽，以在所述第一区域、所述第二区域和所述第三区域中形成深度一致的图案。
3.根据权利要求1或2所述的方法，其特征在于，蚀刻所述第二掩膜层和蚀刻所述晶圆的步骤均在同一蚀刻腔室进行。
4.根据权利要求1或2所述的方法，其特征在于，所述第一掩膜层包括硬掩膜层；
所述第二掩膜层包括光刻胶层。
5.根据权利要求4所述的方法，其特征在于，对所述光刻胶层进行曝光显影，以露出位于所述晶圆中心外侧区域中的所述第一开口，蚀刻所述晶圆，然后在蚀刻腔室中直接灰化，在所述蚀刻腔室中继续蚀刻所述晶圆，以在所述晶圆中形成深度一致的图案。
6.根据权利要求1或4所述的方法，其特征在于，所述第一掩膜层选用与所述晶圆具有蚀刻选择性的氮化物或氧化物。
7.根据权利要求1或4所述的方法，其特征在于，所述第一掩膜层的厚度为50～5000埃。
8.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括去除所述第一掩膜层的步骤。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至8之一所述方法制备得到。
10.一种电子装置，其特征在于，包括权利要求9所述的半导体器件。
CN201610343965.XA 2016-05-23 2016-05-23 一种半导体器件及其制造方法和电子装置 Active CN107416761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610343965.XA CN107416761B (zh) 2016-05-23 2016-05-23 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610343965.XA CN107416761B (zh) 2016-05-23 2016-05-23 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN107416761A true CN107416761A (zh) 2017-12-01
CN107416761B CN107416761B (zh) 2019-06-28

Family

ID=60422018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610343965.XA Active CN107416761B (zh) 2016-05-23 2016-05-23 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN107416761B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033947B2 (en) * 2003-03-11 2006-04-25 Taiwan Seminconductor Manufacturing Co Ltd Dual trench alternating phase shift mask fabrication
CN1789007A (zh) * 2004-11-04 2006-06-21 Lg.菲利浦Lcd株式会社 印版及其制造方法
CN102779780A (zh) * 2012-07-25 2012-11-14 上海华力微电子有限公司 一种形成无负载效应大尺寸沟槽的方法
CN103065959A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种减小硅刻蚀负载效应的方法
CN104326438A (zh) * 2013-07-22 2015-02-04 大西洋惯性系统有限公司 反应性离子蚀刻

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033947B2 (en) * 2003-03-11 2006-04-25 Taiwan Seminconductor Manufacturing Co Ltd Dual trench alternating phase shift mask fabrication
CN1789007A (zh) * 2004-11-04 2006-06-21 Lg.菲利浦Lcd株式会社 印版及其制造方法
CN103065959A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种减小硅刻蚀负载效应的方法
CN102779780A (zh) * 2012-07-25 2012-11-14 上海华力微电子有限公司 一种形成无负载效应大尺寸沟槽的方法
CN104326438A (zh) * 2013-07-22 2015-02-04 大西洋惯性系统有限公司 反应性离子蚀刻

Also Published As

Publication number Publication date
CN107416761B (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
TW201234482A (en) Feature size reduction
CN105826197A (zh) 一种半导体器件及其制造方法、电子装置
US20130316470A1 (en) Method which can form contact holes in wafer of semiconductor
CN108117043B (zh) 一种半导体器件及制备方法、电子装置
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
US9573805B2 (en) MEMS pressure sensor and method of manufacturing the same
CN108010835A (zh) 一种半导体器件及其制作方法、电子装置
CN108083225A (zh) 一种mems器件及其制备方法、电子装置
CN107416761A (zh) 一种半导体器件及其制造方法和电子装置
CN109711230A (zh) 一种半导体指纹传感器及其制作方法、电子装置
CN106960819A (zh) 一种半导体器件及其制造方法、电子装置
CN102437092A (zh) 一种半导体通孔开设方法
CN108550596A (zh) 器件结构形成方法以及图像传感器形成方法
CN107658268B (zh) 一种半导体器件及制备方法、电子装置
CN108573953B (zh) 一种半导体器件及其制备方法和电子装置
CN107665822B (zh) 一种半导体器件及其制作方法、电子装置
CN106033717A (zh) 半导体器件制作方法、半导体器件及电子装置
CN107619019A (zh) 一种mems器件及其制造方法和电子装置
CN107304039A (zh) 一种半导体器件及其制作方法和电子装置
CN105502279B (zh) 一种半导体器件及其制造方法、电子装置
CN108609575B (zh) 一种mems器件及其制备方法、电子装置
CN105565252B (zh) 一种mems器件及其制备方法、电子装置
CN106365109A (zh) 一种mems器件及其制备方法、电子装置
CN107403754A (zh) 一种半导体器件及其制作方法、电子装置
CN106910752A (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant