CN116130555B - 在半导体脊型结构上制作电极的方法 - Google Patents

在半导体脊型结构上制作电极的方法 Download PDF

Info

Publication number
CN116130555B
CN116130555B CN202310066786.6A CN202310066786A CN116130555B CN 116130555 B CN116130555 B CN 116130555B CN 202310066786 A CN202310066786 A CN 202310066786A CN 116130555 B CN116130555 B CN 116130555B
Authority
CN
China
Prior art keywords
ridge waveguide
waveguide structure
silicon nitride
nitride layer
top end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310066786.6A
Other languages
English (en)
Other versions
CN116130555A (zh
Inventor
鲍士伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Suna Photoelectric Co ltd
Original Assignee
Suzhou Suna Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Suna Photoelectric Co ltd filed Critical Suzhou Suna Photoelectric Co ltd
Priority to CN202310066786.6A priority Critical patent/CN116130555B/zh
Publication of CN116130555A publication Critical patent/CN116130555A/zh
Application granted granted Critical
Publication of CN116130555B publication Critical patent/CN116130555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明揭示了在半导体脊型结构上制作电极的方法，包括：S1、在半导体光电器件的外延片表面形成氮化硅层；S2、在所述外延片中加工出脊波导结构；S3、保留覆盖在脊波导结构顶端面上的氮化硅层，将覆盖在外延片表面的其余区域上的氮化硅层去除；S4、在外延片表面形成氧化硅层，并使氧化硅层至少连续覆盖余留在脊波导结构顶端面上的氮化硅层和脊波导结构的侧壁；S5、将覆盖在脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，以使脊波导结构顶端面至少部分暴露出，并保留覆盖在脊波导结构侧壁上的氧化硅层，之后在脊波导结构顶端面及余留的氧化硅层表面设置电极。通过本发明的方法，放宽了刻蚀工艺时间的容差。

Description

在半导体脊型结构上制作电极的方法
技术领域
本发明属于半导体光电子器件技术领域，具体涉及一种在半导体脊型结构上制作电极的方法。
背景技术
光通信系统中，光芯片是其核心器件。脊波导结构，是光芯片中一种常见结构。为保障光芯片的性能和可靠性，在脊波导上方制备电极的时候，需要通过钝化层对脊波导的侧壁做保护。脊波导的宽度一般在1.5～2μm左右，其高度一般也在1.5～2μm左右。在光刻和刻蚀工艺过程中，如何露出脊波导的顶部，并且控制好脊波导的侧壁上的钝化层不被刻蚀掉，在脊波导上方制备电极的工艺难点。
行业内通常采用两种方式来光刻和刻蚀脊波导上方需制备电极的区域。第一种是采用光刻线宽和套刻精度较高的步进式光刻机，直接在脊波导上方光刻出一块窄于脊波导宽度(一般为1.5～2μm左右)的区域。然而，步进式光刻机成本太高；第二种常见方法是通过先后制备两层不同的光刻胶，第一层光刻胶不做光刻，通过第二层光刻胶定义出刻蚀区域，然后刻蚀第一层光刻胶和脊波导上方的钝化层，难点在于对刻蚀速率的把控，时间短则可能未将脊波导上方的钝化层刻透，时间长则可能将脊波导侧壁的钝化层刻蚀掉。
发明内容
本发明的主要目的在于提供一种在半导体脊型结构上制作电极的方法，以克服现有技术中存在的不足。
为实现前述发明目的，本发明实施例采用的技术方案包括：
本发明提供了一种在半导体脊型结构上制作电极的方法，包括如下步骤：
包括如下步骤：
S1、在半导体光电器件的外延片表面形成氮化硅层；
S2、在所述外延片中加工出脊波导结构；
S3、保留覆盖在所述脊波导结构顶端面上的氮化硅层，而将覆盖在所述外延片表面的其余区域上的氮化硅层去除；
S4、在所述外延片表面形成氧化硅层，并使所述氧化硅层至少连续覆盖余留在所述脊波导结构顶端面上的氮化硅层和所述脊波导结构的侧壁；
S5、将覆盖在所述脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，以使所述脊波导结构顶端面至少部分暴露出，并保留覆盖在所述脊波导结构侧壁上的氧化硅层，之后在所述脊波导结构顶端面及余留的氧化硅层表面设置电极。
进一步地，步骤S1具体包括：在衬底上生长半导体材料，形成所述外延片。
进一步地，步骤S2具体包括：先采用光刻工艺在所述外延片上定义出所述脊波导结构的形貌，之后对于所述外延片进行刻蚀，从而在所述外延片中形成所述脊波导结构。
进一步地，步骤S3具体包括：通过光刻胶保护住所述脊波导结构顶端面上的氮化硅层，之后对覆盖在所述外延片表面的其余区域上的氮化硅层进行刻蚀，最后去除光刻胶，保留覆盖在所述脊波导结构顶端面上的氮化硅层。
进一步地，步骤S5具体包括：通过光刻胶定义出所述脊波导结构上方电极区域，将覆盖在所述脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，直至露出氮化硅层，继续刻蚀去除氮化硅层和氧化硅层，至在所述脊波导结构侧壁上保留覆盖有氧化硅层，去除光刻胶，之后在所述脊波导结构顶端面及余留的氧化硅层表面设置电极。
与现有技术相比，本发明具有如下有益效果：
本发明通过利用氮化硅刻蚀速率远大于氧化硅刻蚀速率的特性，实现刻蚀完毕脊波导上方氮化硅，同时保留脊波导侧壁氧化硅作为钝化层，且该方法采用常规的光刻设备即可实现，降低了设备成本，此外，该方法还规避了多层光刻胶方法中刻蚀时间容差小的缺点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图13是本申请一实施方式中在半导体脊型结构上制作电极的方法的流程示意图。
附图标记说明：1.衬底，2、有源层，3、光栅，4、欧姆接触层，5、氮化硅层，6、光刻胶，7、光刻胶，8、氧化硅层，9、光刻胶，10、金属电极。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例的一个方面提供了一种在半导体脊型结构上制作电极的方法，包括如下步骤：
S1、在半导体光电器件的外延片表面形成氮化硅层；
S2、在所述外延片中加工出脊波导结构；
S3、保留覆盖在所述脊波导结构顶端面上的氮化硅层，而将覆盖在所述外延片表面的其余区域上的氮化硅层去除；
S4、在所述外延片表面形成氧化硅层，并使所述氧化硅层至少连续覆盖余留在所述脊波导结构顶端面上的氮化硅层和所述脊波导结构的侧壁；
S5、将覆盖在所述脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，以使所述脊波导结构顶端面至少部分暴露出，并保留覆盖在所述脊波导结构侧壁上的氧化硅层，之后在所述脊波导结构顶端面及余留的氧化硅层表面设置电极。
在一些优选实施例中，步骤S1具体包括：在衬底上生长半导体材料，形成所述外延片。
在一些更为优选的实施例中，所述半导体材料包括至少自下而上依次设置的有源层、光栅和欧姆接触层。
在一些优选实施例中，步骤S2具体包括：先采用光刻工艺在所述外延片上定义出所述脊波导结构的形貌，之后对于所述外延片进行刻蚀，从而在所述外延片中形成所述脊波导结构。
在一些优选实施例中，步骤S3具体包括：通过光刻胶保护住所述脊波导结构顶端面上的氮化硅层，之后对覆盖在所述外延片表面的其余区域上的氮化硅层进行刻蚀，最后去除光刻胶，保留覆盖在所述脊波导结构顶端面上的氮化硅层。
在一些优选实施例中，步骤S5具体包括：通过光刻胶定义出所述脊波导结构上方电极区域，将覆盖在所述脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，直至露出氮化硅层，继续刻蚀去除氮化硅层和氧化硅层，至在所述脊波导结构侧壁上保留覆盖有氧化硅层，去除光刻胶，之后在所述脊波导结构顶端面及余留的氧化硅层表面设置电极。
在一些优选实施例中，所述氮化硅层的厚度为50nm-500nm。
在一些优选实施例中，所述氧化硅层的厚度为50nm-500nm。
在一些优选实施例中，所述脊波导结构的顶端面位于所述外延片的p型侧。
在一些优选实施例中，所述电极包括金属电极。
本发明实施例通过利用氮化硅刻蚀速率远大于氧化硅刻蚀速率的特性，实现刻蚀完毕脊波导上方氮化硅，同时保留脊波导侧壁氧化硅作为钝化层，且该方法采用常规的光刻设备即可实现，降低了设备成本，此外，该方法还规避了多层光刻胶方法中刻蚀时间容差小的缺点。
下面结合附图1至附图13对本发明做进一步说明。
实施例
本实施例在半导体脊型结构上制作电极的方法，以外延片的p型侧制备金属电极进行说明，包括如下步骤：
(1)提供衬底1(InGaAsP)，且衬底1(InGaAsP)上自下而上依次设置有源层2(InP)、光栅3(InGaAsP)和欧姆接触层4(InGaAs)，形成半导体光电器件的外延片；
(2)如图1所示，在欧姆接触层4的表面沉积厚度为50nm-500nm的氮化硅层5；
(3)如图2所示，先采用光刻工艺通过光刻胶6在外延片上定义出脊波导结构的形貌，如图3和4所示，之后对于氮化硅层5、欧姆接触层4、光栅3和有源层2依次进行刻蚀，从而在外延片中形成脊波导结构；
(4)如图5所示，通过光刻胶7保护住脊波导结构顶端面上的氮化硅层5，如图6所示，之后对覆盖在外延片表面的其余区域上的氮化硅层5进行刻蚀，如图7所示，最后去除光刻胶7，保留覆盖在脊波导结构顶端面上的氮化硅层5；
(5)如图8所示，在外延片表面沉积厚度为50nm-500nm的氧化硅层8，并使氧化硅层8至少连续覆盖余留在脊波导结构顶端面上的氮化硅层5和脊波导结构的侧壁；
(6)如图9所示，通过光刻胶9定义出脊波导结构上方P面金属电极区域；
(7)如图10所示，将覆盖在脊波导结构顶端面上的氧化硅层8和氮化硅层5至少部分刻蚀去除，直至露出氮化硅层5，如图11所示，继续刻蚀去除氮化硅层5和氧化硅层8，其中氮化硅刻蚀速率远大于氧化硅的刻蚀速率，所以脊波导结构顶部的氮化硅层5会先于氧化硅层8刻蚀完毕，至在脊波导结构侧壁上保留覆盖有氧化硅层8作钝化层；
(8)如图12所示，去除光刻胶9，如图13所示，在脊波导结构顶端面及余留的氧化硅层8表面制作金属电极10。
此外，本案发明人还参照前述实施例，以本说明书述及的其它原料、工艺操作、工艺条件进行了试验，并均获得了较为理想的结果。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (9)

1.一种在半导体脊型结构上制作电极的方法，其特征在于包括如下步骤：
S1、在半导体光电器件的外延片表面形成氮化硅层；
S2、在所述外延片中加工出脊波导结构；
S3、保留覆盖在所述脊波导结构顶端面上的氮化硅层，而将覆盖在所述外延片表面的其余区域上的氮化硅层去除；
S4、在所述外延片表面形成氧化硅层，并使所述氧化硅层至少连续覆盖余留在所述脊波导结构顶端面上的氮化硅层和所述脊波导结构的侧壁；
S5、将覆盖在所述脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，以使所述脊波导结构顶端面至少部分暴露出，并保留覆盖在所述脊波导结构侧壁上的氧化硅层，之后在所述脊波导结构顶端面及余留的氧化硅层表面设置电极。
2.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于，步骤S1具体包括：在衬底上生长半导体材料，形成所述外延片。
3.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于，步骤S2具体包括：先采用光刻工艺在所述外延片上定义出所述脊波导结构的形貌，之后对于所述外延片进行刻蚀，从而在所述外延片中形成所述脊波导结构。
4.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于，步骤S3具体包括：通过光刻胶保护住所述脊波导结构顶端面上的氮化硅层，之后对覆盖在所述外延片表面的其余区域上的氮化硅层进行刻蚀，最后去除光刻胶，保留覆盖在所述脊波导结构顶端面上的氮化硅层。
5.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于，步骤S5具体包括：通过光刻胶定义出所述脊波导结构上方电极区域，将覆盖在所述脊波导结构顶端面上的氧化硅层和氮化硅层至少部分刻蚀去除，直至露出氮化硅层，继续刻蚀去除氮化硅层和氧化硅层，至在所述脊波导结构侧壁上保留覆盖有氧化硅层，去除光刻胶，之后在所述脊波导结构顶端面及余留的氧化硅层表面设置电极。
6.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于：所述氮化硅层的厚度为50nm-500nm。
7.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于：所述氧化硅层的厚度为50nm-500nm。
8.根据权利要求1所述的在半导体脊型结构上制作电极的方法，其特征在于：所述脊波导结构的顶端面位于所述外延片的p型侧。
9.根据权利要求1或8所述的在半导体脊型结构上制作电极的方法，其特征在于：所述电极包括金属电极。
CN202310066786.6A 2023-01-17 2023-01-17 在半导体脊型结构上制作电极的方法 Active CN116130555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310066786.6A CN116130555B (zh) 2023-01-17 2023-01-17 在半导体脊型结构上制作电极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310066786.6A CN116130555B (zh) 2023-01-17 2023-01-17 在半导体脊型结构上制作电极的方法

Publications (2)

Publication Number Publication Date
CN116130555A CN116130555A (zh) 2023-05-16
CN116130555B true CN116130555B (zh) 2024-02-09

Family

ID=86296987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310066786.6A Active CN116130555B (zh) 2023-01-17 2023-01-17 在半导体脊型结构上制作电极的方法

Country Status (1)

Country Link
CN (1) CN116130555B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308461A (ja) * 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518741B (en) * 2001-02-09 2003-01-21 Ind Tech Res Inst Fabrication method of edge-emitting or edge-coupled waveguide electro-optic device
KR100580623B1 (ko) * 2003-08-04 2006-05-16 삼성전자주식회사 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법
US7598104B2 (en) * 2006-11-24 2009-10-06 Agency For Science, Technology And Research Method of forming a metal contact and passivation of a semiconductor feature

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308461A (ja) * 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法

Also Published As

Publication number Publication date
CN116130555A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN109216168B (zh) 图案化方法
KR20130082333A (ko) 반도체 장치의 제조 방법
CN114446769A (zh) 半导体器件的制备方法
CN116130555B (zh) 在半导体脊型结构上制作电极的方法
KR100203307B1 (ko) 레이저 다이오드의 제조방법
EP1864331B1 (en) Process for forming a planar diode using one mask
CN115249617B (zh) 半导体器件及其制备方法
US11721553B2 (en) Formation method of semiconductor device using mask layer and sidewall spacer material layer to form trenches
CN113800463A (zh) 一种芯片间导电桥结构及制造方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
KR100313543B1 (ko) 플랫 롬 제조방법
US10777450B2 (en) Semiconductor substrate and method of processing the same
CN116072531B (zh) 一种在半导体功能区侧面制作电极的方法
US10943819B2 (en) Semiconductor structure having a plurality of capped protrusions
US20240047590A1 (en) Method of manufacturing a light-receiving element and light-receiving element
US20230377974A1 (en) Moat coverage with dielectric film for device passivation and singulation
US5234849A (en) Method of preparing a high electron mobility field effect transistor
US5792671A (en) Method of manufacturing semiconductor device
KR0166203B1 (ko) 반도체장치의 콘택 형성방법
US20200168761A1 (en) Method for manufacturing light-emitting element
KR100358046B1 (ko) 플래시 메모리 소자의 제조방법
KR0172467B1 (ko) 금속배선 마스크의 얼라인먼트 키 형성을 위한 반도체소자 제조방법
KR960006703B1 (ko) 반도체 소자의 배선 제조방법
CN117637877A (zh) 硅光器件及其制备方法
KR0128834B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant