CN110416088A - 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 - Google Patents
西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 Download PDFInfo
- Publication number
- CN110416088A CN110416088A CN201910694171.1A CN201910694171A CN110416088A CN 110416088 A CN110416088 A CN 110416088A CN 201910694171 A CN201910694171 A CN 201910694171A CN 110416088 A CN110416088 A CN 110416088A
- Authority
- CN
- China
- Prior art keywords
- groove
- sigma
- etching
- wet
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005530 etching Methods 0.000 title claims abstract description 40
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000005516 engineering process Methods 0.000 claims abstract description 29
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 34
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 7
- 239000006227 byproduct Substances 0.000 claims description 6
- 238000004886 process control Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Abstract
本发明涉及西格玛沟槽刻蚀方法和锗硅外延层的形成方法及PMOS器件，涉及半导体集成电路制造技术，通过在干法刻蚀后进行两次湿法刻蚀，第一次湿法刻蚀形成西格玛沟槽的初始形貌，第二次湿法刻蚀控制西格玛沟槽的关键尺寸，以此提高对西格玛沟槽形貌的控制能力，进而提高PMOS器件性能及器件间参数的一致性。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种西格玛沟槽刻蚀方法和锗硅外延层的形成方法及PMOS器件。
背景技术
在半导体集成电路制造技术领域，随着半导体技术的发展，各种半导体器件的特征尺寸不断减小，且对半导体器件性能的要求越来越高。应力沟道晶体管，在集成电路工业中被广泛的研究，利用镶嵌的SiGE技术，可以显著的提高沟道的载流子迁移率，从而提高器件的性能，进而不断地微缩晶体管的尺寸，实现更大规模的集成度。
压应力可以提高PMOS器件的驱动电流。然而，伴随着CMOS技术集成度的日益增大以及关键尺寸的日渐缩小，传统CMOS工艺中采用的应力拉升方式已经无法满足器件对于PMOS驱动电流的要求，特别是随着CMOS技术进入28nm及以下关键尺寸后，为了进一步增加PMOS区的压应力，必须采用锗硅(SiGe)外延技术来达到器件大幅微缩后加大PMOS的压应力的需求。请参阅图1，图1为锗硅外延增加PMOS压应力的示意图。如图1所示，通过锗硅(SiGe)外延技术在PMOS的漏源区形成锗硅外延层，以提高PMOS器件的性能。
锗硅外延技术首先在PMOS器件的漏源区形成西格玛(Sigma)沟槽结构，然后在Sigma沟槽结构中形成外延层。在锗硅(SiGe)外延技术中，西格玛沟槽形貌是影响PMOS器件参数(如驱动电流)的关键因数，因此西格玛沟槽刻蚀的关键尺寸和稳定性决定了器件性能和稳定性。
发明内容
本发明的目的在于提供一种西格玛沟槽刻蚀方法，以提高对西格玛沟槽形貌的控制能力，进而提高PMOS器件性能及器件间参数的一致性。
本发明提供的西格玛沟槽刻蚀方法，包括：S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；S2：进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽；S3：进行第一次湿法刻蚀，刻蚀半导体衬底沟槽以形成西格玛沟槽初始形貌；以及S4：进行第二次湿法刻蚀，刻蚀西格玛沟槽初始形貌以形成西格玛沟槽。
更进一步的，在S3中，第一次湿法刻蚀工艺持续的时间为140秒至220秒之间。
更进一步的，在S3中，使用DHF+TMAH+SC1进行湿法刻蚀半导体衬底沟槽以形成西格玛沟槽初始形貌。
更进一步的，在S3之后与S4之前还包括步骤Sa：测量S3中形成的西格玛沟槽初始形貌的尺寸，并根据测得的西格玛沟槽始形貌的尺寸计算S4中的第二次湿法刻蚀工艺所需的刻蚀时间。
更进一步的，利用光学关键尺寸度量机台测量S3中形成的西格玛沟槽初始形貌的关键尺寸，先进制程控制系统根据测得的西格玛沟槽初始形貌的关键尺寸计算第二次湿法刻蚀工艺所需的刻蚀时间。
更进一步的，S4中的第二次湿法刻蚀工艺的刻蚀时间为50秒至100秒之间。
更进一步的，在S4中，使用TMAH进行湿法刻蚀西格玛沟槽初始形貌以形成西格玛沟槽。
更进一步的，在S2之后还包括步骤Sb：湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物。
更进一步的，在步骤Sb中使用DHF+SPM+SC1进行湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物。
更进一步的，步骤S1中，在半导体衬底上的有源区内还形成有P阱，在P阱上形成有NMOS的栅极结构，另在步骤S1之后，还包括步骤Sc：在半导体衬底上形成氮化硅层，氮化硅层形成PMOS的栅极结构的侧墙和NMOS的栅极结构的侧墙；Sd：对氮化硅表面处理工艺；以及Se：用光刻胶将NMOS区覆盖，形成NMOS区阻挡层。
更进一步的，步骤S2中，采用卤族元素气体进行干法刻蚀工艺。
本发明还提供一种锗硅外延层的形成方法，在上述的西格玛沟槽刻蚀方法形成西格玛沟槽后，还包括：S5：湿法清洗西格玛沟槽；以及S6：在西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。
更进一步的，在步骤S5中使用SPM+SC1进行湿法清洗西格玛沟槽。
本发明还提供一种PMOS器件，在PMOS器件的漏源区内包括采用上述的锗硅外延层的形成方法形成的锗硅外延层。
本发明提供的西格玛沟槽刻蚀方法、锗硅外延层的形成方法及PMOS器件，通过在干法刻蚀后进行两次湿法刻蚀，第一次湿法刻蚀形成西格玛沟槽的初始形貌，第二次湿法刻蚀控制西格玛沟槽的关键尺寸，以此提高对西格玛沟槽形貌的控制能力，进而提高PMOS器件性能及器件间参数的一致性。
附图说明
图1为锗硅外延增加PMOS压应力的示意图。
图2a-2c为现有技术中形成西格玛沟槽结构的过程示意图。
图3为本发明一实施例的西格玛沟槽刻蚀方法的流程图。
图4a-4d为本发明一实施例的西格玛沟槽刻蚀的过程示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
西格玛沟槽刻蚀由一系列的干法刻蚀/湿法清洗/湿法刻蚀组成，西格玛沟槽刻蚀后的关键尺寸要求控制在原子级别的标准差，所以在干法刻蚀/湿法清洗/湿法刻蚀等三道工艺生产中，对于机台维护等本身能力的参数卡控都有着及其严苛的标准。请参阅图2a-2c，图2a-2c为现有技术中形成西格玛沟槽结构的过程示意图。现有技术中，首先，提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱(N-well)110，在N阱上形成有PMOS的栅极结构120和PMOS的源漏区130，如图2a所示；然后，进行干法刻蚀，在PMOS的源漏区130形成半导体衬底沟槽300，如图2b所示；然后，湿法刻蚀半导体衬底沟槽300形成西格玛沟槽400，如图2c所示。也即，现有技术中，先是透过干法刻蚀(DryETCH)制造西格玛沟槽的雏形，如图2b所示，然后湿法刻蚀(Wet ETCH)完成西格玛沟槽形貌。由于西格玛沟槽形成工艺对于器件电性影响十分巨大，所以对于西格玛沟槽关键尺寸(CD)的要求需要非常精准，避免因西格玛沟槽形貌变形而造成电性偏移。现有技术中，通常需通过干法刻蚀的先进制程控制(APC,advanced process control)系统控制刻蚀过程中由于制程或设备造成的偏差。因此对湿法刻蚀工艺要求极高，然后目前湿法刻蚀工艺并不能满足对其的高需求。
在本发明一实施例中，提供一种西格玛沟槽刻蚀方法，具体的，请参阅图3，图3为本发明一实施例的西格玛沟槽刻蚀方法的流程图，并请参阅图4a-4d，图4a-4d为本发明一实施例的西格玛沟槽刻蚀的过程示意图。本发明一实施例的西格玛沟槽刻蚀方法，包括：S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱(N-well)110，在N阱上形成有PMOS的栅极结构120和PMOS的源漏区130；S2：进行干法刻蚀，在PMOS的源漏区130形成半导体衬底沟槽300；S3：进行第一次湿法刻蚀，刻蚀半导体衬底沟槽300以形成西格玛沟槽初始形貌400’；S4：进行第二次湿法刻蚀，刻蚀西格玛沟槽初始形貌400’以形成西格玛沟槽400。
现有技术中，西格玛沟槽刻蚀工艺采用一次湿法刻蚀形成西格玛沟槽，导致一些晶圆出现西格玛沟槽关键尺寸大幅偏离要求范围的情况。本发明中，如上所述，在干法刻蚀后进行两次湿法刻蚀，第一次湿法刻蚀形成西格玛沟槽的初始形貌，第二次湿法刻蚀控制西格玛沟槽的关键尺寸，以此提高对西格玛沟槽形貌的控制能力，进而提高PMOS器件性能及器件间参数的一致性。
具体的，如图4a所示，提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱(N-well)110，在N阱上形成有PMOS的栅极结构120和PMOS的源漏区130，也即步骤S1；如图4b所示，进行干法刻蚀在PMOS的源漏区形130成半导体衬底沟槽300，也即步骤S2；如图4c所示，进行第一次湿法刻蚀，刻蚀半导体衬底沟槽300以形成西格玛沟槽初始形貌400’，也即步骤S3；如图4d所示，进行第二次湿法刻蚀，刻蚀西格玛沟槽初始形貌400’以形成西格玛沟槽400，也即步骤S4。
更具体的，在本发明一实施例中，在S3中，第一次湿法刻蚀工艺持续的时间为短数秒。更具体的，在本发明一实施例中，在S3中，第一次湿法刻蚀工艺持续的时间为140秒至220秒之间。如此通过短时间的第一次湿法刻蚀工艺完成西格玛沟槽形貌雏形。更具体的，在本发明一实施例中，在S3中，使用DHF+TMAH+SC1进行湿法刻蚀半导体衬底沟槽300以形成西格玛沟槽初始形貌400’。四甲基氢氧化铵溶液(TMAH)在<100>面和<111>面上对硅的刻蚀选择比可到40：1至70：1，所以可以将硅的湿法刻蚀停在<111>面，进而形成西格玛沟槽始形貌。
更具体的，在本发明一实施例中，本发明提供的西格玛沟槽刻蚀方法在S3之后与S4之前还包括步骤Sa：测量S3中形成的西格玛沟槽初始形貌400’的尺寸，并根据测得的西格玛沟槽始形貌400’的尺寸计算S4中的第二次湿法刻蚀工艺所需的刻蚀时间。并S4中的第二次湿法刻蚀工艺根据步骤Sa计算获得的刻蚀时间进行第二次湿法刻蚀。也即，在第一次湿法刻蚀工艺中形成西格玛沟槽始形貌400’，第二次湿法刻蚀工艺根据西格玛沟槽始形貌400’的尺寸精确控制第二次湿法刻蚀工艺的时间，如此可精确控制西格玛沟槽形貌的尺寸。更具体的，在本发明一实施例中，利用光学关键尺寸度量(OCD)机台测量S3中形成的西格玛沟槽初始形貌400’的关键尺寸(CD)，先进制程控制(APC,advanced process control)系统根据测得的西格玛沟槽初始形貌400’的关键尺寸(CD)计算第二次湿法刻蚀工艺所需的刻蚀时间。更具体的，在本发明一实施例中，S4中的第二次湿法刻蚀工艺的刻蚀时间为50秒至100秒之间。更具体的，在本发明一实施例中，在S4中，使用TMAH进行湿法刻蚀西格玛沟槽初始形貌400’以形成西格玛沟槽400。
更具体的，在本发明一实施例中，在S2之后还包括步骤Sb：湿法清洗半导体衬底沟槽300以清洗干法刻蚀后的副产物。更具体的，在本发明一实施例中，在步骤Sb中使用DHF+SPM+SC1进行湿法清洗半导体衬底沟槽300以清洗干法刻蚀后的副产物。
具体的，请参阅图4a，步骤S1中，在半导体衬底上的有源区内还形成有P阱(P-well)120，在P阱上形成有NMOS的栅极结构220。在此半导体衬底结构下，如图4a所示，在步骤S1之后，还包括步骤Sc：在半导体衬底上形成氮化硅层，氮化硅层形成PMOS的栅极结构120的侧墙和NMOS的栅极结构220的侧墙；Sd：对氮化硅表面处理工艺；以及Se：用光刻胶320将NMOS区覆盖，形成NMOS区阻挡层。之后再进行步骤S2，也即仅在PMOS的漏源区形成锗硅外延层，以提高PMOS器件的应力。
更具体的，在本发明一实施例中，步骤S2中，采用卤族元素气体进行干法刻蚀工艺，如HBr或Cl2。
更具体的，在本发明一实施例中，还提供一种锗硅外延层的形成方法，在上述的西格玛沟槽刻蚀方法的基础上，更包括S5：湿法清洗西格玛沟槽400；和S6：在西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。从而采用锗硅外延技术提高PMOS器件压应力，而提高PMOS器件性能。因锗硅外延的质量取决于西格玛沟槽的形状，而本发明采用两次湿法刻蚀工艺提高了西格玛沟槽刻蚀的关键尺寸的精确性，因此提高了PMOS器件性能。
更具体的，在本发明一实施例中，在步骤S5中使用SPM+SC1进行湿法清洗西格玛沟槽400。
更具体的，在本发明一实施例中，还提供一种PMOS器件，在PMOS器件的漏源区内包括采用上述方法形成的锗硅外延层。
综上所述，通过在干法刻蚀后进行两次湿法刻蚀，第一次湿法刻蚀形成西格玛沟槽的初始形貌，第二次湿法刻蚀控制西格玛沟槽的关键尺寸，以此提高对西格玛沟槽形貌的控制能力，进而提高PMOS器件性能及器件间参数的一致性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种西格玛沟槽刻蚀方法，其特征在于，包括：
S1：提供一半导体衬底，半导体衬底上包括由场氧化层隔离出的有源区，在有源区内形成有N阱，在N阱上形成有PMOS的栅极结构和PMOS的源漏区；
S2：进行干法刻蚀，在PMOS的源漏区形成半导体衬底沟槽；
S3：进行第一次湿法刻蚀，刻蚀半导体衬底沟槽以形成西格玛沟槽初始形貌；以及
S4：进行第二次湿法刻蚀，刻蚀西格玛沟槽初始形貌以形成西格玛沟槽。
2.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，在S3中，第一次湿法刻蚀工艺持续的时间为140秒至220秒之间。
3.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，在S3中，使用DHF+TMAH+SC1进行湿法刻蚀半导体衬底沟槽以形成西格玛沟槽初始形貌。
4.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，在S3之后与S4之前还包括步骤Sa：测量S3中形成的西格玛沟槽初始形貌的尺寸，并根据测得的西格玛沟槽始形貌的尺寸计算S4中的第二次湿法刻蚀工艺所需的刻蚀时间。
5.根据权利要求4所述的西格玛沟槽刻蚀方法，其特征在于，利用光学关键尺寸度量机台测量S3中形成的西格玛沟槽初始形貌的关键尺寸，先进制程控制系统根据测得的西格玛沟槽初始形貌的关键尺寸计算第二次湿法刻蚀工艺所需的刻蚀时间。
6.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，S4中的第二次湿法刻蚀工艺的刻蚀时间为50秒至100秒之间。
7.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，在S4中，使用TMAH进行湿法刻蚀西格玛沟槽初始形貌以形成西格玛沟槽。
8.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，在S2之后还包括步骤Sb：湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物。
9.根据权利要求8所述的西格玛沟槽刻蚀方法，其特征在于，在步骤Sb中使用DHF+SPM+SC1进行湿法清洗半导体衬底沟槽以清洗干法刻蚀后的副产物。
10.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，步骤S1中，在半导体衬底上的有源区内还形成有P阱，在P阱上形成有NMOS的栅极结构，另在步骤S1之后，还包括步骤Sc：在半导体衬底上形成氮化硅层，氮化硅层形成PMOS的栅极结构的侧墙和NMOS的栅极结构的侧墙；Sd：对氮化硅表面处理工艺；以及Se：用光刻胶将NMOS区覆盖，形成NMOS区阻挡层。
11.根据权利要求1所述的西格玛沟槽刻蚀方法，其特征在于，步骤S2中，采用卤族元素气体进行干法刻蚀工艺。
12.一种锗硅外延层的形成方法，其特征在于，在根据权利要求1所述的西格玛沟槽刻蚀方法形成西格玛沟槽后，还包括：S5：湿法清洗西格玛沟槽；以及S6：在西格玛沟槽中进行锗硅外延生长，形成锗硅外延层。
13.根据权利要求12所述的锗硅外延层的形成方法，其特征在于，在步骤S5中使用SPM+SC1进行湿法清洗西格玛沟槽。
14.一种PMOS器件，其特征在于，在PMOS器件的漏源区内包括采用权利要求12所述的锗硅外延层的形成方法形成的锗硅外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910694171.1A CN110416088A (zh) | 2019-07-30 | 2019-07-30 | 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910694171.1A CN110416088A (zh) | 2019-07-30 | 2019-07-30 | 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110416088A true CN110416088A (zh) | 2019-11-05 |
Family
ID=68364227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910694171.1A Pending CN110416088A (zh) | 2019-07-30 | 2019-07-30 | 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416088A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610637A (zh) * | 2011-01-19 | 2012-07-25 | 台湾积体电路制造股份有限公司 | 制造应变的源极/漏极结构的方法 |
| CN102881592A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN106158647A (zh) * | 2015-04-13 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备工艺 |
-
2019
- 2019-07-30 CN CN201910694171.1A patent/CN110416088A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610637A (zh) * | 2011-01-19 | 2012-07-25 | 台湾积体电路制造股份有限公司 | 制造应变的源极/漏极结构的方法 |
| CN102881592A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN106158647A (zh) * | 2015-04-13 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9093533B2 (en) | FinFET structures having silicon germanium and silicon channels | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN102569195B (zh) | 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金 | |
| CN108573874B (zh) | 具有hkmg的nmos的制造方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| CN102437060B (zh) | 一种u型沟道的隧穿场效应晶体管的制造方法 | |
| CN104835755A (zh) | 一种离子注入损伤深度的测试方法 | |
| CN102543667B (zh) | 硅片上被对准层图形的形成方法 | |
| CN102339754B (zh) | 一种son结构mosfet的制备方法 | |
| US20180308977A1 (en) | Embedded sige process for multi-threshold pmos transistors | |
| CN102142383B (zh) | 阱区位置检测方法 | |
| CN104362096B (zh) | SiGe源漏MOS器件制造方法 | |
| CN110416088A (zh) | 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件 | |
| CN103165435A (zh) | 一种硅刻蚀工艺 | |
| US20140273388A1 (en) | Method of manufacturing the trench of u-shape | |
| US9117925B2 (en) | Epitaxial process | |
| US11563085B2 (en) | Transistors with separately-formed source and drain | |
| CN109065465B (zh) | 浅沟槽隔离台阶高度稳定性测量方法 | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
| US20140187051A1 (en) | Poly Removal for replacement gate with an APM mixture | |
| US8828833B1 (en) | System for controlling SiGe-to-gate spacing | |
| US6617258B1 (en) | Method of forming a gate insulation layer for a semiconductor device by controlling the duration of an etch process, and system for accomplishing same | |
| US11217483B2 (en) | Semiconductor structure and fabrication method thereof | |
| US8420480B2 (en) | Patterning a gate stack of a non-volatile memory (NVM) with formation of a gate edge diode | |
| CN106158647A (zh) | 半导体器件的制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191105 |
|
| RJ01 | Rejection of invention patent application after publication |