CN102881592A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102881592A
CN102881592A CN2011101979114A CN201110197911A CN102881592A CN 102881592 A CN102881592 A CN 102881592A CN 2011101979114 A CN2011101979114 A CN 2011101979114A CN 201110197911 A CN201110197911 A CN 201110197911A CN 102881592 A CN102881592 A CN 102881592A
Authority
CN
China
Prior art keywords
groove
coating
oxide skin
substrate
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101979114A
Other languages
English (en)
Other versions
CN102881592B (zh
Inventor
韦庆松
何永根
刘焕新
刘佳磊
李超伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110197911.4A priority Critical patent/CN102881592B/zh
Priority to US13/290,007 priority patent/US8372722B2/en
Publication of CN102881592A publication Critical patent/CN102881592A/zh
Application granted granted Critical
Publication of CN102881592B publication Critical patent/CN102881592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

本公开实施例提供了一种半导体器件制造方法。首先，通过干法刻蚀处理，在衬底中形成截面为大体矩形的凹槽。接着，通过各向异性的氧化处理，在凹槽的底部和侧壁上形成氧化物层，其中，凹槽侧壁上的氧化物层要比凹槽底部的氧化物层薄。之后，完全地去除凹槽侧壁上的氧化物层，仅保留凹槽底部上的部分氧化物层。然后，以凹槽底部上保留的氧化物层作为停止层，通过晶向选择性的湿法刻蚀处理，将凹槽的侧壁形成为具有∑形状。最后，去除凹槽底部上的氧化物层。本公开实施例的方法通过在凹槽底部形成硅氧化物层，作为后续晶向选择性的湿法刻蚀处理的停止层，从而防止了在形成∑形凹槽时出现尖的底部。

Description

半导体器件的制造方法
技术领域
本公开涉及制造半导体器件的方法，尤其是涉及制造包括具有嵌入式SiGe(eSiGe)的PMOS器件的半导体器件的方法。
背景技术
为了满足终端用户对小尺寸电子器件的需求，在改进的超大规模集成电路(VLSI)工艺中，采用应力技术来提高器件的性能。其中一种有效的方法是采用嵌入式SiGe(eSiGe)结构来提高PMOS器件沟道区的空穴迁移率。
在∑形状的eSiGe结构中，由于SiGe的晶格常数大于Si的晶格常数，而且∑形状的SiGe减小了源区和漏区之间的间距，所以有效地增大了沟道区中的应力。
图1A至1D示出了现有技术的在PMOS器件中形成∑形SiGe的方法。在Si衬底之上形成栅极介质层(未示出)和位于栅极介质层上的栅极以及位于栅极两侧侧壁上的侧壁间隔件(参见图1A)之后，通过干法刻蚀，在相邻栅极之间的Si衬底中形成截面是大体矩形形状的凹槽，如图1B所示。例如，可以选择衬底的表面的晶面方向为(100)。
接着，如图1C所示，采用具有晶向选择性的湿法刻蚀剂，例如包含四甲基氢氧化铵(TMAH)的蚀刻剂，对大体矩形的凹槽进行刻蚀，以将该凹槽扩展为∑形状。最后，如图1D所示，在所形成的∑形凹槽中外延生长SiGe，从而形成SiGe的源区和漏区。
本发明的发明人在对形成∑形SiGe的方法进行深入研究后发现上述现有技术的方法存在难以外延生长SiGe以及负载效应高的问题。
在图1C中所示的晶向选择性的湿法刻蚀过程中，例如在采用包含四甲基氢氧化铵(TMAH)的蚀刻剂时，沿<100>晶向的刻蚀速率远高于沿<111>晶向的刻蚀速率。由此，对于表面的晶面方向为(100)的衬底，难以控制刻蚀工艺条件，使得在凹槽两侧的(111)晶面相交之前停止刻蚀。于是，该晶向选择性的湿法刻蚀的结果往往导致凹槽的底部是尖的，而不是平的，如图1E中所示。这种形状的凹槽会导致在后续的工艺中难以进行SiGe外延生长，并使得所获得的半导体器件存在缺陷。
而且，在VLSI制造工艺中，衬底上不同区域中的器件密度可能不同。例如，用于制造静态随机存取存储器(SRAM)的区域的密度通常要高于用于制造逻辑器件的区域的密度。由于与湿法刻蚀相关联的负载效应，器件密度低的区域中的刻蚀要比器件密度高的区域中的刻蚀进行得更快。因此，在对整块衬底进行上述晶向选择性的湿法刻蚀处理时，若以低密度器件为准控制刻蚀工艺条件，会导致在高密度器件处的刻蚀不完全；而若以高密度器件为准控制刻蚀工艺条件，会导致高密度器件出现图1E中所示的底部为尖的∑形凹槽。
发明内容
为了消除或者至少部分地减轻现有技术中的一些或全部上述问题，提出了本发明。
本公开的实施例通过利用干法刻蚀在衬底中形成截面为大体矩形的凹槽、然后利用各向异性的氧化处理在该大体矩形的凹槽的底部形成氧化物层、接着以该氧化物层作为停止层对凹槽进行晶向选择性的湿法刻蚀，来防止出现尖底的∑形凹槽。
本公开的实施例提供了一种制造半导体器件的方法，包括以下步骤：在衬底中形成截面大体上为矩形的凹槽；利用各向异性的氧化处理，在所述凹槽的侧壁和底部上形成氧化物层，其中所述凹槽的侧壁上的氧化物层要比所述凹槽的底部上的氧化物层薄；通过第一各向同性湿法刻蚀处理，完全地去除所述凹槽侧壁上的氧化物层，并部分地去除所述凹槽底部上的氧化物层；以所述凹槽底部上的氧化物层作为停止层，对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的侧壁形成为具有∑形状；以及通过第二各向同性湿法刻蚀处理，去除所述凹槽底部上的氧化物层。
在一个实施例中，所述各向异性的氧化处理包括在对所述衬底施加偏置电压的情况下进行干法氧化处理。
在一个实施例中，在所述各向异性的氧化处理中，氧离子沿着与所述凹槽的侧壁基本上平行的方向被施加到所述凹槽中。
在一个实施例中，利用各向异性的氧化处理所获得的凹槽底部上的氧化物层的厚度为5埃至100埃。
在一个实施例中，利用各向异性的氧化处理所获得的凹槽侧壁上的氧化物层的厚度为3埃至10埃。
在一个实施例中，在经所述第一各向同性湿法刻蚀处理之后，所述凹槽底部上的氧化物层的厚度为2埃至97埃。
在一个实施例中，所述第一各向同性湿法刻蚀处理包括利用HF溶液或者HF蒸汽来去除氧化物层。
在一个实施例中，所述第二各向同性湿法刻蚀处理包括利用HF溶液或者HF蒸汽来去除氧化物层。
在一个实施例中，所述在衬底中形成截面大体上为矩形的凹槽的步骤包括：利用干法刻蚀处理，在衬底中形成所述截面大体上为矩形的凹槽。
在一个实施例中，所述在衬底中形成截面大体上为矩形的凹槽的步骤包括：在衬底上形成栅极介质层及位于栅极介质层上的栅极，栅极顶部形成有顶部掩模层；形成位于所述栅极两侧侧壁上的侧壁间隔件；以所述顶部掩模层和所述侧壁间隔件为掩模，对所述衬底进行干法刻蚀，以在相邻的侧壁间隔件之间的衬底中形成截面大体上为矩形的凹槽。
在一个实施例中，所述对所述凹槽进行晶向选择性的湿法刻蚀的步骤包括：采用四甲基氢氧化铵(TMAH)对所述凹槽进行湿法刻蚀。
在一个实施例中，所述晶向选择性的湿法刻蚀沿<100>晶向的刻蚀速率大于沿<111>晶向的刻蚀速率。
在一个实施例中，在所述衬底上形成的栅极为多晶硅栅。
在一个实施例中，在通过第二各向同性湿法刻蚀处理去除凹槽底部上的氧化物层之后，在∑形的凹槽内外延生长SiGe。
在一个实施例中，所述方法还包括在对所述衬底进行干法刻蚀之前在所述衬底中进行离子注入以形成源区和漏区。
在一个实施例中，所述方法还包括在凹槽内外延生长SiGe之后在所述衬底中进行离子注入以形成源区和漏区。
在一个实施例中，所述方法还包括在对所述衬底进行干法刻蚀之前，在要形成NMOS器件的区域上方形成掩模，而暴露要形成PMOS器件的区域。
本公开实施例的方法通过在凹槽底部形成氧化物层，作为后续晶向选择性的湿法刻蚀处理的停止层，从而防止了在形成∑形凹槽时出现尖的底部。
在本公开的实施例中，最终形成的∑形凹槽的深度主要是通过干法刻蚀处理来控制的，因此，本公开实施例的方法能够获得较低的负载效应值。
通过以下参照附图对本公开的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
附图作为说明书的一部分例示了本公开的实施例，并且连同说明书一起用于解释本发明的原理。各附图中相同的附图标记将指代相同的部件或步骤。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A至1D示出了现有技术的在PMOS器件中形成∑形SiGe的方法。其中，图1A示出了在衬底上形成的栅极和位于栅极两侧侧壁上的侧壁间隔件；图1B示出了通过干法刻蚀在相邻栅极之间的衬底中形成的截面为大体矩形的凹槽；图1C示出了对形成的矩形凹槽进行晶向选择性的湿法刻蚀，从而将该矩形凹槽扩展为∑形状；图1D示出在所形成的∑形凹槽中外延生长SiGe，从而形成SiGe的源区和漏区。
图1E示出了通过晶向选择性的湿法刻蚀在衬底中形成的底部为尖的凹槽。
图2是示意性地示出了根据本公开实施例的在PMOS器件的衬底中形成∑形凹槽的方法的流程图。
图3A至3F是示意性地示出在图2中的形成∑形凹槽的方法中的各步骤的截面图。其中，图3A示出了在衬底上形成的栅极介质层，在栅极介质层上的栅极、在栅极顶部的顶部掩模层以及位于栅极两侧侧壁上的侧壁间隔件；图3B示出了以顶部掩模层和侧壁间隔件为掩模，通过干法刻蚀在相邻侧壁间隔件之间的衬底中形成大体矩形的凹槽；图3C示出了通过各向异性的氧化处理，在凹槽底部和侧壁上形成厚度不同的氧化物层；图3D示出了通过各向同性湿法刻蚀，完全地去除凹槽侧壁上的氧化物层，同时部分地去除凹槽底部上的氧化物层；图3E示出了以凹槽底部保留的氧化物层为停止层，对大体矩形凹槽进行晶向选择性的湿法刻蚀，从而将该凹槽扩展为∑形状；以及图3F示出了去除凹槽底部保留的氧化物层。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本公开的实施例中，分三个阶段来在衬底中形成∑形凹槽：首先，通过干法刻蚀处理，在相邻栅极之间的衬底中形成截面为大体矩形的凹槽；接着，通过各向异性的氧化处理，在凹槽的底部和侧壁上形成氧化物层，其中，所述凹槽侧壁上的氧化物层要比凹槽底部的氧化物层薄，之后通过湿法工艺去除凹槽侧壁上的氧化物层，仅保留凹槽底部上的部分氧化物层；最后，以凹槽底部上保留的氧化物层作为停止层，通过晶向选择性的湿法刻蚀处理，将凹槽的侧壁形成为具有∑形状，之后再通过湿法工艺去除凹槽底部上的氧化物层。
图2示意性地示出了根据本公开实施例的在PMOS器件的衬底中形成∑形凹槽的方法的流程图。图3A至3F是示意性地示出在图2中的形成∑形凹槽的方法中的各步骤的截面图。下面将参照图2和图3A至3F来详细描述本公开的实施例。
首先，在图2的步骤S210中，提供衬底300并在衬底300上形成栅极介质层和栅极介质层之上的栅极301，在栅极301顶部形成有顶部掩模层302，并且在栅极两侧侧壁上形成有侧壁间隔件303(参见图3A)。在本实施例中，侧壁间隔件303包括更靠近栅极301的偏置间隔件305和位于偏置间隔件305外侧侧壁上的主间隔件304。在其他实施例中，侧壁间隔件303可以具有其他配置，例如由单层或者三层或三层以上的间隔件构成。
衬底例如可以由硅制成。栅极介质层例如可以是硅氧化物。本实施例中的栅极例如可以是多晶硅栅。顶部掩模层302和侧壁间隔件303用于在随后的干法刻蚀、湿法刻蚀以及源区/漏区离子注入工艺中保护栅极301。顶部掩模层302例如可以是硅氮化物。主间隔件304例如可以是硅氮化物，偏置间隔件305例如可以是硅氧化物。栅极301，顶部掩模层302以及侧壁间隔件303的形成可以利用本领域技术人员公知的工艺实现，在此不再赘述。
接下来，在图2的步骤S220中，以顶部掩模层302和侧壁间隔件303为掩模，对衬底300进行干法刻蚀，以在相邻的侧壁间隔件303之间的衬底中形成凹槽306。如图3B所示，凹槽306的截面为大体矩形形状。这里的干法刻蚀例如可以采用HBr或者Cl2作为主要反应气体。
需要注意的是，尽管本实施例例示了在相邻的栅极之间的衬底中形成大体矩形的凹槽，但是在其他实施例中凹槽也可以形成在衬底的其他区域中，例如浅沟槽隔离结构与栅极之间的衬底中。
此外，需要注意的是，尽管图3B中例示的凹槽306的截面为大体矩形形状，但是在其他实施例中也可以采用其他截面形状的凹槽，例如“U”形截面。
然后，在图2的步骤S230中，进行各向异性的氧化处理，以在凹槽306的底部上形成氧化物层307，并在凹槽306的侧壁上形成氧化物层308。氧化物层307和308例如是硅氧化物层。如图3C所示，凹槽侧壁上的氧化物层308要比凹槽底部上的氧化物层307薄。在一个实施例中，凹槽底部上的氧化物层307的厚度可以是5埃至100埃，而凹槽侧壁上的氧化物层308的厚度可以是3埃至10埃。
这里的各向异性氧化处理包括在对衬底300施加偏置电压的情况下进行干法氧化处理。例如，如图3C中所示，控制施加在衬底300上的偏置电压，使得氧离子沿箭头309的方向(即，与凹槽306的侧壁基本上平行的方向)施加到凹槽306。在本实施例中，由于氧离子的施加方向与凹槽306的侧壁基本上平行，所以氧化主要发生在凹槽的底部上，从而凹槽底部上形成的氧化物层307要比凹槽侧壁上形成的氧化物层308厚得多。当然，在其他实施例中，也可以采用除上述施加偏置电压之外的其他各向异性氧化处理，只要使得凹槽侧壁上的氧化物层比凹槽底部的氧化物层薄即可。
接下来，在图2的步骤S240中，通过各向同性湿法刻蚀处理，例如利用HF溶液或者HF蒸汽或本领域公知的其他去除硅氧化物的方法，完全地去除凹槽侧壁上的氧化物层308，并部分地去除凹槽底部上的氧化物层307，如图3D所示。例如，在步骤S230中在凹槽底部形成的氧化物层307的厚度为5埃至100埃的情况下，经步骤S240的湿法处理后，凹槽底部上的氧化物层307的厚度可以为2埃至97埃。
然后，在图2的步骤S250中，以凹槽底部上的氧化物层307作为停止层，对凹槽306进行晶向选择性的湿法刻蚀，以将凹槽306的内壁形成为具有∑形状，如图3E所示。在一个实施例中，可以采用质量浓度为10％至25％的四甲基氢氧化铵(TMAH)在温度70℃至90℃下进行刻蚀。
由于氧化物层307的存在，使得在上述晶向选择性的湿法刻蚀处理中，沿<100>晶向的刻蚀停止。由此，避免了出现尖底的∑形凹槽。而且，最终形成的∑形凹槽的深度主要是通过步骤S220中的干法刻蚀处理来控制的，因此，本公开实施例的方法能够获得令人满意的负载效应值。在本公开中，“负载效应值”定义为同一衬底中不同器件区域处的刻蚀深度之比。在本实施例中，负载效应值可以在1％至5％的范围内。
最后，在图2的步骤S260中，通过各向同性湿法刻蚀处理，去除凹槽底部上的氧化物层307，由此获得最终用以外延生长SiGe的∑形凹槽306，如图3F所示。在一个实施例中，例如可以利用HF溶液或者HF蒸汽或本领域公知的其他去除硅氧化物的方法来进行上述湿法刻蚀处理。
需要注意的是，可以在对衬底进行干法刻蚀(即，图2中的步骤S220)之前或者在凹槽内外延生长SiGe之后，在衬底中进行离子注入以形成源区和漏区。
需要注意的是，eSiGe结构作为源区和漏区一般只是用于PMOS晶体管。因此，对于同时包括PMOS晶体管和NMOS晶体管的半导体器件，在为PMOS晶体管形成∑形状的过程中，需要用掩模等覆盖住NMOS晶体管部分。
本公开实施例的方法通过在凹槽底部形成硅氧化物层，作为后续晶向选择性的湿法刻蚀处理的停止层，从而防止了在形成∑形凹槽时出现尖的底部，并获得较低的负载效应值。
至此，已经详细描述了根据本发明的制造半导体器件的方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (17)

1.一种制造半导体器件的方法，包括以下步骤：
在衬底中形成截面大体上为矩形的凹槽；
利用各向异性的氧化处理，在所述凹槽的侧壁和底部上形成氧化物层，其中所述凹槽的侧壁上的氧化物层要比所述凹槽的底部上的氧化物层薄；
通过第一各向同性湿法刻蚀处理，完全地去除所述凹槽侧壁上的氧化物层，并部分地去除所述凹槽底部上的氧化物层；
以所述凹槽底部上的氧化物层作为停止层，对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的侧壁形成为∑形状；以及
通过第二各向同性湿法刻蚀处理，去除所述凹槽底部上的氧化物层。
2.如权利要求1所述的方法，其中，所述各向异性的氧化处理包括在对所述衬底施加偏置电压的情况下进行干法氧化处理。
3.如权利要求2所述的方法，其中，在所述各向异性的氧化处理中，氧离子沿着与所述凹槽的侧壁基本上平行的方向被施加到所述凹槽中。
4.如权利要求1所述的方法，其中，利用各向异性的氧化处理所获得的凹槽底部上的氧化物层的厚度为5埃至100埃。
5.如权利要求4所述的方法，其中，利用各向异性的氧化处理所获得的凹槽侧壁上的氧化物层的厚度为3埃至10埃。
6.如权利要求4所述的方法，其中，在经所述第一各向同性湿法刻蚀处理之后，所述凹槽底部上的氧化物层的厚度为2埃至97埃。
7.如权利要求1所述的方法，其中，所述第一各向同性湿法刻蚀处理包括利用HF溶液或者HF蒸汽来去除氧化物层。
8.如权利要求1所述的方法，其中，所述第二各向同性湿法刻蚀处理包括利用HF溶液或者HF蒸汽来去除氧化物层。
9.如权利要求1所述的方法，其中，所述在衬底中形成截面大体上为矩形的凹槽的步骤包括：利用干法刻蚀处理，在衬底中形成所述截面大体上为矩形的凹槽。
10.如权利要求1所述的方法，其中，所述在衬底中形成截面大体上为矩形的凹槽的步骤包括：
在衬底上形成栅极介质层及位于栅极介质层上的栅极，栅极顶部形成有顶部掩模层；
在所述栅极两侧侧壁上形成侧壁间隔件；
以所述顶部掩模层和所述侧壁间隔件为掩模，对所述衬底进行干法刻蚀，以在相邻的侧壁间隔件之间的衬底中形成截面大体上为矩形的凹槽。
11.如权利要求1所述的方法，其中，所述对所述凹槽进行晶向选择性的湿法刻蚀的步骤包括：采用四甲基氢氧化铵(TMAH)对所述凹槽进行湿法刻蚀。
12.如权利要求1或11所述的方法，其中，所述晶向选择性的湿法刻蚀沿<100>晶向的刻蚀速率大于沿<111>晶向的刻蚀速率。
13.如权利要求1所述的方法，其中，在所述衬底上形成的栅极为多晶硅栅。
14.如权利要求1所述的方法，还包括：在通过第二各向同性湿法刻蚀处理去除凹槽底部上的氧化物层之后，在∑形的凹槽内外延生长SiGe。
15.如权利要求1所述的方法，还包括在对所述衬底进行干法刻蚀之前在所述衬底中进行离子注入以形成源区和漏区。
16.如权利要求14所述的方法，还包括在凹槽内外延生长SiGe之后在所述衬底中进行离子注入以形成源区和漏区。
17.如权利要求1所述的方法，还包括在对所述衬底进行干法刻蚀之前，在要形成NMOS器件的区域上方形成掩模，而暴露要形成PMOS器件的区域。
CN201110197911.4A 2011-07-15 2011-07-15 半导体器件的制造方法 Active CN102881592B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110197911.4A CN102881592B (zh) 2011-07-15 2011-07-15 半导体器件的制造方法
US13/290,007 US8372722B2 (en) 2011-07-15 2011-11-04 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110197911.4A CN102881592B (zh) 2011-07-15 2011-07-15 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102881592A true CN102881592A (zh) 2013-01-16
CN102881592B CN102881592B (zh) 2015-08-26

Family

ID=47482875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110197911.4A Active CN102881592B (zh) 2011-07-15 2011-07-15 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US8372722B2 (zh)
CN (1) CN102881592B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752225A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105225962A (zh) * 2015-09-22 2016-01-06 上海华力微电子有限公司 一种提高半导体器件性能的方法
CN110416088A (zh) * 2019-07-30 2019-11-05 上海华力集成电路制造有限公司 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件
CN114597167A (zh) * 2022-05-10 2022-06-07 合肥晶合集成电路股份有限公司 一种金属互连结构及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810482B (zh) * 2011-06-02 2015-05-13 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102881591B (zh) * 2011-07-15 2015-12-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102931084B (zh) * 2011-08-10 2015-03-04 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
KR102282996B1 (ko) * 2013-10-30 2021-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
TWI637514B (zh) * 2015-04-24 2018-10-01 聯華電子股份有限公司 半導體結構及其製作方法
CN105140108B (zh) * 2015-09-17 2018-04-06 上海华力微电子有限公司 一种制作Sigma型锗硅沟槽的方法
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
CN101593702A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
CN101652842A (zh) * 2007-03-30 2010-02-17 东京毅力科创株式会社 等离子体氧化处理方法、等离子体处理装置、以及存储介质
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1315200B1 (en) * 2001-11-26 2008-07-09 Interuniversitair Microelektronica Centrum Vzw Methods for CMOS semiconductor devices with selectable gate thicknesses
US7701022B2 (en) * 2002-05-01 2010-04-20 Rohm Co., Ltd. Semiconductor device and method of producing the same
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
CN101652842A (zh) * 2007-03-30 2010-02-17 东京毅力科创株式会社 等离子体氧化处理方法、等离子体处理装置、以及存储介质
CN101593702A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752225A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104752225B (zh) * 2013-12-31 2017-12-29 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105225962A (zh) * 2015-09-22 2016-01-06 上海华力微电子有限公司 一种提高半导体器件性能的方法
CN110416088A (zh) * 2019-07-30 2019-11-05 上海华力集成电路制造有限公司 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件
CN114597167A (zh) * 2022-05-10 2022-06-07 合肥晶合集成电路股份有限公司 一种金属互连结构及其制作方法
CN114597167B (zh) * 2022-05-10 2022-08-02 合肥晶合集成电路股份有限公司 一种金属互连结构及其制作方法

Also Published As

Publication number Publication date
US8372722B2 (en) 2013-02-12
CN102881592B (zh) 2015-08-26
US20130017661A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
CN102881592B (zh) 半导体器件的制造方法
CN102810481B (zh) 半导体器件的制造方法
CN102810482B (zh) 半导体器件的制造方法
US7998821B2 (en) Method of manufacturing complementary metal oxide semiconductor transistor
CN102810480B (zh) 半导体器件的制造方法
CN101226941B (zh) 半导体结构及其制造方法
CN102881591B (zh) 半导体器件的制造方法
US8704310B2 (en) Trench isolation structure
CN102446972A (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
US8552503B2 (en) Strained silicon structure
US10276443B2 (en) Insulating layer next to fin structure and method of removing fin structure
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103854989A (zh) 具有相同鳍型场效晶体管栅极高度的结构及其形成方法
WO2002101818A2 (en) Method for isolating semiconductor devices
CN104701151A (zh) 栅极的形成方法
US20130089962A1 (en) Semiconductor process
US9006058B1 (en) Method for fabricating semiconductor device
CN102194684B (zh) 栅极介质层制造方法
CN109830433B (zh) 制作半导体元件的方法
US8642419B2 (en) Methods of forming isolation structures for semiconductor devices
US20180182862A1 (en) Method for forming a semiconductor structure
US8853051B2 (en) Methods of recessing an active region and STI structures in a common etch process
CN109671675B (zh) 半导体结构及其形成方法
US10446683B2 (en) Methods, apparatus and system for forming sigma shaped source/drain lattice
CN110854195A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant