CN114597167B - 一种金属互连结构及其制作方法 - Google Patents

一种金属互连结构及其制作方法 Download PDF

Info

Publication number
CN114597167B
CN114597167B CN202210500317.6A CN202210500317A CN114597167B CN 114597167 B CN114597167 B CN 114597167B CN 202210500317 A CN202210500317 A CN 202210500317A CN 114597167 B CN114597167 B CN 114597167B
Authority
CN
China
Prior art keywords
layer
metal
recess
conductive
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210500317.6A
Other languages
English (en)
Other versions
CN114597167A (zh
Inventor
游咏晞
郑志成
黄震麟
吴启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210500317.6A priority Critical patent/CN114597167B/zh
Publication of CN114597167A publication Critical patent/CN114597167A/zh
Application granted granted Critical
Publication of CN114597167B publication Critical patent/CN114597167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属互连结构及其制作方法，所述金属互连结构的制作方法至少包括：提供第一金属层；在所述第一金属层上形成蚀刻停止层和介质层；蚀刻部分所述介质层和所述蚀刻停止层，形成导电通道，所述导电通道暴露出部分所述第一金属层；蚀刻所述导电通道底部的所述第一金属层，形成凹部，且所述凹部向着所述蚀刻停止层底部延伸；在所述凹部和所述导电通道的侧壁上形成阻挡层；在所述凹部和所述导电通道内形成导电结构；以及在所述介质层上形成第二金属层，且所述第二金属层与所述导电结构连接。通过本发明提供的一种金属互连结构及其制作方法，可提高金属互连结构的质量。

Description

一种金属互连结构及其制作方法
技术领域
本发明属于半导体技术领域，特别涉及一种金属互连结构及其制作方法。
背景技术
随着集成电路的不断发展，半导体器件的特征尺寸减小，集成电路的集成度不断提高。在集成器件中，不同半导体器件之间通过金属互连结构电性连接。
由于集成电路的集成度提高，金属互连结构中的金属线宽度越来越小。在线宽减小时，不同金属层之间的阻值越来越大，进而导致电阻电容延迟现象的情况越来越严重。且在金属层的连接处，易产生孔洞，进而增加物理性缺陷，引起引起电迁移失效，降低金属互连结构的性能，进而影响半导体集成器件的性能。
发明内容
本发明的目的在于提供一种金属互连结构及其制作方法，通过本发明提供的一种金属互连结构及其制作方法，可以提高金属互连结构的性能，进而提高半导体集成器件的性能。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种金属互连结构的制作方法，其至少包括：
提供第一金属层；
在所述第一金属层上形成蚀刻停止层和介质层；
蚀刻部分所述介质层和所述蚀刻停止层，形成导电通道，所述导电通道暴露出部分所述第一金属层；
蚀刻所述导电通道底部的所述第一金属层，形成凹部，且所述凹部向着所述蚀刻停止层底部延伸；
在所述凹部和所述导电通道的侧壁上形成阻挡层；
在所述凹部和所述导电通道内形成导电结构；以及
在所述介质层上形成第二金属层，且所述第二金属层与所述导电结构连接。
在本发明一实施例中，在形成所述凹部之前，所述金属互连结构的制作方法还包括：
氧化与所述导电通道接触的所述第一金属层，形成氧化层。
在本发明一实施例中，形成所述凹部的步骤包括：
使用含氟的溶液蚀刻所述氧化层；以及
使用含氟的溶液等向蚀刻所述第一金属层。
在本发明一实施例中，使用含氟的溶液蚀刻所述氧化层和所述第一金属层的时间为5~120秒。
在本发明一实施例中，在所述凹部和所述导电通道的侧壁上形成所述阻挡层的方法包括：
在所述凹部底部沉积一层钽或氮化钽；以及
使用等离子气体轰击所述凹部底部的钽或氮化钽，部分所述钽或氮化钽回溅至所述凹部角落和所述凹部上的所述蚀刻停止层，形成阻挡层。
在本发明一实施例中，在所述凹部和所述导电通道内形成导电结构的方法包括：
在所述凹部底部沉积一层金属；以及
使用等离子气体轰击所述金属，部分所述金属回溅至所述凹部角落和所述凹部上的所述阻挡层，形成导电结构。
本发明还提供一种金属互连结构，包括：
第一金属层；
蚀刻停止层，设置在所述第一金属层上；
介质层，设置在所述蚀刻停止层上；
导电通道，穿透所述介质层和所述蚀刻停止层，与所述第一金属层接触；
凹部，设置在所述第一金属层上，所述凹部位于所述导电通道的一端，且向着所述蚀刻停止层底部延伸；
阻挡层，设置所述凹部和所述导电通道的侧壁上；
导电结构，设置在所述凹部和所述导电通道内；以及
第二金属层，设置在所述介质层上，且与所述导电结构连接。
在本发明一实施例中，所述凹部的底部呈弧形。
在本发明一实施例中，所述凹部的最大深度为5-60埃。
在本发明一实施例中，所述凹部延伸入所述蚀刻停止层下方的距离为5-30埃。
本发明提供的一种金属互连结构及其制作方法，在设置有多层金属层时，可增大不同金属层连接处的接触面积，并减薄金属层连接处阻挡层的厚度，以减小不同金属层之间的连接电阻，进而减小电阻电容延迟现象。且在制作金属互连结构的过程中，可避免产生孔洞，进而提高金属层与阻挡层的界面性能，进而提高半导体集成器件的电学性能，延长产品使用寿命。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中在第一导电通道的结构示意图。
图2为本发明一实施例中第一蚀刻停止层和第一介质层的结构示意图。
图3为本发明一实施例中第一凹槽的结构示意图。
图4为本发明一实施例中第一阻挡层的结构示意图。
图5为本发明一实施例中第一金属层的结构示意图。
图6为本发明一实施例中第二蚀刻停止层和第二介质层的结构示意图。
图7为本发明一实施例中第二凹槽的结构示意图。
图8为本发明一实施例中第二导电通道的结构示意图。
图9为本发明一实施例中氧化层的结构示意图。
图10为本发明一实施例中凹部的结构示意图。
图11为图10中凹部的放大结构示意图。
图12为本发明一实施例中回溅的过程示意图。
图13为本发明一实施例中第二阻挡层的结构示意图。
图14为本发明一实施例中第二导电结构和第二金属层的结构示意图。
图15为本发明一实施例中介质覆盖层的结构示意图。
图16为导电结构与金属层的连接面为平面的电镜图。
图17为导电结构与金属层的连接面为弧形的电镜图。
标号说明：
100衬底；101半导体器件；102绝缘层；103第一导电通道；104第一蚀刻停止层；105第一介质层；106第一凹槽；107第一阻挡层；108第一金属层；109第二蚀刻停止层；110第二介质层；111第二凹槽；112第二导电通道；113氧化层；114凹部；115第二阻挡层；116第二金属层；117介质覆盖层；118第一导电结构；119第二导电结构；D1与第一金属层接触时，第二导电通道的直径；D2凹部向第二蚀刻停止层109底部延伸的距离；H凹部的最大深度。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1和图15所示，在本发明一实施例中，半导体集成器件包括衬底100、衬底100上的半导体器件101，以及金属互连结构。在不同的实施例中，衬底100上的半导体器件101可以为不同类型的半导体器件101，可依据所需灵活设定半导体器件101的类型。半导体器件101都可以为场效应管（Field Effect Transistor，FET）、金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）、互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、高速恢复二极管（Fast Recovery Diode，FRD）、高速高效整流二极管（Figh Efficiency Diode，HED）、定压二极管、高频二极管、发光二极管(Light-Emitting Diode，LED)、栅极光闭晶闸管（Gate Turn off Thyristor，GTO）、光触发晶闸管（Light Triggered Thyristor，LTT）、晶闸管(Thyristor)、电荷耦合器（Charge Coupled Device，CCD图像传感器）、数字信号处理器件（Digital Signalprocessor，DSP）、光继电器（Photo Relay）或微处理器（Micro Processor）等半导体器件101中的一种或几种。金属互连结构设置在半导体器件101上，以将多个半导体器件101按照需求电性连接起来，形成半导体集成器件。
本发明提供的一种金属互连结构及其制作方法，可在金属互连结构的相邻金属层之间，实现低电阻连接，进而避免电阻电容延迟现象。且本发明提供的所述金属互连结构的制作方法还可避免在界面处出现孔洞等缺陷，减少电迁移损失（Electron MigrationFail），提高金属互连结构的性能，进而提高半导体集成器件的性能。本发明制备的金属互连结构及半导体集成器件可广泛应用于光通信、数码显示、图像接收、光集成、交通、能源、医学、家用电器以及航空航天等各个领域。
请参阅图1至图15所示，本发明提供一种金属互连结构，以及具有所述金属互连结构的半导体集成器件。且在本申请中，金属互连结构包括多个金属层。在本实施例中，例如包括第一金属层108和第二金属层116，且第一金属层108通过第一导电结构118与半导体器件101连接，第二金属层116通过第二导电结构119与第一金属层108连接。在其他实施例中，可以包括至少三层金属层，且第一金属层108与半导体器件101之间通过第一导电结构118连接，其他金属层之间通过第二导电结构119连接。
请参阅图1所示，在本发明一实施例中，衬底100例如包括基材层以及设置在基材层上方的硅层。且在衬底100上设置有多个半导体器件101。其中，基材层例如硅(Si)、碳化硅(SiC)、蓝宝石（(Al2O3)、砷化镓(GaAs)、铝酸锂(LiAlO2)等基板材料。硅层形成于基材层上方，例如为单晶硅、多晶硅或非晶硅等半导体材料，可以在硅层中植入离子，形成阱区或掺杂区。也可以在硅衬底100上进行蚀刻或沉积工艺，形成多个半导体器件101。在本发明并不限制半导体器件101的种类，可以依据需求灵活设置。
请参阅图1至图15所示，在本发明一实施例中，在衬底100和半导体器件101上方，设置有金属互连结构，以将多个半导体器件101电性连接。在本实施例中，金属互连结构包括多层金属层，且相邻的金属层之间采用介质层隔离，以避免信号串扰。
具体的，请参阅图1至图2所示，在本发明一实施例中，在衬底100上形成半导体器件101后，在衬底100和半导体器件101上设置绝缘层102。且绝缘层102的材料例如为二氧化硅或氮化硅等绝缘物质，可隔离半导体器件101与金属层，防止金属离子的扩散。并在制备金属层时保护半导体器件101，避免半导体器件101受到损伤。在形成绝缘层102后，蚀刻绝缘层102，形成多个第一导电通道103，并在第一导电通道103内填充金属，形成第一导电结构118。其中，第一导电通道103与半导体器件101的电极连通，使得第一导电结构118与半导体器件101的电极连接。第一导电结构118具体例如为金属钨、金属铜、金属银或金属金等低电阻材料中的一种或几种合金，可确保第一导电结构118电阻较小，从而提高金属互连结构的性能。在本实施例中，第一导电结构118具体例如为金属铜。
请参阅图2所示，在本发明一实施例中，在绝缘层102形成后，在绝缘层102上形成第一蚀刻停止层104和第一介质层105。其中，第一蚀刻停止层104设置在绝缘层102上，第一介质层105设置在第一蚀刻停止层104上。例如可通过化学气相沉积（Chemical VaporDeposition，CVD）或等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)等方法沉积氮碳化硅（SiCN）或氮化硅（SiC），形成第一蚀刻停止层104。通过化学气相沉积或低压化学气相淀积法（Low Pressure Chemical Vapor Deposition，LPCVD）等方法沉积氟化硅（SiF）、碳氧化硅（SiOC）或氟氧化硅（SiOF）等低介电常数（Low-K）材料，形成第一介质层105。其中，第一蚀刻停止层104的厚度例如为100~600埃，具体例如为200埃或300埃，又例如为400埃或500埃等。第一介质层105的厚度例如为1000~3000埃，具体例如为2000埃或2500埃等。
请参阅图2至图3，以及图5所示，在本发明一实施例中，在形成第一蚀刻停止层104和第一介质层105后，根据版图设计和需求，蚀刻部分第一介质层105和第一蚀刻停止层104，形成多个第一凹槽106。第一凹槽106用于定义第一金属层108的位置，且部分第一凹槽106与绝缘层102中的第一导电结构118连接，以将第一金属层108和第一导电结构118连接。部分第一凹槽106之间相互连接，形成所需版图。在本实施例中，例如通过干法刻蚀工艺，形成第一凹槽106，且刻蚀气体例如可以是三氟甲烷（CF3）、二氟甲烷（CF2）、三氟化氮（NF3）、六氟化硫（SF6）、氮气（N2）或氧气（O2）等一种或几种气体的组合。
请参阅图3至图5所示，在本发明一实施例中，在形成第一凹槽106后，在第一凹槽106的侧壁和底部上形成第一阻挡层107。例如可过物理气相沉积（Physical VaporDeposition，PVD）的方式在第一凹槽106的侧壁和底部上沉积钽（Ta）或氮化钽（TaN）等粘附性较好的物质，形成第一阻挡层107。其中，第一阻挡层107的厚度例如为5-20埃。在第一金属层108和第一介质层105，或第一金属层108和第一蚀刻停止层104之间设置第一阻挡层107，可防止第一金属层108的金属离子扩散至第一介质层105或第一蚀刻停止层104，减小电迁移现象。在形成第一凹槽106后，在第一凹槽106内沉积金属，形成第一金属层108。其中，第一金属层108与第一导电结构118连接，第一金属层108通过第一导电结构118与半导体器件101连接。第一金属层108的材料与第一导电结构118的材料相同。且在本实施例中，第一金属层108的材料例如铜。
请参阅图5至图6所示，在本发明一实施例中，在形成第一金属层108后，在第一金属层108上再依次沉积第二蚀刻停止层109和第二介质层110。其中，第二蚀刻停止层109设置在第一金属层108上，第二介质层110设置在第二蚀刻停止层109上。且第二蚀刻停止层109的形成方法与第一蚀刻停止层104的方法相同，第二介质层110和第一介质层105的形成方法相同，在此不多做赘述。其中，第二蚀刻停止层109的厚度例如为100~600埃，具体例如为200埃或300埃，又例如为400埃或500埃等。第二介质层110的厚度例如为1000~4000埃，具体例如为2000埃或2500埃，又例如3000埃或3500埃等。其中，第二介质110的厚度大于第一介质层105的厚度，以在第一金属层108和第二金属层116厚度相同时，为形成第二导电结构119提供导电通道。
请参阅图7至图8所示，在本发明一实施例中，在形成第二介质层110后，根据版图设计和需求，蚀刻部分第二介质层110，在第二介质层110上形成多个第二凹槽111。第二凹槽111用于定义第二金属层116的位置。且第二凹槽111的底部与第二介质层110具有预设距离，以形成第二导电通道112。其中，第二凹槽111的蚀刻方法可以与第一凹槽106的蚀刻方法相同。在形成第二凹槽111后，根据版图设计需求，蚀刻第二凹槽111的底部，形成第二导电通道112。且可蚀刻掉第二凹槽111底部的部分第二介质层110和第二蚀刻停止层109，使第二导电通道112与第一金属层108接触，即暴露出部分第一金属层108，以将设置在第二凹槽111内的第二金属层116与设置在第一凹槽106和的第一金属层108电性连接。其中，金属层的宽度大于导电结构的宽度，故凹槽的宽度大于导电通道的宽度。在本实施例中，为保证第二导电结构119的沉积质量和沉积效率，第二导电通道112的直径随深度的增加逐渐较小。请结合图11所示，在与第一金属层108接触时，第二导电通道112的直径D1例如为200-640埃。
请参阅图8至图9所示，在本发明一实施例中，在形成第二导电通道112后，将第一金属层108与第二导电通道112处界面处的第一金属层108氧化，即将与第二导电通道112接触的第一金属层108氧化，形成氧化层113。具体可在形成第二导电通道112后，在反应腔内通入氧气，或其他含氧气体，将第二导电通道112底部的第二金属层116氧化，形成氧化层113。且在氧化过程中，为保证反应速度，可以提高反应腔室的温度。在本实施例中，例如将反应腔内升温至300-500℃，使得铜与氧气反应，形成氧化铜。且在本实施例中，氧化层113的厚度例如为5-10埃。在本实施例中，将第一金属层108氧化，并形成预设厚度的氧化层113，可在湿法蚀刻氧化层113和第一金属层108时，根据不同角度湿法蚀刻的速率以及不同材料湿法蚀刻的速率，形成所需形状的凹部114。且可根据所需凹部114的形状，调整氧化层113的厚度。
请参阅图9至图10所示，在本发明一实施例中，在形成氧化层113后，蚀刻氧化层113以及氧化层113底部的第一金属层108，形成凹部114。凹部114位于第二导电通道112的底部，且设置在第一金属层108内。具体的，例如使用含氟的溶液蚀刻氧化层113，且在蚀刻氧化层113后，含氟的溶液可对第一金属层108等向湿法蚀刻，形成凹部114。在本实施例中，含氟的溶液例如为氢氟酸（HF），且为例如0.05%HF。含氟的溶液的蚀刻时间例如为5~120秒。在其他实施例中，也可以为其他氟添加的酸，且根据需求设置蚀刻时间。
请参阅图9至图11所示，在本发明一实施例中，在蚀刻完氧化层113后，等向蚀刻形成的凹部114向着第二蚀刻停止层109底部延伸，且凹部114向第二蚀刻停止层109底部延伸的距离D2例如为5-30埃。且在本实施例中，在湿法蚀刻时，竖向蚀刻的速度大于侧向的蚀刻速度，凹部114的角落与蚀刻溶液的接触面积较小，形底部呈弧形的凹部114。凹部114的底部具体例如呈圆弧形设置，且凹部114的最大深度H例如为5-60埃。
请参阅图10至图13所示，在本发明一实施例中，在形成凹部114后，在第二凹槽111的侧壁、第二导电通道112的侧壁、凹部114的底部以及覆盖在凹部114的第二蚀刻停止层109上形成第二阻挡层115。在本实施例中，例如物理气象沉积（Physical VaporDeposition，PVD）在第二凹槽111的侧壁、第二导电通道112的侧壁上形成第二阻挡层115，并使用物理气象沉积的回溅的方法在凹部114的底部，以及凹部114上的第二蚀刻停止层109上形成第二阻挡层115。具体的，在凹部114的底部，以及凹部114上的第二蚀刻停止层109上形成第二阻挡层115的过程例如图12所示，可先使用物理气象沉积的方法在凹部114的底部沉积一层沉积钽（Ta）或氮化钽（TaN）。再使用等离子气体轰击钽或氮化钽，使得凹部114底部沉积的钽或氮化钽回溅到凹部114的角落。具体可钽或氮化钽回溅至凹部114的底部以及覆盖在凹部114上的第二蚀刻停止层109上。进而形成覆盖凹部114底部和覆盖在凹部114上的第二蚀刻停止层109上的第二阻挡层115。在本实施例中，轰击时的等离子气体例如为惰性气体，且具体例如为氩气，轰击的功率例如为200~1500W。在本实施例中，通过回溅的方式形成的第二阻挡层115可完全覆盖凹部114的底面，以及第二蚀刻停止层109与凹部114的接触面。可保证形成在凹部114内的第二导电结构119中的金属离子不会扩散。同时通过调整轰击的功率可保证第二阻挡层115覆盖凹部114的底面，以及第二蚀刻停止层109与凹部114的接触面，以填满角落的孔洞。且使用回溅形成的第二阻挡层115厚度较薄，可降低第二阻挡层115的阻值。本发明扩大第二阻挡层115与第一金属层108接触面的同时，降低界面阻值，可有效改善导电结构和金属层连接处的电阻电容延迟现象。
请参阅图11至图12所示，在本发明一实施例中，在形成第二阻挡层115后，在凹部114与第二导电通道112内填满金属，形成第二导电结构119。首先，与第二阻挡层115的形成方式相同，可先在凹部114的底部沉积金属，例如为铜。并轰击凹部114的底部的铜原子，使铜原子回溅到凹部114的角落，以及凹部114上的第二阻挡层115上。可保证金属填满凹部114，避免出现孔洞，造成断路。之后，当凹部114的角落填满金属后，例如在凹部114与第二导电通道112内电镀或沉积金属，以填满凹部114与第二导电通道112，形成第二导电结构119。在形成第二导电结构119后，可在第二凹槽111内填满金属，形成第二金属层116。且可以使用沉积或电镀的方式在第二凹槽111内填满金属，形成第二金属层116。在本实施例中，第二导电结构119和第二金属层116的材料与第一导电结构119和第一金属层108的材料相同，例如为铜。
请参阅图13所示，在本发明一实施例中，在第二金属层116上形成介质覆盖层117。且例如通过化学气相沉积法在第二金属层116沉积氮碳化硅（SiCN）或氮化硅（SiC），形成介质覆盖层117。可以防止顶层的金属层扩散中。在其他实施例中，当金属层超过两层时，介质覆盖层117设置在顶层金属层上方。
请参阅图16和图17所示，在本发明一实施例中，相对于图16所示的平坦的阻挡层，图17所示的形成弧形的阻挡层可降低金属导电的阻值约2~5%，进而减少电阻电容延迟现象。且在形成阻挡层时，可避免孔洞的产生，减少物理性缺陷，增进应力迁移(SM)与电迁移（EM）可靠度性能。
综上所述，本发明提供一种金属互连结构及其制作方法，在导电通道的底部，对金属层进行等向蚀刻，形成底部为弧形的凹部。再使用回溅的方式在凹部内形成一层阻挡层，将凹部内填满金属，形成导电结构。使得最终形成的导电结构通过电流的截面积变大，因此导电结构与金属层连接处的阻值变小，达到降低阻值的目的。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种金属互连结构的制作方法，其特征在于，包括：
提供第一金属层；
在所述第一金属层上形成蚀刻停止层和介质层；
蚀刻部分所述介质层和所述蚀刻停止层，形成导电通道，所述导电通道暴露出部分所述第一金属层；
蚀刻所述导电通道底部的所述第一金属层，形成凹部，且所述凹部向着所述蚀刻停止层底部延伸；
在所述凹部和所述导电通道的侧壁上形成阻挡层；
在所述凹部和所述导电通道内形成导电结构；以及
在所述介质层上形成第二金属层，且所述第二金属层与所述导电结构连接；
其中，在所述凹部和所述导电通道的侧壁上形成所述阻挡层的方法包括：
在所述凹部底部沉积一层钽或氮化钽；
使用等离子气体轰击所述凹部底部的钽或氮化钽，部分所述钽或氮化钽回溅至所述凹部角落和所述凹部上的所述蚀刻停止层，形成所述阻挡层。
2.根据权利要求1所述的金属互连结构的制作方法，其特征在于，在形成所述凹部之前，所述金属互连结构的制作方法还包括：
氧化与所述导电通道接触的所述第一金属层，形成氧化层。
3.根据权利要求2所述的金属互连结构的制作方法，其特征在于，形成所述凹部的步骤包括：
使用含氟的溶液蚀刻所述氧化层；以及
使用含氟的溶液等向蚀刻所述第一金属层。
4.根据权利要求3所述的金属互连结构的制作方法，其特征在于，使用含氟的溶液蚀刻所述氧化层和所述第一金属层的时间为5~120秒。
5.根据权利要求1所述的金属互连结构的制作方法，其特征在于，在所述凹部和所述导电通道内形成导电结构的方法包括：
在所述凹部底部沉积一层金属；以及
使用等离子气体轰击所述金属，部分所述金属回溅至所述凹部角落和所述凹部上的所述阻挡层，形成导电结构。
6.一种金属互连结构，其特征在于，包括：
第一金属层；
蚀刻停止层，设置在所述第一金属层上；
介质层，设置在所述蚀刻停止层上；
导电通道，穿透所述介质层和所述蚀刻停止层，与所述第一金属层接触；
凹部，设置在所述第一金属层上，所述凹部位于所述导电通道的一端，且向着所述蚀刻停止层底部延伸；
阻挡层，设置所述凹部和所述导电通道的侧壁上，且所述阻挡层的形成方法包括：
在所述凹部底部沉积一层钽或氮化钽；
使用等离子气体轰击所述凹部底部的钽或氮化钽，部分所述钽或氮化钽回溅至所述凹部角落和所述凹部上的所述蚀刻停止层，形成所述阻挡层；
导电结构，设置在所述凹部和所述导电通道内；以及
第二金属层，设置在所述介质层上，且与所述导电结构连接。
7.根据权利要求6所述的金属互连结构，其特征在于，所述凹部的底部呈弧形。
8.根据权利要求6所述的金属互连结构，其特征在于，所述凹部的最大深度为5-60埃。
9.根据权利要求6所述的金属互连结构，其特征在于，所述凹部向所述蚀刻停止层下方延伸的距离为5-30埃。
CN202210500317.6A 2022-05-10 2022-05-10 一种金属互连结构及其制作方法 Active CN114597167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210500317.6A CN114597167B (zh) 2022-05-10 2022-05-10 一种金属互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210500317.6A CN114597167B (zh) 2022-05-10 2022-05-10 一种金属互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN114597167A CN114597167A (zh) 2022-06-07
CN114597167B true CN114597167B (zh) 2022-08-02

Family

ID=81813169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210500317.6A Active CN114597167B (zh) 2022-05-10 2022-05-10 一种金属互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114597167B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295530B (zh) * 2022-10-08 2023-01-24 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN115863259B (zh) * 2023-02-07 2023-05-05 合肥晶合集成电路股份有限公司 一种金属互连结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881592A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN104979238A (zh) * 2014-04-14 2015-10-14 沈阳芯源微电子设备有限公司 一种track机台匀胶单元的防回溅与防粘附型工艺腔体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468718C (zh) * 2006-04-30 2009-03-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103474416B (zh) * 2012-06-06 2017-12-01 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
US20190157213A1 (en) * 2017-11-20 2019-05-23 Globalfoundries Inc. Semiconductor structure with substantially straight contact profile
US10964636B2 (en) * 2018-09-19 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with low resistivity and method for forming the same
CN111969104B (zh) * 2019-05-20 2023-09-12 联华电子股份有限公司 半导体元件及其制作方法
US11929327B2 (en) * 2020-01-29 2024-03-12 Taiwan Semiconductor Manufacturing Co., Inc. Liner-free conductive structures with anchor points
US11594609B2 (en) * 2020-05-29 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Liner-free conductive structures
CN113707641B (zh) * 2021-08-25 2023-10-24 长鑫存储技术有限公司 半导体器件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881592A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN104979238A (zh) * 2014-04-14 2015-10-14 沈阳芯源微电子设备有限公司 一种track机台匀胶单元的防回溅与防粘附型工艺腔体

Also Published As

Publication number Publication date
CN114597167A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN114597167B (zh) 一种金属互连结构及其制作方法
US7381637B2 (en) Metal spacer in single and dual damascence processing
US7393777B2 (en) Sacrificial metal spacer damascene process
KR100593737B1 (ko) 반도체 소자의 배선 방법 및 배선 구조체
US9576897B2 (en) Semiconductor interconnect device
US20040102035A1 (en) Semiconductor devices and methods for fabricating the same
JP2001319928A (ja) 半導体集積回路装置およびその製造方法
KR20100122701A (ko) 반도체 소자의 제조방법
US9773736B2 (en) Intermediate layer for copper structuring and methods of formation thereof
CN114664732B (zh) 一种半导体集成器件及其制作方法
CN115295530B (zh) 一种半导体结构及其制作方法
KR20010076659A (ko) 반도체 소자의 배선형성 방법
JP2003100746A (ja) 半導体装置の製造方法
EP0507881A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
CN115954324B (zh) 一种半导体结构及其制作方法
US6277755B1 (en) Method for fabricating an interconnect
US7300882B2 (en) Etching method and semiconductor device fabricating method
US11804403B2 (en) Semiconductor structure and method for forming the same
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
US11456207B2 (en) Semiconductor device including metal interconnections having sidewall spacers thereon, and method for fabricating the same
KR100321141B1 (ko) 반도체장치의제조방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
JP2002009146A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant