CN102931084B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102931084B
CN102931084B CN201110227768.9A CN201110227768A CN102931084B CN 102931084 B CN102931084 B CN 102931084B CN 201110227768 A CN201110227768 A CN 201110227768A CN 102931084 B CN102931084 B CN 102931084B
Authority
CN
China
Prior art keywords
star
sidewall
oxide
crystal
surfactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110227768.9A
Other languages
English (en)
Other versions
CN102931084A (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110227768.9A priority Critical patent/CN102931084B/zh
Priority to US13/310,624 priority patent/US8580695B2/en
Publication of CN102931084A publication Critical patent/CN102931084A/zh
Application granted granted Critical
Publication of CN102931084B publication Critical patent/CN102931084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Abstract

本发明公开了一种半导体器件的制造方法，旨在改善“∑”形嵌入式源漏区的性能。在Si衬底中通过干法蚀刻形成“U”形凹槽之后，使用表面活性剂处理“U”形凹槽，其中吸附在凹槽侧壁上的表面活性剂多于吸附在凹槽底部上的表面活性剂，然后在“U”形凹槽的底部形成氧化物，由于凹槽侧壁上相对较厚的表面活性剂的存在，侧壁上基本不形成氧化物。其后，使用第一清洗剂移除凹槽侧壁上的表面活性剂，并且以氧化物为蚀刻停止层，使用蚀刻剂对“U”形凹槽的侧壁进行具有晶向选择性的湿法蚀刻，从而形成“∑”形凹槽。由于氧化物的存在，“U”形凹槽底部的Si被保护而不被蚀刻，从而避免了在进行具有晶向选择性的湿法蚀刻时形成尖角状底部。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，特别涉及一种具有“∑”形嵌入式源漏区的半导体器件的制造方法。
背景技术
半导体技术的发展遵循摩尔定律，关键尺寸越来越小。提出了在凹进源/漏区中嵌入硅锗(SiGe)以增强PMOS器件沟道迁移率的技术。由于SiGe的晶格常数大于Si，其可以在PMOS器件沟道区中提供源漏区之间的压缩应力，从而增强PMOS器件的空穴迁移率。
为了增强施加应力的效果，进一步提出了形成“∑”形凹槽并填充SiGe的技术方案。
图1示意性地示出了衬底中形成的“∑”形凹槽。在该图中，衬底100的表面130、凹槽侧壁的上半部分140和下半部分150、以及凹槽底部180的延长线160(用虚线表示)形成“∑”形。
图1所示出的“∑”形凹槽例如可以通过以下方法来形成。
例如，可以选择表面的晶面方向为(001)的衬底100。如图2A所示，首先，例如通过干法蚀刻，在衬底中形成底部的晶面方向可以是(001)的“U”形凹槽210。凹槽210的侧壁的晶面方向则可以是(110)。
然后，采用具有晶向选择性的湿法蚀刻剂，例如包含四甲基氢氧化铵(TMAH)的蚀刻剂，来通过“U”形凹槽210对衬底200进行蚀刻。在该蚀刻过程中，在<100>晶向上的蚀刻速度小于<110>晶向上的蚀刻速度，在<111>晶向上的蚀刻速度远小于在<100>晶向上的蚀刻速度。由此，“U”形凹槽210被蚀刻而成为钻石形的凹槽215，如图2B所示。图2B中以虚线示出了原来的“U”形凹槽210的位置。凹槽215的侧壁具有上半部分240和下半部分250。上半部分240晶面方向基本上是(111)，下半部分250的晶面方向基本上是
然而，由于在<100>晶向和<110>晶向上的蚀刻速度比在<111>晶向上的蚀刻速度大，所以往往导致凹槽215的平坦的底部260被蚀刻成如图2B所示的尖角状。而如果在凹槽215的尖角状底部上外延生长SiGe，则不能得到高质量的SiGe。
发明内容
本发明的一个目的是提供一种制造半导体器件的方法，其能防止在形成“∑”形凹槽时形成尖角状底部。
根据本发明的第一方面，提供了一种制造半导体器件的方法，包括：在Si衬底中形成“U”形凹槽；使用表面活性剂处理所述“U”形凹槽，其中吸附在所述“U”形凹槽的侧壁上的所述表面活性剂多于吸附在所述“U”形凹槽的底部上的所述表面活性剂；在所述“U”形凹槽的底部形成氧化物；使用第一清洗剂移除所述“U”形凹槽的侧壁的所述表面活性剂；以所述氧化物作为蚀刻停止层，使用蚀刻剂，对所述“U”形凹槽的侧壁进行具有晶向选择性的湿法蚀刻，从而形成“∑”形凹槽；以及使用第二清洗剂移除所述“U”形凹槽的底部的氧化物。
优选地，使用表面活性剂处理所述“U”形凹槽的步骤可以包括：使所述表面活性剂覆盖在所述“U”形凹槽的侧壁和底部；以及用第三清洗剂清洗覆盖在所述“U”形凹槽的侧壁和底部的所述表面活性剂。
优选地，表面活性剂可以包括Triton X-100。
优选地，第三清洗剂可以包括去离子水。
优选地，氧化物可以通过用过氧化物或低浓度臭氧水来处理Si衬底得到。
优选地，过氧化物可以包括SC1，其中所述SC1由体积比为1∶2∶50的氨水、双氧水和去离子水构成，其中氨水的质量百分比浓度为29％，双氧水的质量百分比浓度为31％。
优选地，第一清洗剂可以包括N-甲基-2-砒咯酮(NMP)。
优选地，蚀刻剂对Si的蚀刻速度大于对氧化物的蚀刻速度。
优选地，蚀刻剂可以包括四甲基氢氧化铵(TMAH)。
优选地，第二清洗剂可以包括稀释的HF。
优选地，该方法还可以包括：在“∑”形凹槽中外延生长SiGe，以填充“∑”形凹槽。
优选地，“∑”形凹槽中填充的SiGe用于形成PMOS器件的源区或漏区。
优选地，衬底表面和“U”形凹槽侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一。在上述具有晶向选择性的湿法蚀刻中，在<100>晶向上的蚀刻速度小于<110>晶向上的蚀刻速度，在<111>晶向上的蚀刻速度远小于在<100>晶向上的蚀刻速度。
优选地，衬底表面的晶面方向是(001)，“U”形凹槽的侧壁的晶面方向是(110)。
本发明的一个优点在于，在湿法蚀刻工艺中保护了凹槽底部的硅不被蚀刻，从而防止了在形成“∑”形凹槽时形成尖角状底部。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出“∑”形凹槽的示图。
图2A和2B是示意性地示出现有技术中形成“∑”形凹槽的工艺各个阶段的示图。
图3A至图3G是示意性地示出根据本发明的半导体器件制造方法的各个阶段的示图。
图4是根据本发明的制造半导体器件的方法的工艺流程图。
图5是用去离子水清洗不同次数后，吸附在“U”形凹槽的侧壁和底部上的Triton X-100的厚度的图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
如本领域所公知，{100}晶面族包括(100)晶面、(010)晶面、(001)晶面，{110}晶面族包括(110)晶面、(101)晶面、(011)晶面、晶面、晶面、晶面，{111}晶面族则包括(111)晶面、晶面、晶面、晶面。
如本领域所公知，<100>晶向族包括[100]晶向、[010]晶向、[001]晶向，<110>晶向族包括[110]晶向、[101]晶向、[011]晶向、晶向、晶向、晶向，<111>晶向族则包括[111]晶向、晶向、晶向、晶向。为便于描述，本申请文件中，将“晶向族”简称为“晶向”。例如，“<111>晶向”意指“<111>晶向族”。
下面参考图3A至3G所示出的器件的各个阶段的示图以及图4所示出的工艺流程图，描述根据本发明的制造半导体器件的方法。
半导体器件中往往既有NMOS器件，也有PMOS器件。在CMOS器件中尤其如此。
而使用嵌入式SiGe形成的源区或漏区往往用于PMOS器件。因此，在执行下面描述的各个步骤之前，可以用掩模遮蔽要形成NMOS器件的部分，而暴露要形成PMOS器件的部分，从而只在要形成PMOS器件的部分中形成凹槽，并填充嵌入式SiGe。
首先，在步骤S410，在衬底300中形成“U”形凹槽310，如图3A所示。衬底300的材料例如可以是硅(Si)。
例如，可以通过公知的干法蚀刻工艺来形成“U”形凹槽310。
可以以衬底300上形成的栅极及栅极侧壁间隔件(均未示出)作为掩模来对衬底300进行蚀刻以形成“U”形凹槽310。
“U”形凹槽310的深度可以根据所期望的源漏区的深度来确定。
“U”形凹槽底部可以基本上平行于衬底表面。“U”形凹槽侧壁可以基本上垂直于衬底表面。
衬底表面可以基本上是{100}晶面族中的任意晶面，“U”形凹槽侧壁的晶面方向例如可以基本上是{110}晶面族中的任意晶面。
例如，当衬底表面的晶面方向为(001)时，“U”形凹槽侧壁的晶面方向可以是(110)。考虑到目前常用的晶片表面的晶面方向为(001)，比较方便的是，衬底表面的晶面方向为(001)。
当沟道取向被选择为<110>晶向以获得更大的载流子迁移率时，“U”形凹槽的侧壁的晶面方向例如可以基本上是(110)或作为示例，下面的描述中，衬底表面晶面方向设为(001)，“U”形凹槽的侧壁的晶面方向设为(110)或本领域技术人员应该明白，对于其它晶面设计情况，也完全可以采用与本发明相同或类似的方法。
在本申请文件中，在衬底表面的晶面方向选择为(001)的情况下，考虑到对称性，当提到“(11x)晶面”时，意欲涵盖(11x)晶面和晶面，其中，“x”表示“0”、“1”或
接下来，在步骤S420，使用表面活性剂处理“U”形凹槽，使得吸附在“U”形凹槽的侧壁上的表面活性剂多于吸附在“U”形凹槽的底部上的表面活性剂。
使用表面活性剂处理“U”形凹槽的步骤可以包括：使表面活性剂覆盖在“U”形凹槽的侧壁和底部；以及用清洗剂清洗覆盖在“U”形凹槽的侧壁和底部的表面活性剂。这样处理后，由于吸附作用留在“U”形凹槽的侧壁上的表面活性剂多于在“U”形凹槽的底部上的表面活性剂。
表面活性剂可以使用体积浓度为1％的Triton X-100(C14H22O(C2H4O)n，n＝9～10)。Triton X-100对{110}表面和{100}表面具有非常高的吸附选择性，即Triton X-100在{110}表面上的吸附远大于在{100}表面上的吸附。
此处的清洗剂可以使用去离子水。图5示出用去离子水清洗不同次数后，吸附在“U”形凹槽的侧壁和底部(例如，{110}表面和{100}表面)上的Triton X-100的厚度。作为示例，如图5所示，在初始分别在{100}取向的底部和{110}取向的侧壁都覆盖了大于的表面活性剂的情况下，在用去离子水清洗4次后，可以导致由于吸附作用留在{110}上约厚的Triton X-100膜，而在{100}上吸附的TritonX-100膜几乎为
接着，在步骤S430，在“U”形凹槽的底部形成氧化物，其中吸附在“U”形凹槽的侧壁上的表面活性剂阻止氧化物在侧壁上的形成。
可以通过用过氧化物或低浓度臭氧水来处理Si衬底得到氧化物，该氧化物例如为SiO2。过氧化物可以采用SC1，其中SC1包括体积比为1∶2∶50的氨水、双氧水和去离子水，其中氨水的质量百分比浓度为29％，双氧水的质量百分比浓度为31％。
优选地，“U”形凹槽的底部形成的氧化物非常薄，例如仅
由于“U”形凹槽的侧壁上相对较厚的表面活性剂的存在，侧壁上基本不形成氧化物。
接下来，在下面描述的湿法蚀刻工艺之前，在步骤S440使用清洗剂移除“U”形凹槽的侧壁的表面活性剂。
可选地，可以使用NMP作为清洗剂来移除Triton X-100，处理温度可以为60-80℃。
然后，在步骤S450中，以凹槽底部的氧化物作为蚀刻停止层，使用蚀刻剂对“U”形凹槽310的侧壁进行具有晶向选择性的湿法蚀刻。该蚀刻剂对Si的蚀刻速度大于对氧化物的蚀刻速度。
具有晶向选择性的湿法蚀刻为本领域所公知。例如，在<111>晶向上的蚀刻速度可以小于在其它晶向上的蚀刻速度。
由此，该湿法蚀刻将停止在(111)晶面和晶面上，从而形成“∑”形凹槽315，如图3F所示。在图3F所示的示图中，衬底300的表面330、凹槽侧壁的上半部分340和下半部分350、以及凹槽底面的延长线360(用虚线表示)形成“∑”形。
本领域技术人员应该明白，这里使用的蚀刻剂有多种蚀刻剂可供选择。下面的表1示出不同蚀刻剂对Si和硬掩模Si3N4、SiO2的蚀刻速率以及在Si的不同晶面之间的蚀刻选择性，并列出不同蚀刻剂的优缺点。
表1
优选地，可以使用TMAH来进行晶向选择性的湿法蚀刻，蚀刻时间可以为30s-3min，处理温度可以为25-60℃。下面的表2示出了对使用TMAH(体积浓度为2.38％)对Si和氧化物进行蚀刻的实验数据。TMAH对氧化物的蚀刻速度比对Si的蚀刻速度小很多。例如，如表2所示，TMAH 2.38％(30℃)对氧化物的蚀刻速率接近而对多晶Si的蚀刻速率约
表2
因此，“U”形凹槽底部的氧化物320可以在此湿法蚀刻过程中用作蚀刻停止层，以防止其所覆盖的Si被蚀刻，而未被SiGe层覆盖的侧壁则被蚀刻而形成为“∑”形。
至此，已经形成了具有基本上平坦的底部表面的“∑”形凹槽315。由于氧化物320的存在，防止了“U”形凹槽310底部的Si被蚀刻，从而克服了现有技术中形成尖角状底部的技术问题。
在湿法蚀刻之后，在步骤S460中，使用清洗剂移除“U”形凹槽的底部的氧化物，处理时间可以为20s-2min，处理温度可以为室温。
此处的清洗剂可以使用稀释的氢氟酸(HF∶H2O＝1∶100～1∶500)。
然后，在“∑”形凹槽315中外延生长SiGe 370，以填充“∑”形凹槽315，如图3G所示。
“∑”形凹槽315中所填充的SiGe用来形成PMOS器件的源区或漏区。
图3G示意性地示出了根据本发明的方法制造的半导体器件所具有的“∑”形嵌入式SiGe源/漏区结构。
如图3G所示，根据本发明的半导体器件的硅衬底中形成有凹陷。凹陷中填充有SiGe材料。所填充的SiGe材料用于形成PMOS器件的源区或漏区。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种制造半导体器件的方法，包括：
在Si衬底中形成“U”形凹槽；
使用表面活性剂处理所述“U”形凹槽，其中吸附在所述“U”形凹槽的侧壁上的所述表面活性剂多于吸附在所述“U”形凹槽的底部上的所述表面活性剂；
在所述“U”形凹槽的底部形成氧化物，其中吸附在所述“U”形凹槽的侧壁上的所述表面活性剂阻止氧化物在侧壁上的形成；
使用第一清洗剂移除所述“U”形凹槽的侧壁的所述表面活性剂；
以所述氧化物作为蚀刻停止层，使用蚀刻剂对所述“U”形凹槽的侧壁进行具有晶向选择性的湿法蚀刻，从而形成“∑”形凹槽；以及
使用第二清洗剂移除所述“U”形凹槽的底部的氧化物。
2.如权利要求1所述的方法，其中使用表面活性剂处理所述“U”形凹槽的步骤包括：使所述表面活性剂覆盖在所述“U”形凹槽的侧壁和底部；以及用第三清洗剂清洗覆盖在所述“U”形凹槽的侧壁和底部的所述表面活性剂。
3.如权利要求1所述的方法，其中所述表面活性剂包括TritonX-100。
4.如权利要求2所述的方法，其中所述第三清洗剂包括去离子水。
5.如权利要求1所述的方法，其中通过用过氧化物或低浓度臭氧水处理Si衬底来得到所述氧化物。
6.如权利要求5所述的方法，其中所述过氧化物包括体积比为1∶2∶50的氨水、双氧水和去离子水，其中氨水的质量百分比浓度为29％，双氧水的质量百分比浓度为31％。
7.如权利要求1所述的方法，其中所述第一清洗剂包括N-甲基-2-砒咯酮。
8.如权利要求1所述的方法，其中所述蚀刻剂对Si的蚀刻速度大于对氧化物的蚀刻速度。
9.如权利要求8所述的方法，其中所述蚀刻剂包括四甲基氢氧化铵。
10.如权利要求1所述的方法，其中所述第二清洗剂包括稀释的HF。
11.如权利要求1所述的方法，还包括：
在所述“∑”形凹槽中外延生长SiGe，以填充所述“∑”形凹槽。
12.如权利要求11所述的方法，其中所述“∑”形凹槽中填充的SiGe用于形成PMOS器件的源区或漏区。
13.如权利要求1所述的方法，其中所述衬底表面和所述“U”形凹槽侧壁的晶面方向基本上分别是{100}晶面族和{110}晶面族中基本上相互垂直的两个晶面之一，在所述具有晶向选择性的湿法蚀刻中，在<111>晶向上的蚀刻速度小于在其它晶向上的蚀刻速度。
14.如权利要求13所述的方法，其中所述衬底表面的晶面方向是(001)，所述“U”形凹槽的侧壁的晶面方向是(110)。
CN201110227768.9A 2011-08-10 2011-08-10 半导体器件的制造方法 Active CN102931084B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110227768.9A CN102931084B (zh) 2011-08-10 2011-08-10 半导体器件的制造方法
US13/310,624 US8580695B2 (en) 2011-08-10 2011-12-02 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110227768.9A CN102931084B (zh) 2011-08-10 2011-08-10 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102931084A CN102931084A (zh) 2013-02-13
CN102931084B true CN102931084B (zh) 2015-03-04

Family

ID=47645858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110227768.9A Active CN102931084B (zh) 2011-08-10 2011-08-10 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US8580695B2 (zh)
CN (1) CN102931084B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101734207B1 (ko) * 2010-10-13 2017-05-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN105336614B (zh) * 2014-07-02 2019-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
CN111073649A (zh) * 2019-12-30 2020-04-28 中国科学院半导体研究所 用于二次外延预处理的腐蚀液、其制备方法及预处理方法
CN114447159A (zh) * 2022-02-10 2022-05-06 武汉新芯集成电路制造有限公司 半导体器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
CN101593702A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
CN102881592B (zh) * 2011-07-15 2015-08-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
CN101593702A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法

Also Published As

Publication number Publication date
US8580695B2 (en) 2013-11-12
CN102931084A (zh) 2013-02-13
US20130040462A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
US8912568B2 (en) Semiconductor device and manufacturing method thereof
CN102810481B (zh) 半导体器件的制造方法
CN102931084B (zh) 半导体器件的制造方法
CN102881592B (zh) 半导体器件的制造方法
US9349862B2 (en) Method of fabricating semiconductor devices
US8450167B2 (en) Method of fabricating semiconductor devices
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN103545212A (zh) 半导体器件制造方法
CN102881591B (zh) 半导体器件的制造方法
CN102903628A (zh) 一种半导体器件的制作方法
CN109872953B (zh) 半导体器件及其形成方法
US8741708B2 (en) Transistor and method for forming the same
CN103681327B (zh) 一种半导体结构及其形成方法
CN103972173B (zh) Cmos晶体管的形成方法
CN106952911B (zh) 鳍式半导体器件的形成方法
US9530685B2 (en) Isolation trench through backside of substrate
CN104752352A (zh) 半导体器件及其制作方法
CN104716042B (zh) 一种半导体器件的制造方法
CN102194684B (zh) 栅极介质层制造方法
CN102810513B (zh) 晶体管的形成方法
US9171930B2 (en) Method of manufacturing semiconductor device
CN105140108B (zh) 一种制作Sigma型锗硅沟槽的方法
CN104103590A (zh) 半导体器件的制造方法
CN104124142B (zh) 一种半导体器件及其制造方法
CN104752184B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant