CN103681327B - 一种半导体结构及其形成方法 - Google Patents

一种半导体结构及其形成方法 Download PDF

Info

Publication number
CN103681327B
CN103681327B CN201210328441.5A CN201210328441A CN103681327B CN 103681327 B CN103681327 B CN 103681327B CN 201210328441 A CN201210328441 A CN 201210328441A CN 103681327 B CN103681327 B CN 103681327B
Authority
CN
China
Prior art keywords
groove
mask layer
forming method
semiconductor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210328441.5A
Other languages
English (en)
Other versions
CN103681327A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210328441.5A priority Critical patent/CN103681327B/zh
Publication of CN103681327A publication Critical patent/CN103681327A/zh
Application granted granted Critical
Publication of CN103681327B publication Critical patent/CN103681327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

本发明公开了一种半导体结构及其形成方法，采用相邻栅极结构间为U形凹槽，栅极结构和STI间为∑形凹槽的结构，从而在形成硅锗层后，有效的减轻STI拉应力的影响，从而保证了整体的沟道迁移率的一致性和饱和速度的一致性，相比现有工艺，大大的提高了器件的性能。

Description

一种半导体结构及其形成方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
在先进互补金属氧化物半导体（CMOS）产业中，为了提高PMOS的性能，源/漏极区域通常会包括硅锗（SiGe），这是由于硅锗比硅具有更大的晶格常数，则在源漏极形成硅锗层后，其能够在沟道区产生一定的压应力，以便提高空穴的迁移率。
如今在嵌入式硅锗（eSiGe）技术中，已经有许多关于如何使得硅锗的使用进一步提高其对PMOS性能的影响的研究，比如控制形状，锗的百分比等，也都取得了一定的效果。
然而随着集成度的变大，有源区面积的减少，硅锗层所诱发的应力在有源区和浅沟道隔离（shallow-trench isolation，STI）交界处由于STI的拉应力影响而丢失的现象越发严重。如图1所示，其为现有工艺形成的一种半导体结构，对于该结构，其具有较大的应力丢失，测试结果表明，相比于晶体管4，晶体管1的沟道迁移率降低24%~35%，饱和速度降低11%~16%。
Youn Sung Choi,Guoda Lian等人在“Layout Variation Effects in AdvancedMOSFETs:STI-Induced Embedded SiGe Strain Relaxation and Dual-Stress-LinerBoundary Proximity Effect”中指出，STI邻近效应和晶体管的性能有一定的制约关系，这取决于硅锗的形状。宝石状的硅锗（即形成于∑形凹槽中的硅锗）相比U形凹槽形成的硅锗能够更好的提升沟道迁移率，然而代价却是由于STI的临近效应（STI proximity effect）会使得晶体管性能下降。
现今的PMOS中，采用的都是单一的U形凹槽或者∑形凹槽，这就不可避免的会出现上述的各种问题。
发明内容
本发明的目的在于提供一种半导体结构及其形成方法，以解决现有技术中由于STI的拉应力而影响器件性能的状况。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供一衬底，在所述衬底中形成多个浅沟道隔离，所述浅沟道隔离两侧为N阱和P阱，在所述N阱上形成多个栅极结构；
在相邻栅极结构之间的N阱中形成第一凹槽；
在所述浅沟道隔离和栅极结构之间的N阱中形成第二凹槽；
在所述第一凹槽和第二凹槽内形成硅锗层；
其中，所述第一凹槽为U形凹槽，所述第二凹槽为∑形凹槽。
可选的，对于所述的半导体结构的形成方法，所述形成第一凹槽的步骤包括：
形成第一掩膜层，所述第一掩膜层覆盖所述衬底及多个栅极结构；
去除位于相邻栅极结构间的衬底上的第一掩膜层，暴露出衬底的第一部分；
刻蚀所述衬底的第一部分形成多个第一凹槽。
可选的，对于所述的半导体结构的形成方法，采用反应离子刻蚀工艺去除位于相邻栅极结构间的衬底上的第一掩膜层。
可选的，对于所述的半导体结构的形成方法，采用反应离子刻蚀工艺形成第一凹槽。
可选的，对于所述的半导体结构的形成方法，在形成第一凹槽之后，形成第二凹槽之前，还包括如下工艺步骤：
去除剩余的第一掩膜层，并形成第二掩膜层，所述第二掩膜层覆盖所述衬底、多个栅极结构及第一凹槽；
去除位于浅沟道隔离和栅极结构之间的第二掩膜层，暴露出衬底的第二部分；
刻蚀所述衬底的第二部分形成过渡凹槽。
可选的，对于所述的半导体结构的形成方法，采用湿法刻蚀工艺去除剩余的第一掩膜层。
可选的，对于所述的半导体结构的形成方法，采用反应离子刻蚀工艺去除位于浅沟道隔离和栅极结构之间的第二掩膜层。
可选的，对于所述的半导体结构的形成方法，采用反应离子刻蚀工艺形成过渡凹槽。
可选的，对于所述的半导体结构的形成方法，所述过渡凹槽为多个。
可选的，对于所述的半导体结构的形成方法，采用四甲基氢氧化铵刻蚀所述过渡凹槽形成第二凹槽。
可选的，对于所述的半导体结构的形成方法，在形成第二凹槽之后，在所述第一凹槽和第二凹槽内形成硅锗层之前，还包括如下步骤：
去除位于所述N阱中第一凹槽、第二凹槽上的第二掩膜层。
可选的，对于所述的半导体结构的形成方法，采用选择性外延生长工艺形成所述硅锗层。
可选的，对于所述的半导体结构的形成方法，在所述第一凹槽和第二凹槽内形成硅锗层之后，还包括如下步骤：
去除剩余的第二掩膜层。
本发明提供一种如上所述的半导体结构的形成方法所形成的半导体结构，包括：
衬底，所述衬底中形成有多个浅沟道隔离，所述浅沟道隔离两侧为N阱和P阱，在所述N阱上形成有多个栅极结构；
在相邻栅极结构之间的N阱中形成有多个U型的第一凹槽；
在所述浅沟道隔离和栅极结构之间的N阱中形成有多个∑形第二凹槽；
位于所述第一凹槽和第二凹槽中的硅锗层。
与现有技术相比，在本发明提供的半导体结构及其形成方法中，采用相邻栅极结构间为U形凹槽，栅极结构和STI间为∑形凹槽的结构，从而在形成硅锗层后，有效的减轻STI拉应力的影响，从而保证了整体的沟道迁移率的一致性和饱和速度的一致性，相比现有工艺，大大的提高了器件的性能。
附图说明
图1为现有工艺的PMOS结构示意图；
图2~图10为本发明实施例形成半导体结构的过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的半导体结构的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
一种半导体结构的形成过程，包括：请参考图2，提供衬底10，衬底10可以为硅衬底，或者掺杂锗之类的衬底，或者绝缘层上覆硅（SOI）等，在所述衬底10中形成多个浅沟道隔离11，浅沟道隔离两侧形成为N阱和P阱。在所述衬底10的N阱上形成多个栅极结构12。上述结构可采用现有工艺形成，此处不做详细描述。
请参考图3，形成第一掩膜层20，所述第一掩膜层20覆盖所述衬底10、浅沟道隔离11及多个栅极结构12，所述第一掩膜层20可以为氧化物层，比如二氧化硅层等。接着，对所述第一掩膜层20进行开口，具体如图4所示：采用反应离子刻蚀（RIE）工艺去除位于相邻栅极结构12之间的衬底10上的第一掩膜层。在去除相应的第一掩膜层之后，继续刻蚀所述衬底10形成第一凹槽30，在此也可以用反应离子刻蚀工艺进行刻蚀。本实施例中所形成的第一凹槽30为U形凹槽，其位于N阱中。
在第一凹槽30形成后，如图5所示，采用湿法刻蚀工艺去除剩余的第一掩膜层，可以采用稀释的氢氟酸（DHF）进行去除。之后，继续形成第二掩膜层，请参考图6，形成第二掩膜层40，所述第二掩膜层40覆盖所述衬底10、浅沟道隔离11、第一凹槽30及多个栅极结构12。同样的，所述第二掩膜层40也可以为二氧化硅层。
接着，请参考图7，在第二掩膜层40上开口，采用反应离子刻蚀工艺去除位于浅沟道隔离11和与其相邻的栅极结构12之间的第二掩膜层，暴露出其下的衬底10，接着继续采用反应离子刻蚀工艺刻蚀所述衬底10形成多个过渡凹槽50，所述过渡凹槽10为U形凹槽。
本发明实施例将在此对过渡凹槽10进行加工，使其与第一凹槽的形状不同。具体的，请参考图8，采用四甲基氢氧化铵（TMAH）刻蚀所述过渡凹槽形成第二凹槽60，具体的，所述第二凹槽60为∑形凹槽，其位于N阱中。
请参考图9，在形成∑形凹槽之后，去除位于所述N阱中第二凹槽60，第一凹槽30上的第二掩膜层，保留位于浅沟道隔离11、栅极结构12及远离第二凹槽60的其余第二掩膜层40。
之后，请参考图10，形成硅锗层70，所述硅锗层70可以采用选择性外延生长工艺形成。接着，采用稀释的氢氟酸去除剩余的第二掩膜层即可。
由图10中可见，硅锗层70的形状不相同，具体表现在：位于浅沟道隔离11和靠近浅沟道隔离11的栅极结构12之间的硅锗层为∑形，其余在相邻∑形硅锗层之间的则是U形硅锗层。这种结构式考虑到∑形和U形凹槽中硅锗层所能带来的压应力是不同的，而本申请则是很好的利用了这一点，使得在靠近STI处的压应力不会由于拉应力的影响而减弱从而影响器件的性能。
由上述形成方法可以得到一种半导体结构，请继续参考图10，包括：
衬底10，所述衬底10中形成有多个浅沟道隔离11，所述浅沟道隔离11两侧为N阱和P阱，在所述N阱上形成有多个栅极结构12；
在相邻栅极结构12之间的N阱中形成有多个U型的第一凹槽；
在所述浅沟道隔离11和栅极结构12之间的N阱中形成有多个∑形第二凹槽；
位于所述第一凹槽和第二凹槽中的硅锗层70。
之后，可继续进行其他相关工艺，完成晶体管的制造。
上述实施例提供的半导体结构及其形成方法中，采用相邻栅极结构间为U形凹槽，栅极结构和STI间为∑形凹槽的结构，从而在形成硅锗层后，有效的减轻STI拉应力的影响，从而保证了整体的沟道迁移率的一致性和饱和速度的一致性，相比现有工艺，大大的提高了器件的性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括：
提供一衬底，在所述衬底中形成多个浅沟道隔离，所述浅沟道隔离两侧为N阱和P阱，在所述N阱上形成多个栅极结构；
在相邻栅极结构之间的N阱中形成第一凹槽，包括形成第一掩膜层，所述第一掩膜层覆盖所述衬底及多个栅极结构；去除位于相邻栅极结构间的衬底上的第一掩膜层，暴露出衬底的第一部分；刻蚀所述衬底的第一部分形成多个第一凹槽；
在所述浅沟道隔离和栅极结构之间的N阱中形成过渡凹槽，包括去除剩余的第一掩膜层，并形成第二掩膜层，所述第二掩膜层覆盖所述衬底、多个栅极结构及第一凹槽；去除位于浅沟道隔离和栅极结构之间的第二掩膜层，暴露出衬底的第二部分；刻蚀所述衬底的第二部分形成过渡凹槽；
刻蚀所述过渡凹槽形成第二凹槽；
在所述第一凹槽和第二凹槽内形成硅锗层；
其中，所述第一凹槽为U形凹槽，所述第二凹槽为Σ形凹槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用反应离子刻蚀工艺去除位于相邻栅极结构间的衬底上的第一掩膜层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，采用反应离子刻蚀工艺形成第一凹槽。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除剩余的第一掩膜层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，采用反应离子刻蚀工艺去除位于浅沟道隔离和栅极结构之间的第二掩膜层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，采用反应离子刻蚀工艺形成过渡凹槽。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述过渡凹槽为多个。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用四甲基氢氧化铵刻蚀所述过渡凹槽形成第二凹槽。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第二凹槽之后，在所述第一凹槽和第二凹槽内形成硅锗层之前，还包括如下步骤：
去除位于所述N阱中第一凹槽、第二凹槽上的第二掩膜层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用选择性外延生长工艺形成所述硅锗层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一凹槽和第二凹槽内形成硅锗层之后，还包括如下步骤：
去除剩余的第二掩膜层。
CN201210328441.5A 2012-09-06 2012-09-06 一种半导体结构及其形成方法 Active CN103681327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210328441.5A CN103681327B (zh) 2012-09-06 2012-09-06 一种半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210328441.5A CN103681327B (zh) 2012-09-06 2012-09-06 一种半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103681327A CN103681327A (zh) 2014-03-26
CN103681327B true CN103681327B (zh) 2017-02-08

Family

ID=50318519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210328441.5A Active CN103681327B (zh) 2012-09-06 2012-09-06 一种半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103681327B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010845A (zh) * 2016-10-31 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN107978528B (zh) * 2017-11-24 2020-06-30 上海华力微电子有限公司 一种改善锗硅源漏极形貌的制备方法
CN107871706B (zh) * 2017-11-24 2024-02-06 长鑫存储技术有限公司 浅沟槽隔离结构及其制作方法
CN110783175B (zh) * 2019-10-25 2022-05-27 上海华力集成电路制造有限公司 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902736A (zh) * 2003-12-30 2007-01-24 英特尔公司 用于衬底的各向异性蚀刻的非晶蚀刻停止

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951657B2 (en) * 2009-05-21 2011-05-31 International Business Machines Corporation Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (S0I) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor
US8426278B2 (en) * 2010-06-09 2013-04-23 GlobalFoundries, Inc. Semiconductor devices having stressor regions and related fabrication methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902736A (zh) * 2003-12-30 2007-01-24 英特尔公司 用于衬底的各向异性蚀刻的非晶蚀刻停止

Also Published As

Publication number Publication date
CN103681327A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US8941153B2 (en) FinFETs with different fin heights
US8383474B2 (en) Thin channel device and fabrication method with a reverse embedded stressor
KR101150228B1 (ko) ＳｉＧｅ 소스/드레인 영역을 갖는 Ｐ-채널 전계 효과 트랜지스터의 형성 방법
US8497180B2 (en) Transistor with boot shaped source/drain regions
US8552503B2 (en) Strained silicon structure
CN102623487B (zh) 半导体器件及其制造方法
CN103681327B (zh) 一种半导体结构及其形成方法
US20130175585A1 (en) Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor
CN103311123A (zh) 半导体器件制造方法
CN103730417A (zh) 一种半导体器件及其制造方法
CN104253048A (zh) 堆叠纳米线制造方法
CN102709250B (zh) 使用应力记忆技术的半导体器件制造方法
CN102364663A (zh) 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件
CN103972173B (zh) Cmos晶体管的形成方法
CN103681342B (zh) 一种导电沟道制作方法
US20150255353A1 (en) Forming source/drain regions with single reticle and resulting device
CN102709162B (zh) 形成锗硅沟道以及pmos晶体管的方法
CN104752352A (zh) 半导体器件及其制作方法
CN102969280A (zh) 提高半导体器件可微缩性的方法
CN105097698A (zh) 一种半导体器件及其制造方法
CN204706565U (zh) 一种半导体器件
US8987789B2 (en) Transistors having stressed channel regions and methods of forming transistors having stressed channel regions
US20130295740A1 (en) Forming cmos with close proximity stressors
CN104900528B (zh) 一种利用应力记忆技术制造FinFET结构的方法
CN103378151B (zh) 一种降低负载效应的硅锗结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant