CN105225962A - 一种提高半导体器件性能的方法 - Google Patents
一种提高半导体器件性能的方法 Download PDFInfo
- Publication number
- CN105225962A CN105225962A CN201510608961.5A CN201510608961A CN105225962A CN 105225962 A CN105225962 A CN 105225962A CN 201510608961 A CN201510608961 A CN 201510608961A CN 105225962 A CN105225962 A CN 105225962A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- performance
- silicon
- substrate
- raising performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000010301 surface-oxidation reaction Methods 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000000638 solvent extraction Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 13
- 239000002800 charge carrier Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明涉及半导体领域，尤其涉及一种提高半导体器件性能的方法。本发明的方法包括：提供一衬底，于衬底上形成侧墙；于侧墙间隔的衬底内形成U型硅腔；对U型硅腔进行表面氧化，生成氧化层；刻蚀氧化层，形成扩张的硅腔。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种提高半导体器件性能的方法。
背景技术
半导体器件的衬底区域与栅极氧化层的缩小会导致载流子的迁移率降低，进而半导体器件的开态电流也会降低影响半导体的性能，空穴迁移率、锗的电子迁移率都影响着半导体器件的性能，所以目前主要通过提高载流子的迁移率来提高半导体器件的性能。
图1为现有技术中由干法刻蚀形成的U型硅腔1的结构示意图，通过硅腔1将引入的嵌入式锗硅的含量增加，从而增加半导体器件的性能，但是U型硅腔1的容积较小，增加锗硅与硅间的应力，如此设计的硅腔1窗口反而不能有效的提高锗硅间的应力，载流子的迁移率降低。
故现有技术中采用干法刻蚀以形成U型硅腔1的形貌有其局限性，硅腔1的容积小，外延生长的锗硅的容量较小，进而锗硅之间的应力不能得到有效的提高，所以载流子的迁移率较低，半导体器件的性能也相对较差。
发明内容
针对现有技术中的硅腔形貌产生的半导体器件的性能问题，本发明提供了一种提高半导体器件性能的方法，使得硅腔的容积增大，进而提高半导体的性能。
本发明采用如下技术方案：
一种提高半导体器件性能的方法，所述方法包括：
提供一衬底，于所述衬底上形成侧墙；
于所述侧墙间隔的衬底内形成U型硅腔；
对所述U型硅腔进行表面氧化，生成氧化层；
刻蚀所述氧化层，形成扩张的硅腔。
优选的，所述侧墙的形成方法为：
于所述衬底上沉积多晶硅层，刻蚀所述对晶硅层形成若干分立的多晶硅层；
采用原子层气相沉积法于所述多晶硅层的表面沉积氮化硅薄膜，形成侧墙。
优选的，采用干法刻蚀所述衬底形成所述U型硅腔。
优选的，采用02/03表面氧化技术和/或快速氧化技术和/或高温氧化技术形成所述氧化层。
优选的，采用湿法刻蚀或气体刻蚀刻蚀所述氧化层。
优选的，所述湿法刻蚀包括化学药液去除技术。
优选的，所述气体刻蚀包括气体等离子体去除技术。
优选的，所述气体刻蚀中采用的气体为NF3。
优选的，所述方法还包括，形成所述扩张的硅腔后，外延生长锗硅。
本发明的有益效果是：
本发明增加了硅腔的容积，使得外延生长的锗硅的容量增加，进而提高了锗硅间的应力，大大削弱了锗硅和硅间的应力，减少了应力锗硅与沟道的距离，在此基础上外延生长锗硅可以提高半导体器件的性能。本发明主要是通过改变硅腔基底的形貌，形成一个新的形貌的硅腔，以提高载流子的迁移率，进而提高半导体器件的性能。
附图说明
图1为现有技术中由干法刻蚀形成的U型硅腔1的结构示意图；
图2为本发明一种提高半导体器件性能实施例的方法示意图；
图3a-3d为本发明一种提高半导体器件性能的方法实施例的结构示意图。
具体实施方式
下面结合附图对本发明进行进一步说明。
图2为本发明一种提高半导体器件性能实施例的方法示意图，如图2所示，一种提高半导体器件性能实施例的方法包括：提供一衬底，于衬底上形成侧墙；于侧墙间隔的衬底内形成U型硅腔；对U型硅腔进行表面氧化，生成氧化层；刻蚀所述氧化层，形成扩张的硅腔。
图3a-3d为本发明一种提高半导体器件性能的方法实施例的结构示意图，如图3a所示，与衬底101表面沉积多晶硅层103，采用刻蚀工艺对多晶硅层103进行刻蚀，形成若干分立的多晶硅层103，之后采用原子层气相沉积的方法于若干分立的多晶硅层103的表面沉积氮化硅膜，形成氮化硅膜可以采用依次通入含氮气体与含硅气体并进行炉内反应的方法进行沉积，使得氮化硅膜的厚的及密度较为均匀，以形成侧墙102。于侧墙间隔的衬底101上通过干法刻蚀，形成一个U型的硅腔100，此处可采用现有技术中的其他方法进行形成硅腔。
如图3b所示，采用02/03表面氧化技术、快速氧化技术、高温氧化技术的表面氧化技术形成氧化层200。
如图3c所示，采用湿法刻蚀或气体刻蚀刻蚀上述的氧化层200形成扩张的硅腔300，其中的湿法刻蚀包括化学药液去除技术，气体刻蚀包括气体等离子体去除技术，气体刻蚀中采用的气体为NF3。
如图3d所示，形成扩张的硅腔300后，外延生长锗硅400。
综上所述，本发明可以应用于在40nm技术节点以下高性能器件的设计，尤其对于22nm技术节点高性能的工艺来说，较小的硅腔已经无法满足高性能半导体器件的需要，尤其是PMOS器件，因为空穴迁移率比电子迁移率要低两倍，锗的电子迁移率是硅中的2倍，空穴迁移率是硅的4倍，本发明通过提高载流子的迁移率来提高半导体器件的性能。嵌入式外延生长锗硅源极、漏极技术被大量应用于增强PMOS驱动电流，本发明中的扩张的硅腔可以大大削弱锗硅和硅间的应力，从而大大提高器件性能。在本发明的扩张的硅腔窗口的基础上外延生长锗硅，不仅可以减少锗硅与沟道的距离，同时提高锗硅间的应力，从而提高器件性能。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种提高半导体器件性能的方法，其特征在于，所述方法包括：
提供一衬底，于所述衬底上形成侧墙；
于所述侧墙间隔的衬底内形成U型硅腔；
对所述U型硅腔进行表面氧化，生成氧化层；
刻蚀所述氧化层，形成扩张的硅腔。
2.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，所述侧墙的形成方法为：
于所述衬底上沉积多晶硅层，刻蚀所述对晶硅层形成若干分立的多晶硅层；
采用原子层气相沉积法于所述多晶硅层的表面沉积氮化硅薄膜，形成侧墙。
3.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，采用干法刻蚀所述衬底形成所述U型硅腔。
4.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，采用02/03表面氧化技术和/或快速氧化技术和/或高温氧化技术形成所述氧化层。
5.根据权利要求4所述的提高半导体器件性能的方法，其特征在于，采用湿法刻蚀或气体刻蚀刻蚀所述氧化层。
6.根据权利要求5所述的提高半导体器件性能的方法，其特征在于，所述湿法刻蚀包括化学药液去除技术。
7.根据权利要求5所述的提高半导体器件性能的方法，其特征在于，所述气体刻蚀包括气体等离子体去除技术。
8.根据权利要求7所述的提高半导体器件性能的方法，其特征在于，所述气体刻蚀中采用的气体为NF3。
9.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，所述方法还包括，形成所述扩张的硅腔后，外延生长锗硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510608961.5A CN105225962A (zh) | 2015-09-22 | 2015-09-22 | 一种提高半导体器件性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510608961.5A CN105225962A (zh) | 2015-09-22 | 2015-09-22 | 一种提高半导体器件性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105225962A true CN105225962A (zh) | 2016-01-06 |
Family
ID=54994837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510608961.5A Pending CN105225962A (zh) | 2015-09-22 | 2015-09-22 | 一种提高半导体器件性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105225962A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100105184A1 (en) * | 2008-10-27 | 2010-04-29 | Fujitsu Microelectronics Limited | Method of manufacturing a semiconductor device |
| US20110062494A1 (en) * | 2009-09-17 | 2011-03-17 | International Business Machines Corporation | Structure with isotropic silicon recess profile in nanoscale dimensions |
| CN102881592A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN104183493A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制作方法 |
-
2015
- 2015-09-22 CN CN201510608961.5A patent/CN105225962A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100105184A1 (en) * | 2008-10-27 | 2010-04-29 | Fujitsu Microelectronics Limited | Method of manufacturing a semiconductor device |
| US20110062494A1 (en) * | 2009-09-17 | 2011-03-17 | International Business Machines Corporation | Structure with isotropic silicon recess profile in nanoscale dimensions |
| CN102881592A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN104183493A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| CN102386067A (zh) | 有效抑制自掺杂效应的外延生长方法 | |
| CN104900521B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106158636B (zh) | 晶体管及其形成方法 | |
| CN105448914A (zh) | 半导体结构及其形成方法 | |
| CN102117763A (zh) | 获得倾斜沟槽结构或改变沟槽结构倾斜角的制作工艺方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN102074478A (zh) | 一种沟槽式mos的制造工艺方法 | |
| CN103681444B (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN104103503A (zh) | 半导体器件栅氧化层的形成方法 | |
| CN103000499A (zh) | 一种锗硅硼外延层生长方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN102005373A (zh) | 栅极及功率场效应管的制造方法 | |
| CN105225962A (zh) | 一种提高半导体器件性能的方法 | |
| CN103177971A (zh) | 基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件 | |
| CN104979204B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN102280384A (zh) | 功率沟槽式金属氧化物半导体场效应晶体管制作工艺 | |
| CN105304496A (zh) | 一种提高半导体器件性能的方法 | |
| CN105374684A (zh) | Pmos结构及其形成方法 | |
| CN103413778B (zh) | 隔离结构的形成方法 | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN103377898B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN101752292B (zh) | 浅沟槽隔离结构的制造方法 | |
| CN106952911A (zh) | 鳍式半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160106 |
|
| RJ01 | Rejection of invention patent application after publication |