CN103177971A - 基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件 - Google Patents

基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件 Download PDF

Info

Publication number
CN103177971A
CN103177971A CN2013100607113A CN201310060711A CN103177971A CN 103177971 A CN103177971 A CN 103177971A CN 2013100607113 A CN2013100607113 A CN 2013100607113A CN 201310060711 A CN201310060711 A CN 201310060711A CN 103177971 A CN103177971 A CN 103177971A
Authority
CN
China
Prior art keywords
layer
silicon substrate
groove
nmos device
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100607113A
Other languages
English (en)
Other versions
CN103177971B (zh
Inventor
李梦珂
周旭亮
于红艳
李士颜
米俊萍
潘教青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201310060711.3A priority Critical patent/CN103177971B/zh
Publication of CN103177971A publication Critical patent/CN103177971A/zh
Application granted granted Critical
Publication of CN103177971B publication Critical patent/CN103177971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种制备NMOS器件的方法和相应的NMOS器件，所述包括：步骤S1、选择<100>向<111>方向偏离6°～10°的硅衬底，并在此硅衬底上生长SiO2层；步骤S2、刻蚀所述SiO2层，以在该SiO2层上形成多个高宽比大于2的沟槽，并使沟槽底部露出所述硅衬底；步骤S3、在100～150mBar的生长压力下，采用MOCVD工艺在所述沟槽内依次生长势垒层、缓冲层和顶层；步骤S4、在顶层上制作源极、漏极和栅极。本发明使界面处的失配位错和反相畴边界截止在SiO2壁上，有效约束了异质结界面缺陷的延伸，并能提高外延层的质量，使得作为NMOS的衬底时得到良好的器件质量。

Description

基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件
技术领域
本发明涉及一种制备硅基NMOS器件的方法及相应的NMOS器件。具体来说，本发明涉及将MOCVD和高深宽比沟槽限制技术(Aspect RatioTrapping，ART)结合起来生长材料结构并制备硅基NMOS器件。
背景技术
在过去的近十年，大规模集成电路技术突飞猛进，很大程度上与MOS晶体管的使用和发展有关系。MOS晶体管自从进入集成电路制造行业，通过不断的发展，至今已经成为工业中最重要的电子器件之一。但是，电子信息产业的发展对集成元器件提出了更高的要求，根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点以下时，使得硅(Si)集成电路技术在速度、功耗、集成度、可靠性等方面受到一系列基本物理问题和工艺技术的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以维持。因此，ITRS清楚的提出，“后22纳米”CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。
这样，一些替代硅的材料，如石墨烯，碳纳米管，高迁移率锗(Ge)和III-V半导体材料以及一些新的器件等成为最近几年的研究重点，其中尤以III-V半导体最为重要。硅基III-V族化合物半导体材料的制备开始于上世纪80年代，迁移率和饱和速度比硅大好几倍，他们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗NMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅度提高NMOS的速度并实现低功耗工作研究已经成为近期全球微电子领域的前沿和热点。
发明内容
(一)要解决的技术问题
本发明的目的在于提供一种基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件的制备方法，以通过制备高质量的硅基GaAs材料，并作为衬底来制备NMOS器件，以与传统的硅工艺兼容，提高器件的性能和减小功耗。
(二)技术方案
为解决上述技术问题，本发明提出一种制备NMOS器件的方法，包括如下步骤：步骤S1：选择<100>向<111>方向偏离6°～10°的硅衬底，并在此硅衬底上生长SiO2层；步骤S2：刻蚀所述SiO2层，以在该SiO2层上形成多个高宽比大于2的沟槽，并使沟槽底部露出所述硅衬底；步骤S3：在100～150mBar的生长压力下，采用MOCVD工艺在所述沟槽内依次生长势垒层、缓冲层和顶层；步骤S4：在顶层上制作源极、漏极和栅极。
根据本发明的一种具体实施方式，所述硅衬底为p型电阻率大于2000Ωcm的高阻<001>硅。
根据本发明的一种具体实施方式，所述SiO2层的厚度为500～1000nm，所述形成的沟槽3的宽度为200～300nm。
根据本发明的一种具体实施方式，所述势垒层的材料为Al0.3GaAs，并以三甲基镓、三甲基铝和砷化氢作为原料，生长过程中V族元素和III族元素的输入摩尔流量比在20和30之间。
根据本发明的一种具体实施方式，所述缓冲层和顶层的材料均为GaAs，并以叔丁基二氢砷和三乙基镓作为原料，生长过程中V族元素和III族元素的输入摩尔流量比在5到15之间。
本发明还提出一种NMOS器件，包括硅衬底和在所述硅衬底上形成的SiO2层，并且在SiO2层2中具有多个沟槽，在沟槽中依次生长有势垒层4、缓冲层5和顶层6，在顶层6上形成源极S、漏极D和栅极G，其中所述硅衬底的<100>向<111>方向偏离6°～10°，并且，所述沟槽的深宽比大于2。
根据本发明的一种具体实施方式，所述硅衬底为p型电阻率大于2000Ωcm的高阻<001>硅。
根据本发明的一种具体实施方式，所述SiO2层的厚度为500～1000nm，所述形成的沟槽3的宽度为200～300nm。
根据本发明的一种具体实施方式，所述势垒层的材料为Al0.3GaAs。
根据本发明的一种具体实施方式，所述缓冲层和顶层的材料均为GaAs。
(三)有益效果
1、本发明采用MOCVD(金属有机物化学气相外延)与高深宽比沟槽限制的方法结合，通过生长一层Al0.3GaAs势垒层，接着生长出高质量的GaAs异质外延缓冲层，使界面处的失配位错和反相畴边界截止在SiO2壁上，有效约束了异质结界面缺陷的延伸。
2、本发明通过改变生长原料，降低生长温度，优化生长速率等其他参数，减少了异质界面的缺陷，提高外延层的质量，使得作为NMOS的衬底时得到良好的器件质量。
附图说明
图1～图9为本发明的一个实施例的基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件的制备方法的步骤分解图，其中：
图1为硅衬底上生长SiO2层后的结构示意图；
图2为光刻后形成SiO2沟槽的结构示意图；
图3为用piranha、SC2、HF和去离子水清洗沟槽底部剩余的SiO2层后的结构示意图；
图4为在沟槽内生长Al0.3GaAs势垒层后的结构示意图；
图5为在沟槽内生长接着生长缓冲层后的结构示意图；
图6为生长完GaAs顶层后的结构示意图；
图7为经过化学抛光后形成平整表面的结构示意图；
图8为在顶层内高掺杂N+区后的结构示意图；
图9为制备源极、漏极和栅极后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
在硅衬底上外延高质量的III-V族半导体材料是制备硅基高迁移率NMOS的前提。GaAs是研究较为成熟的III-V族半导体材料，本发明采用GaAs作为III-V族半导体材料的代表来研究外延问题，以Al0.3GaAs作为势垒层来获得高质量的GaAs材料。Si和GaAs的晶格适配较大(4.1％)，热适配较大(Si和GaAs的热膨胀系数分别为2.59×10-6K-1，5.75×10-6K-1)，因此存在大量的位错。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，外延层中会产生大量的反相畴(APD)。反相畴边界(APB)是载流子的散射和复合中心，同时在禁带引入缺陷能级。这些位错和反相畴边界会延伸到外延层表面，影响外延质量。这样，硅基III-V族半导体材料的生长必须解决这两个问题。
图1～图9为本发明的一个实施例的基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件的制备方法的步骤分解图。请参阅图1～图9，本发明提供了一种基于ART结构的硅基沟槽内生长GaAs材料的NMOS器件的制备方法，包括以下步骤：
步骤S1：选择<100>向<111>方向偏离6°～10°的硅衬底，并在硅衬底上生长SiO2层。
在该实施例中，如图1所示，在硅衬底1上生长SiO2层2，所述硅衬底1为p型电阻率大于2000Ωcm的高阻<001>硅，所述SiO2层2的厚度为500～1000nm。选择有一定偏角(6°～10°)的硅衬底，在生长初期限制APD的形成。
步骤S2：刻蚀所述SiO2层，以在该SiO2层上形成多个高宽比大于2的沟槽，并使沟槽底部露出所述硅衬底。
在该实施例中，采用全息曝光和ICP(反应耦合等离子体刻蚀)的方法在SiO2层2上沿着硅衬底1的<110>方向刻蚀出多个沟槽3，其中沟槽3的宽度为200～300nm，为了保护硅衬底不受刻蚀的损害，当沟槽3底部的SiO2层2的厚度约为25nm左右时停止刻蚀，如图2所示；然后，分别用piranha(浓硫酸和双氧水的溶液)、SC2(盐酸和双氧水的溶液)、HF(氢氟酸)和去离子水清洗沟槽，以除去沟槽底部剩余的SiO2层，以露出硅衬底，如图3所示。
制备深宽比大于2的沟槽的目的是改变材料生长方向，抑制位错和APD。
步骤S3：采用低压MOCVD(金属有机物化学气相外延)工艺在沟槽内依次生长势垒层、缓冲层和顶层。
如图4～图6所示，势垒层4、缓冲层5和顶层6依次生长于沟槽3中。所述势垒层4的作用是在硅衬底和GaAs之间插入晶格常数处于两者之间的势垒层，使大晶格失配分解为两个较小的晶格失配，从而降低外延层的位错密度，根据本发明，其可选用AlxGaAs等材料；所述缓冲层5的作用是得到高质量的异质外延层，根据本发明，其可选用GaAs等材料；所述顶层的作用是在高质量的GaAs层材料的基础上制备电极，完成器件的制作，根据本发明，其可选用GaAs等材料。
所谓低压MOCVD工艺是指反应室生长压力在100～150mBar以下的金属有机物化学气相外延工艺。
在该实施例中，反应室生长压力为100～150mBar。先在沟槽3内生长势垒层4，生长温度在700～750℃之间，生长速率为0.1～0.5nm/s，生长厚度为100～150nm；然后在沟槽3内的势垒层4上生长缓冲层5，生长温度在450～550℃之间，生长速率为0.1～0.5nm/s，生长厚度为150～200nm；接着在缓冲层5上生长顶层6，生长温度为600～650℃之间，生长速率为0.8～1.2nm/s，生长厚度为200～300nm。势垒层4、缓冲层5和顶层6均采用DEZn(二乙基锌)掺杂，使得各层载流子浓度在1×1020cm-3。顶层6上制作的两个高掺杂的N+扩散区使用SiH4掺杂，使得该层载流子的浓度为5～10×1017cm-3。
根据本发明的一种具体实施方式，势垒层4的材料为Al0.3GaAs，生长Al0.3GaAs材料时，以三甲基镓、三甲基铝和砷化氢作为原料，生长过程中的输入摩尔流量比V/III在20和30(V/III表示V族元素与III族元素的比值)之间。
根据本发明的一种具体实施方式，缓冲层5和顶层6的材料均为GaAs，生长GaAs材料时以叔丁基二氢砷和三乙基镓作为原料，生长过程中的输入摩尔流量比V/III在5到15之间。
采用化学抛光的方法，将顶层6抛光，抛光后的粗糙度小于1nm，如图7所示。
步骤S4：在顶层上制作源极、漏极和栅极。
在本实施例中，采用蒸镀的方法在顶层6上制作两个高掺杂的N+区7，进行N+扩散的扩散深度为1nm左右，并用金属铝引出两个电极，分别作漏极D和源极S；然后在表面覆盖一层很薄的SiO2绝缘层；在源极S、漏极D之间的绝缘层上再装上一个铝电极作为栅极G，从而完成器件的制备。
图9所示为由上述制备方法制备的一个NMOS器件的结构示意图。如图9所示，该NMOS器件具有一个硅衬底1，在硅衬底1上形成有SiO2层2，SiO2层2中具有多个沟槽，在沟槽中依次生长有势垒层4、缓冲层5和顶层6，在顶层6上形成源极S、漏极D和栅极G。其中硅衬底的<100>向<111>方向偏离6°～10°，并且，所述沟槽的深宽比大于2。
本发明中，我们选择有一定偏角(6°～10°)的硅衬底，在生长初期限制APD的形成；在硅基上生长GaAs之前先生长一层Al0.3GaAs势垒层，有效地限制了位错的延伸。同时，采用高深宽比限制技术，利用AR＞1(AR为深宽比)的SiO2沟槽来限制住适配位错和APB的形成。除此，采用叔丁基二氢砷和三乙基镓代替通常采用的砷烷和三甲基镓，在生长第一缓冲层GaAs时降低生长温度，降低生长速率，促进APB的自消除效应的产生，并且较低的生长温度还能限制界面处的互扩散问题。采用MOCVD方法，在SiO2沟槽中，外延GaAs是沿着平行于沟槽的方向进行生长的，由于APD一般是顺沿着外延层的生长方向延伸的，当这些失配位错和APD遇到SiO2壁时就受到更有效地阻挡，不再延伸到顶层的GaAs。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种制备NMOS器件的方法，其特征在于，包括如下步骤：
步骤S1：选择<100>向<111>方向偏离6°～10°的硅衬底，并在此硅衬底上生长SiO2层；
步骤S2：刻蚀所述SiO2层，以在该SiO2层上形成多个高宽比大于2的沟槽，并使沟槽底部露出所述硅衬底；
步骤S3：在100～150mBar的生长压力下，采用MOCVD工艺在所述沟槽内依次生长势垒层、缓冲层和顶层；
步骤S4：在顶层上制作源极、漏极和栅极。
2.如权利要求1所述的制备NMOS器件的方法，其特征在于，所述硅衬底为p型电阻率大于2000Ωcm的高阻<001>硅。
3.如权利要求1所述的制备NMOS器件的方法，其特征在于，所述SiO2层的厚度为500～1000nm，所述形成的沟槽3的宽度为200～300nm。
4.如权利要求1所述的制备NMOS器件的方法，其特征在于，所述势垒层的材料为Al0.3GaAs，并以三甲基镓、三甲基铝和砷化氢作为原料，生长过程中V族元素和III族元素的输入摩尔流量比在20和30之间。
5.如权利要求1所述的制备NMOS器件的方法，其特征在于，所述缓冲层和顶层的材料均为GaAs，并以叔丁基二氢砷和三乙基镓作为原料，生长过程中V族元素和III族元素的输入摩尔流量比在5到15之间。
6.一种NMOS器件，包括硅衬底和在所述硅衬底上形成的SiO2层，并且在SiO2层2中具有多个沟槽，其特征在于，在沟槽中依次生长有势垒层4、缓冲层5和顶层6，在顶层6上形成源极S、漏极D和栅极G，其中所述硅衬底的<100>向<111>方向偏离6°～10°，并且，所述沟槽的深宽比大于2。
7.如权利要求6所述的NMOS器件，其特征在于，所述硅衬底为p型电阻率大于2000Ωcm的高阻<001>硅。
8.如权利要求6所述的NMOS器件，其特征在于，所述SiO2层的厚度为500～1000nm，所述形成的沟槽3的宽度为200～300nm。
9.如权利要求6所述的NMOS器件，其特征在于，所述势垒层的材料为Al0.3GaAs。
10.如权利要求6所述的NMOS器件，其特征在于，所述缓冲层和顶层的材料均为GaAs。
CN201310060711.3A 2013-02-27 2013-02-27 Nmos器件及其制备方法 Active CN103177971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310060711.3A CN103177971B (zh) 2013-02-27 2013-02-27 Nmos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310060711.3A CN103177971B (zh) 2013-02-27 2013-02-27 Nmos器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103177971A true CN103177971A (zh) 2013-06-26
CN103177971B CN103177971B (zh) 2016-08-03

Family

ID=48637745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310060711.3A Active CN103177971B (zh) 2013-02-27 2013-02-27 Nmos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103177971B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548319B2 (en) 2015-03-10 2017-01-17 International Business Machines Corporation Structure for integration of an III-V compound semiconductor on SOI
US9728626B1 (en) 2016-08-30 2017-08-08 Globalfoundries Inc. Almost defect-free active channel region
WO2020088509A1 (zh) * 2018-11-02 2020-05-07 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
CN114220869A (zh) * 2021-11-24 2022-03-22 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213950A1 (en) * 2000-05-31 2003-11-20 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
CN101150054A (zh) * 2007-11-06 2008-03-26 清华大学 一种使用缩颈外延获得低位错密度外延薄膜的方法
US20090194810A1 (en) * 2008-01-31 2009-08-06 Masahiro Kiyotoshi Semiconductor device using element isolation region of trench isolation structure and manufacturing method thereof
US20110049568A1 (en) * 2005-05-17 2011-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-Mismatched Semiconductor Structures with Reduced Dislocation Defect Densities and Related Methods for Device Fabrication
CN102142454A (zh) * 2010-09-27 2011-08-03 清华大学 半导体器件及其制造方法
CN102263015A (zh) * 2011-07-22 2011-11-30 中国科学院半导体研究所 应用于nMOS的硅基砷化镓材料结构的制备方法
CN102543693A (zh) * 2012-03-06 2012-07-04 中国科学院半导体研究所 锗基赝砷化镓衬底的制备方法
CN102570309A (zh) * 2012-02-14 2012-07-11 中国科学院半导体研究所 采用选区生长有源区的硅基850nm激光器的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213950A1 (en) * 2000-05-31 2003-11-20 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
US20110049568A1 (en) * 2005-05-17 2011-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-Mismatched Semiconductor Structures with Reduced Dislocation Defect Densities and Related Methods for Device Fabrication
CN101150054A (zh) * 2007-11-06 2008-03-26 清华大学 一种使用缩颈外延获得低位错密度外延薄膜的方法
US20090194810A1 (en) * 2008-01-31 2009-08-06 Masahiro Kiyotoshi Semiconductor device using element isolation region of trench isolation structure and manufacturing method thereof
CN102142454A (zh) * 2010-09-27 2011-08-03 清华大学 半导体器件及其制造方法
CN102263015A (zh) * 2011-07-22 2011-11-30 中国科学院半导体研究所 应用于nMOS的硅基砷化镓材料结构的制备方法
CN102570309A (zh) * 2012-02-14 2012-07-11 中国科学院半导体研究所 采用选区生长有源区的硅基850nm激光器的制备方法
CN102543693A (zh) * 2012-03-06 2012-07-04 中国科学院半导体研究所 锗基赝砷化镓衬底的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548319B2 (en) 2015-03-10 2017-01-17 International Business Machines Corporation Structure for integration of an III-V compound semiconductor on SOI
US9754967B2 (en) 2015-03-10 2017-09-05 International Business Machines Corporation Structure for integration of an III-V compound semiconductor on SOI
US9728626B1 (en) 2016-08-30 2017-08-08 Globalfoundries Inc. Almost defect-free active channel region
WO2020088509A1 (zh) * 2018-11-02 2020-05-07 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
CN114220869A (zh) * 2021-11-24 2022-03-22 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN114220869B (zh) * 2021-11-24 2023-11-07 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法

Also Published As

Publication number Publication date
CN103177971B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
US11495459B2 (en) Methods for selective deposition using a sacrificial capping layer
US20210118679A1 (en) Methods for selective deposition of doped semiconductor material
US10236177B1 (en) Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
US8119494B1 (en) Defect-free hetero-epitaxy of lattice mismatched semiconductors
CN102263015B (zh) 应用于nMOS的硅基砷化镓材料结构的制备方法
US8987141B2 (en) Method of manufacturing Si-based high-mobility group III-V/Ge channel CMOS
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
CN103107096B (zh) 一种硅基III-V族nMOS器件的制作方法
CN103258796B (zh) 硅基高迁移率沟道cmos的制备方法
CN103177971B (zh) Nmos器件及其制备方法
CN103117222B (zh) ART结构沟槽内生长GaAs材料HEMT器件的方法
US20130062665A1 (en) Method for producing a iii/v si template
TWI606489B (zh) 利用經旋轉之雙倍寬深比捕獲減少缺陷
CN102534768B (zh) 制备硅基砷化镓材料的方法
CN103311106B (zh) 低表面粗糙度的硅基砷化镓材料的制备方法
CN102244007B (zh) 运用v形沟槽的硅基砷化镓材料的制备
US20210175069A1 (en) Formation of a Ga-Doped SiGe and B/Ga-Doped SiGe Layers
CN102243994B (zh) 倒v型二氧化硅沟槽结构生长硅基砷化镓材料的方法
CN102543693B (zh) 锗基赝砷化镓衬底的制备方法
CN103065973B (zh) 在Si基上制备InP基n-MOS器件的方法
CN103177939B (zh) 一种硅基半绝缘iii-v族材料的制备方法
CN103137477B (zh) 在Si基上制备InP基HEMT的方法
Sharma et al. Conversion efficiency improvement of ELO GaAs solar cell, deposited on water soluble sacrificial buffer
CN102545054A (zh) 制备硅基InGaAsP为有源区的1550nm激光器的方法
CN102569364A (zh) 一种高迁移率衬底结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant