CN103117222B - ART结构沟槽内生长GaAs材料HEMT器件的方法 - Google Patents

ART结构沟槽内生长GaAs材料HEMT器件的方法 Download PDF

Info

Publication number
CN103117222B
CN103117222B CN201310019627.7A CN201310019627A CN103117222B CN 103117222 B CN103117222 B CN 103117222B CN 201310019627 A CN201310019627 A CN 201310019627A CN 103117222 B CN103117222 B CN 103117222B
Authority
CN
China
Prior art keywords
gaas
growth
layer
grow
hemt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310019627.7A
Other languages
English (en)
Other versions
CN103117222A (zh
Inventor
李梦珂
周旭亮
于红艳
李士颜
米俊萍
潘教青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201310019627.7A priority Critical patent/CN103117222B/zh
Publication of CN103117222A publication Critical patent/CN103117222A/zh
Application granted granted Critical
Publication of CN103117222B publication Critical patent/CN103117222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种ART结构沟槽内生长GaAs材料HEMT器件的方法，包括以下步骤：在硅衬底上生长二氧化硅层；采用全息曝光和ICP的方法在二氧化硅层上沿着硅衬底的<110>方向刻蚀出多个沟槽；分别用piranha、SC2、HF和去离子水清洗，除去沟槽底部剩余的二氧化硅层，露出硅衬底；采用MOCVD的方法，在沟槽内的硅衬底上依次生长缓冲层、超晶格缓冲层、沟道层、隔离层、N型重掺杂的电子供应层和盖层；采用化学抛光的方法，将盖层抛光，抛光后的粗糙度小于1nm；通过光刻、腐蚀、金属布线工艺，在抛光后的盖层上沿沟槽的方向形成源极、漏极和栅极，完成器件的制备。本发明是通过改变原料，增加一层超晶格缓冲层，并结合高深宽比沟槽限制技术，抑制了界面适配位错和APD向外延层的延伸。

Description

ART结构沟槽内生长GaAs材料HEMT器件的方法
技术领域
本发明涉及一种将MOCVD和高深宽比沟槽限制技术(AspectRatioTrapping，ART)结合起来的方法，特别是一种ART结构沟槽内生长GaAs材料HEMT器件的方法。
背景技术
根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点以下时，使得硅集成电路技术在速度、功耗、集成度、可靠性等方面受到一系列基本物理问题和工艺技术的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以维持。因此，ITRS清楚的提出，“后22纳米”CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。
III-V族半导体的电子迁移率远大于硅(GaAs、InAs的电子迁移率分别可达到9000cm2/(V·s)、40000cm2/(V·s)，而硅的只有1300cm2/(V·s))，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗器件的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅提高逻辑电路的开关速度并实现低功耗工作研究已成为近期全球微电子领域的前言和热点。
在Si衬底上外延高质量的III-V族半导体材料是制备Si基高迁移率器件的前提。GaAs是研究较为成熟的III-V族材料，本方法采用GaAs作为III-V的代表来研究外延问题。Si和GaAs的晶格适配较大(为4.1％)，热适配较大(Si和GaAs的热膨胀系数分别为2.59×10-6K-1和5.75×10-6K-1)，因此在异质外延时会产生大量的位错。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，外延层中会产生大量的反相畴(Anti-phasedomain，APD)，反相畴边界(Anti-phaseboundary，APB)是载流子的散射和复合中心，同时在禁带引入缺陷能级。这些位错和反相畴边界会一直延伸到外延层的表面，严重影响了外延层的质量。Si基III-V族材料的生长必须解决这两个问题。
发明内容
本发明的目的在于，提供一种ART结构沟槽内生长GaAs材料HEMT器件的方法，该方法通过制备高质量的Si基GaAs材料来制备HEMT器件，该类型的HEMT器件可以与传统的硅工艺兼容，极大提高器件的性能，减少功耗，而且大大的提高了器件的迁移率等。该方法通过改变原料，增加一层超晶格缓冲层，并结合高深宽比沟槽限制技术，抑制了界面适配位错和APD向外延层的延伸。
本发明提供一种ART结构沟槽内生长GaAs材料HEMT器件的方法，包括以下步骤：
步骤1：在硅衬底上生长二氧化硅层；
步骤2：采用全息曝光和ICP的方法在二氧化硅层上沿着硅衬底的<110>方向刻蚀出多个沟槽；
步骤3：分别用piranha、SC2、HF和去离子水清洗，除去沟槽底部剩余的二氧化硅层，露出硅衬底；
步骤4：采用MOCVD的方法，在沟槽内的硅衬底上依次生长缓冲层、超晶格缓冲层、沟道层、隔离层、N型重掺杂的电子供应层和盖层；
步骤5：采用化学抛光的方法，将盖层抛光，抛光后的粗糙度小于1nm；
步骤6：通过光刻、腐蚀、金属布线工艺，在抛光后的盖层上沿沟槽的方向形成源极、漏极和栅极，完成器件的制备。
本发明的特点是：
1、用金属有机物化学气相外延与高深宽比沟槽限制的方法结合，通过生长一层超晶格缓冲层，接着生长出高质量的GaAs沟道层，使界面处的失配位错和反相畴边界截止在SiO2壁上，有效约束了异质结界面缺陷的延伸。
2、通过改变生长原料，降低生长温度，优化生长速率等其他参数，减少了异质界面的缺陷，提高外延层的质量，使得作为HEMT的衬底时得到良好的器件质量。
附图说明
为进一步说明本发明的具体技术内容，以下结合实例及附图详细说明如后，其中：
图1为本发明的制备流程图；
图2-图7为本发明各步骤的生长结构示意图。
具体实施方式
请参阅图1，并参阅图2至图7，本发明提供一种ART结构沟槽内生长GaAs材料HEMT器件的方法，包括以下步骤：
步骤1：在硅衬底1上生长二氧化硅层2(参阅图2)，该二氧化硅层2的厚度为600-700nm，优选厚度为600nm；在生长时我们选择有一定偏角(6°-7°)的Si衬底，能够在生长初期限制反相畴(APD)的形成。同时，采用高深宽比限制技术，利用AR＞1的SiO2沟槽来更好的限制住适配位错和APD形成。
步骤2：采用全息曝光和ICP的方法在二氧化硅层2上沿着硅衬底1的<110>方向刻蚀出多个沟槽3(参阅图3)，所述沟槽3的宽度为200-300nm，深度与二氧化硅层2的厚度相同；在SiO2沟槽中，外延GaAs是沿着平行于沟槽的方向进行生长的，由于APD一般是顺沿着外延层的生长方向延伸的，当这些失配位错和APD遇到SiO2壁时就受到更有效地阻挡，不再延伸到盖层；
步骤3：分别用piranha、SC2、HF和去离子水清洗，除去沟槽底部剩余的二氧化硅层2，露出硅衬底1(参阅图4)。这一步必须要将底部的二氧化硅层清洗干净，为后面在沟槽内生长材料提供优良的生长条件和生长状况；
步骤4：采用MOCVD的方法，在沟槽3内的硅衬底1上依次生长缓冲层4、超晶格缓冲层5、沟道层6、隔离层7、N型重掺杂的电子供应层8和盖层9(参阅图5)；
其中缓冲层4的材料为GaAs，生长温度为600-650℃，优选温度为650℃。生长速率为0.01-0.02nm/s，优选速率为0.01nm/s。其生长厚度约为0.1-0.2nm；
其中超晶格缓冲层5的材料为AlAs/GaAs，生长温度为600-650℃之间，优选温度为650℃。生长速率为0.1-0.11nm/s，优选速率为0.11nm/s，其生长厚度在100-110nm之间；
其中沟道层6的材料为GaAs，生长温度在600-650℃之间，优选温度为620℃。生长速率为0.5-0.6nm/s，优选速率为0.5nm/s。生长厚度约为500-600nm左右；
其中隔离层7的材料为AlxGaAs，生长温度在600-650℃之间，优选温度为650℃。生长速率为1-1.1nm/s，优选速率为1.1。生长厚度在8-8.8nm之间；
其中电子供应层8的材料为Al0.26GaAs，生长温度为700-750℃，优选温度为700℃。生长速率为5-6nm/s，优选速率为5nm/s，生长厚度在45-50nm之间；
其中电子供应层8采用Si重掺杂，电子浓度约为2×1018cm-3；
其中盖层9的材料为GaAs，生长温度为600-650℃，其优选温度为650℃。生长速率为1-1.5nm/s，优选速率为1nm/s。生长厚度在12-18nm之间；
其中采用的MOCVD方法，其生长缓冲层4、超晶格缓冲层5、沟道层6、隔离层7、N型重掺杂的电子供应层8和盖层9时反应室的生长压力为100mBar。其中生长缓冲层4、沟道层6和盖层9时以叔丁基二氢砷和三乙基镓作为源，生长过程中的输入摩尔流量比V/III均为20；我们之所以采用叔丁基二氢砷和三乙基镓代替通常的砷烷和三甲基镓，并在生长缓冲层GaAs时降低生长温度，降低生长速率，是为了促进APB的自消除效应的产生，并且较低的生长温度还能限制界面处的互扩散问题。在生长隔离层7和电子供应层8时以三乙基镓、三乙基铝和叔丁基二氢砷作为源，生长过程中源的输入摩尔流量比V/III为20到30；生长超晶格缓冲层5时以三乙基铝和叔丁基二氢砷作为源，生长过程中源的输入摩尔流量比V/III为10到20；
步骤5：采用化学抛光的方法，将超出沟槽的盖层9抛光，抛光至与二氧化硅层2齐平(参阅图6)，而且抛光后的粗糙度要小于1nm；
步骤6：通过光刻、腐蚀、金属布线工艺，在抛光后的盖层9上沿沟槽3的方向形成源极S、漏极D和栅极G(参阅图7)，完成器件的制备。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种ART结构沟槽内生长GaAs材料HEMT器件的方法，包括以下步骤：
步骤1：在硅衬底上生长二氧化硅层；
步骤2：采用全息曝光和ICP的方法在二氧化硅层上沿着硅衬底的<110>方向刻蚀出多个沟槽；
步骤3：分别用piranha、SC2、HF和去离子水清洗，除去沟槽底部剩余的二氧化硅层，露出硅衬底；
步骤4：采用MOCVD的方法，在沟槽内的硅衬底上依次生长缓冲层、超晶格缓冲层、沟道层、隔离层、N型重掺杂的电子供应层和盖层；
步骤5：采用化学抛光的方法，将盖层抛光，抛光后的粗糙度小于1nm；
步骤6：通过光刻、腐蚀、金属布线工艺，在抛光后的盖层上沿沟槽的方向形成源极、漏极和栅极，完成器件的制备。
2.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中二氧化硅层的厚度为600-700nm。
3.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中沟槽的宽度为200-300nm，深度与二氧化硅层的厚度相同。
4.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中缓冲层的材料为GaAs，生长温度为600-650℃，生长速率为0.01-0.02nm/s，生长厚度为0.1-0.2nm。
5.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中超晶格缓冲层的材料为AlAs/GaAs，生长温度为600-650℃，生长速率为0.1-0.11nm/s，生长厚度为100-110nm。
6.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中沟道层的材料为GaAs，生长温度为600-650℃之间，生长速率为0.5-0.6nm/s，生长厚度为500-600nm。
7.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中隔离层的材料为AlxGaAs，生长温度为600-650℃，生长速率为1.0-1.1nm/s，生长厚度为8.0-8.8nm。
8.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中电子供应层的材料为Al0.26GaAs，生长温度为700-750℃，生长速率为5-6nm/s，生长厚度为45-50nm。
9.根据权利要求8所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中电子供应层采用Si重掺杂，电子浓度为2×1018cm-3。
10.根据权利要求1所述的ART结构沟槽内生长GaAs材料HEMT器件的方法，其中盖层的材料为GaAs，生长温度为600-650℃，生长速率为1.0-1.5nm/s，生长厚度为12-18nm。
CN201310019627.7A 2013-01-18 2013-01-18 ART结构沟槽内生长GaAs材料HEMT器件的方法 Active CN103117222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310019627.7A CN103117222B (zh) 2013-01-18 2013-01-18 ART结构沟槽内生长GaAs材料HEMT器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310019627.7A CN103117222B (zh) 2013-01-18 2013-01-18 ART结构沟槽内生长GaAs材料HEMT器件的方法

Publications (2)

Publication Number Publication Date
CN103117222A CN103117222A (zh) 2013-05-22
CN103117222B true CN103117222B (zh) 2016-01-13

Family

ID=48415565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310019627.7A Active CN103117222B (zh) 2013-01-18 2013-01-18 ART结构沟槽内生长GaAs材料HEMT器件的方法

Country Status (1)

Country Link
CN (1) CN103117222B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401583B1 (en) * 2015-03-30 2016-07-26 International Business Machines Corporation Laser structure on silicon using aspect ratio trapping growth
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
CN111106506A (zh) * 2019-12-10 2020-05-05 郑州大学 基于表面等离激元的硅基纳米激光器及其制备方法
CN113809152A (zh) * 2021-08-11 2021-12-17 浙江芯国半导体有限公司 一种基于氮化镓微米线高电子迁移率晶体管阵列及制备方法
CN113809153B (zh) * 2021-08-11 2024-04-16 浙江芯科半导体有限公司 碳化硅基铝镓氮/氮化镓微米线hemt功率器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093660A (en) * 1996-03-18 2000-07-25 Hyundai Electronics Industries Co., Ltd. Inductively coupled plasma chemical vapor deposition technology
CN1692483A (zh) * 2002-10-29 2005-11-02 松下电器产业株式会社 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置
CN1981382A (zh) * 2004-07-08 2007-06-13 皇家飞利浦电子股份有限公司 异质结构场效应晶体管
CN101207022A (zh) * 2006-12-21 2008-06-25 中国科学院半导体研究所 一种在砷化镓衬底上外延生长锑化镓的方法
CN102263015A (zh) * 2011-07-22 2011-11-30 中国科学院半导体研究所 应用于nMOS的硅基砷化镓材料结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093660A (en) * 1996-03-18 2000-07-25 Hyundai Electronics Industries Co., Ltd. Inductively coupled plasma chemical vapor deposition technology
CN1692483A (zh) * 2002-10-29 2005-11-02 松下电器产业株式会社 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置
CN1981382A (zh) * 2004-07-08 2007-06-13 皇家飞利浦电子股份有限公司 异质结构场效应晶体管
CN101207022A (zh) * 2006-12-21 2008-06-25 中国科学院半导体研究所 一种在砷化镓衬底上外延生长锑化镓的方法
CN102263015A (zh) * 2011-07-22 2011-11-30 中国科学院半导体研究所 应用于nMOS的硅基砷化镓材料结构的制备方法

Also Published As

Publication number Publication date
CN103117222A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
CN103117222B (zh) ART结构沟槽内生长GaAs材料HEMT器件的方法
CN102263015B (zh) 应用于nMOS的硅基砷化镓材料结构的制备方法
CN103258796B (zh) 硅基高迁移率沟道cmos的制备方法
CN101378017B (zh) 一种硅基图形衬底上生长外延层的方法
CN103107096B (zh) 一种硅基III-V族nMOS器件的制作方法
CN103811305B (zh) 一种硅基半绝缘砷化镓衬底的制备方法
CN104091868B (zh) 一种发光二极管外延片及其制造方法
KR20160128246A (ko) 감소된 결함들을 갖는 완화된 반도체 층들 및 그 제조 방법
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
US20180259708A1 (en) Method for Producing Semiconductor Device
CN102534768B (zh) 制备硅基砷化镓材料的方法
CN103177971B (zh) Nmos器件及其制备方法
CN102244007B (zh) 运用v形沟槽的硅基砷化镓材料的制备
CN102243994B (zh) 倒v型二氧化硅沟槽结构生长硅基砷化镓材料的方法
CN103311106B (zh) 低表面粗糙度的硅基砷化镓材料的制备方法
CN103346092B (zh) 硅基高迁移率InGaAs沟道的环栅MOSFET制备方法
CN103137434A (zh) 硅基GaN薄膜的制造方法
CN102107852A (zh) 半导体纳米结构和制造方法及其应用
CN103177939B (zh) 一种硅基半绝缘iii-v族材料的制备方法
CN102570309A (zh) 采用选区生长有源区的硅基850nm激光器的制备方法
Sharma et al. Methods for integration of III-V compound and silicon multijunction solar cell
CN102543693B (zh) 锗基赝砷化镓衬底的制备方法
CN103065973B (zh) 在Si基上制备InP基n-MOS器件的方法
CN102545054B (zh) 制备硅基InGaAsP为有源区的1550nm激光器的方法
Zhao et al. Trapping threading dislocations in germanium trenches on silicon wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant