CN111640660A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111640660A
CN111640660A CN201910156253.0A CN201910156253A CN111640660A CN 111640660 A CN111640660 A CN 111640660A CN 201910156253 A CN201910156253 A CN 201910156253A CN 111640660 A CN111640660 A CN 111640660A
Authority
CN
China
Prior art keywords
layer
forming
opening
groove
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910156253.0A
Other languages
English (en)
Other versions
CN111640660B (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910156253.0A priority Critical patent/CN111640660B/zh
Publication of CN111640660A publication Critical patent/CN111640660A/zh
Application granted granted Critical
Publication of CN111640660B publication Critical patent/CN111640660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件及其形成方法，形成方法包括：提供待刻蚀层，待刻蚀层包括若干个相互分立的第一区，若干个第一区沿第一方向排布，第一区的待刻蚀层表面具有第一掩膜层；在各个第一区的第一掩膜层内形成至少一个第一开口；在第一开口的侧壁形成侧墙；形成所述侧墙之后，在第一开口内形成填充层，填充层充满第一开口；形成填充层之后，去除第一开口侧壁的侧墙，在第一区的填充层与第一掩膜层之间形成第二开口；以填充层和第一掩膜层为掩膜，刻蚀第二开口底部的待刻蚀层，在待刻蚀层内形成第一分割槽，第一分割槽在第二方向上分割第一区的第一掩膜层，第二方向与第一方向垂直。所述方法能够降低半导体器件的制造成本。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。
随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
然而，现有半导体器件的制造成本较高。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以降低制造成本。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干个相互分立的第一区，若干个第一区沿第一方向排布，所述第一区的待刻蚀层表面具有第一掩膜层；在各个所述第一区的第一掩膜层内形成至少一个第一开口；在所述第一开口的侧壁形成侧墙；形成所述侧墙之后，在所述第一开口内形成填充层，所述填充层充满第一开口；形成所述填充层之后，去除所述第一开口侧壁的侧墙，在所述第一区的填充层与第一掩膜层之间形成第二开口；以所述填充层和第一掩膜层为掩膜，刻蚀所述第二开口底部的待刻蚀层，在所述待刻蚀层内形成第一分割槽，所述第一分割槽在第二方向上分割第一区的第一掩膜层，所述第二方向与第一方向垂直。
可选的，沿第一方向，所述第一开口的尺寸为：60纳米～500纳米；沿第二方向，所述第一开口的尺寸为：20纳米～200纳米。
可选的，所述侧墙的形成方法包括：在所述第一开口的侧壁和底部表面、以及第一掩膜层表面形成侧墙膜；去除所述第一开口底部表面和第一掩膜层表面的侧墙膜，在所述第一开口侧壁形成侧墙。
可选的，所述侧墙膜的材料包括：SiO2、SiN、TiO2、TiN或Al2O3。
可选的，所述侧墙膜的形成工艺包括原子层沉积工艺。
可选的，所述侧墙的厚度为：10纳米～30纳米。
可选的，所述填充层的材料包括：纳米钛酸锂。
可选的，所述第一区还包括第一槽区；所述形成方法还包括：在所述第一槽区内的第一掩膜层内形成第一槽；去除所述第一槽底部的待刻蚀层，在所述待刻蚀层内形成第一目标槽；在所述第一目标槽内形成第一导电层。
可选的，所述待刻蚀层还包括若干个相互分立的第二区；所述形成方法还包括：在各个所述第二区的第一掩膜层内形成至少一个第三开口；形成所述侧墙时，所述侧墙充满第三开口。
可选的，去除所述第一开口侧壁的侧墙时，还包括：去除第三开口的侧墙；去除第三开口的侧墙之后，以所述填充层和第一掩膜层为掩膜，刻蚀第三开口底部的待刻蚀层，在所述待刻蚀层内形成第二分割槽，所述第二分割槽与第二槽连通，且所述第二分割槽在第二方向上切断第二区的第一掩膜层。
可选的，还包括：在所述第一分割槽内形成第一分割结构；在所述第二分割槽内形成第二分割结构；在所述第一槽内形成第一导电层；在所述第二槽内形成第二导电层。
可选的，所述第一分割结构的材料为绝缘材料；所述第二分割结构的材料为绝缘材料。
可选的，所述第一分割槽沿平行于第一方向具有第一中心线；所述第二分割槽沿平行于第一方向具有第二中心线；相邻第一中心线之间的距离小于相邻第二中心线的距离。
可选的，沿第一方向，所述第三开口的尺寸为：60纳米～500纳米；沿第二方向，所述第三开口的尺寸为：20纳米～60纳米。
可选的，所述待刻蚀层还包括：若干个相互分立的第三区和若干个相互分立的第四区，第一区和第三区沿第一方向相间排布，相邻第一区和第三区邻接，第二区和第四区沿第一方向相间排布，相邻第二区和第四区邻接；所述第一开口还延伸至第三区的第一掩膜层上，所述第三开口还延伸至第四区的第一掩膜层上；所述第一开口和第三开口的形成方法包括：在所述第一掩膜层表面形成第一平坦层；在所述第一平坦层表面形成第一底部抗反射层；在所述第一底部抗反射层表面形成第一光刻胶层，所述第一光刻胶层内具有第一光刻开口和第二光刻开口，所述第一光刻开口位于第一区和部分第三区的第一掩膜层上，所述第二光刻开口位于第二区和部分第四区的第一掩膜层上；以所述第一光刻胶层为掩膜，刻蚀所述第一光刻开口底部的第一底部抗反射层、平坦化层和第一掩膜层、以及第二光刻开口第一底部抗反射层、平坦化层和第一掩膜层，直至暴露出待刻蚀层，在所述第一掩膜层内形成位于第一光刻开口底部的第一开口和位于第二光刻开口底部的第三开口。
可选的，所述填充层的形成方法包括：在所述第一开口内、以及侧墙和第一掩膜层的表面形成填充膜，所述填充膜充满第一开口；去除所述侧墙和第一掩膜层表面的填充膜，在所述第一开口内形成填充层。
可选的，去除所述第一开口侧壁侧墙的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
可选的，所述第二区还包括第二槽区；所述形成方法还包括：在所述第二槽区的第一掩膜层内形成第二槽；去除所述第二槽底部的待刻蚀层，在所述待刻蚀层内形成第二目标槽；在所述第二目标槽内形成第二导电层。
可选的，所述第三区还包括第三槽区；所述形成方法还包括：在所述第三槽区的第一掩膜层内形成第三槽；去除所述第三槽底部的待刻蚀层，在所述待刻蚀层内形成第三目标槽；在所述第三目标槽内形成第三导电层；所述第四区还包括第四槽区；所述形成方法还包括：在所述第四槽区的第一掩膜层内形成第四槽；去除所述第四槽底部的待刻蚀层，在所述待刻蚀层内形成第四目标槽；在所述第四目标槽内形成第四导电层。
相应的，本发明还提供一种采用上述方法形成的半导体器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，所述侧墙用于定义第二开口的位置和尺寸，所述第二开口用于定义第一分割槽的位置和尺寸，因此，所述侧墙能够定义第一分割槽的位置和尺寸。由于位于同一个第一开口侧壁的侧墙之间的距离较小，使得后续形成的相邻第一分割槽之间的距离较小，因此，有利于满足第一区器件工艺的要求。并且，所述第一分割槽的位置和尺寸是通过去除侧墙形成第二开口来定义，由此可见，所述第一分割槽不是通过光罩形成，因此，有利于降低制造半导体器件的成本。
附图说明
图1是一种半导体器件的结构示意图；
图2至图15是本发明半导体器件的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体器件的制造成本较高。
图1是一种半导体器件的结构示意图。
请参考图1，待刻蚀层100，所述待刻蚀层100包括若干个相互分立的第一区Ⅰ，若干个第一区Ⅰ沿第一方向A1排布，所述第一区Ⅰ的待刻蚀层100表面具有第一掩膜层101；位于所述第一区Ⅰ第一掩膜层101内的切割槽102，所述切割槽102在第二方向A2切断第一区Ⅰ的第一掩膜层101，且所述第二方向A2与第一方向A1垂直。
上述半导体器件中，以第一区Ⅰ的第一掩膜层101被三个切割槽102切断为例进行说明，即：第一区Ⅰ的第一掩膜层101被切割槽102a、切割槽102b和切割槽102c切断。随着半导体器件尺寸的不断减小，沿平行于第一方向A1上，切割槽102a的中心线到切割槽102b中心线的距离不断减小，使得一次光罩难以同时形成切割槽102a、切割槽102b和切割槽102c。通常的做法是：利用第一次光罩形成切割槽102a和切割槽102c对应的开口；第一次光罩之后，利用第二次光罩形成切割槽102b对应的开口。
然而，通过两次光罩，使得半导体器件的制造成本较高。
为解决上述技术问题，本发明技术方案提供一种半导体器件的形成方法，包括：所述待刻蚀层包括若干个相互分立的第一区，若干个第一区沿第一方向排布，所述第一区的待刻蚀层表面具有第一掩膜层；在各个所述第一区的第一掩膜层内形成至少一个第一开口；在所述第一开口的侧壁形成侧墙；形成所述侧墙之后，在所述第一开口内形成填充层，所述填充层充满第一开口；形成所述填充层之后，去除所述第一开口侧壁的侧墙，在所述第一区的填充层与第一掩膜层之间形成第二开口；以所述填充层和第一掩膜层为掩膜，刻蚀所述第二开口底部的待刻蚀层，在所述待刻蚀层内形成第一分割槽，所述第一分割槽在第二方向上分割第一区的第一掩膜层，所述第二方向与第一方向垂直。所述方法有利于降低半导体器件的制造成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图15是本发明半导体器件的形成方法一实施例各步骤的结构示意图。
请参考图2，提供待刻蚀层200，所述待刻蚀层200包括若干个相互分立的第一区A1，若干个第一区A1沿第一方向X排布。
所述待刻蚀层200的材料包括氧化硅或低K介质层(K小于等于3.9)。
所述待刻蚀层200还包括若干个第二区A2，若干个第二区A2沿第一方向X排布。
所述待刻蚀层200还包括若干个第三区A3和若干个第四区A4，第一区A1与第三区A3沿第一方向X相间排布，相邻第一区A1和第三区A3邻接；第二区A2与第四区A4沿第一方向X相间排布，相邻第二区A2和第四区A4邻接。
第一区A1和第三区A3沿第一方向X相间排布指的是：相邻的第一区A1之间仅具有一个第三区A3，相邻的第三区A3之间仅具有一个第一区A1。
第二区A2和第四区A4沿第一方向X相间排布指的是：相邻的第二区A2之间仅具有一个第四区A4，相邻的第四区A4之间仅具有一个第二区A2。
所述第一区A1还包括第一槽区，后续在第一槽区的待刻蚀层200内形成第一目标槽；所述第二区A2还包括第二槽区，后续在第二槽区的待刻蚀层200内形成第二目标槽；所述第三区A3还包括第三槽区，后续在第三槽区的待刻蚀层200内形成第三目标槽；所述第四区A4还包括第四槽区，后续在第四槽区的待刻蚀层200内形成第四目标槽。
后续在所述第一区A1的待刻蚀层200内形成第一目标槽和第一分割槽，在所述第二区A2的待刻蚀层200内形成第二目标槽和第二分割槽，在所述第三区A3的待刻蚀层200内形成第三目标槽，在所述第四区A4的待刻蚀层200内形成第四目标槽。
请参考图3和图4，图3是在图2基础上的结构示意图，图4是图3沿M-N的剖面示意图，图3是图4的俯视图，在所述待刻蚀层200表面形成第一掩膜层201。
本实施例中，第一掩膜层201的材料包括非晶硅。
本实施例中，还包括：在形成第一掩膜层201之前，在所述待刻蚀层200上形成第一粘附层(未图示)；在第一粘附层上形成底层硬掩膜层210；在底层硬掩膜层210上形成第二粘附层；在第二粘附层上形成第一掩膜层201。
所述底层硬掩膜层210的材料包括氮化钛。
所述第一粘附层的材料包括SiOC。所述第二粘附层的材料包括SiOC。
所述第一粘附层用于提高底层硬掩膜层210和待刻蚀层200之间的粘附性，使底层硬掩膜层210和待刻蚀层200之间的结合更加牢固。所述第二粘附层用于提高第一掩膜层201和底层硬掩膜层210之间的粘附性，使第一掩膜层201和底层硬掩膜层210之间的结合更加牢固。
所述底层硬掩膜层210的作用包括：底层硬掩膜层210作为刻蚀停止层；所述底层硬掩膜层210作为后续平坦化第一导电膜和第二导电膜的停止层；所述底层硬掩膜层210为材料为硬掩膜材料，因此后续刻蚀形成第一目标槽和第二目标槽时，底层硬掩膜层210的刻蚀损耗较小，底层硬掩膜层210中图形传递到待刻蚀层200中的过程中，图形传递的稳定性较高。
在本实施例中，底层硬掩膜层210和第一掩膜层201的材料互不相同。
在其他实施例中，可以不形成底层硬掩膜层、第一粘附层和第二粘附层。
请参考图5和图6，图5是在图3基础上的结构示意图，图6是在图4基础上的结构示意图，图6是图5沿M-N的剖面示意图，图5是图6的俯视图，在各个所述第三区A3的第一掩膜层201内形成第三槽220；在各个所述第四区A4的第一掩膜层201内形成第四槽221。
所述第三槽220的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第四槽221的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第三槽220用于定义后续第三目标槽的位置和尺寸，所述第四槽221用于定义后续第四目标槽的位置和尺寸。
请参考图7和图8，图7是在图5基础上的结构示意图，图8是在图6基础上的结构示意图，图8是图7沿M-N的剖面示意图，图7是图8的俯视图，在所述第三槽220、第四槽221内和第一掩膜层201表面形成第一平坦层222；在所述第一平坦层222表面形成第一底部抗反射层223；在所述第一底部抗反射层223表面形成第一光刻胶层224，所述第一光刻胶层224内具有第一光刻开口225和第二光刻开口226，所述第一光刻开口225位于第一区A1的第一掩膜层201内，所述第一光刻开口225还延伸至第三槽220，所述第二光刻开口226位于第二区A2的第一掩膜层201内，所述第二光刻开口226还延伸至第四槽221。
第一光刻开口225在第一方向X上延伸至第三槽220的部分区域上。
第一光刻开口225与位于相邻第三槽220之间的第一掩膜层220的重叠区域用于定义出后续第一分割结构的位置。
第一光刻开口225在第二方向Y上的宽度用于定义出后续第一分割结构在第二方向Y上的尺寸。由于第一分割结构在第二方向Y上的尺寸要求较小，因此第一光刻开口225在第二方向Y上的宽度较小，具体的，在一个实施例中，第一光刻开口225在第二方向Y上的宽度为20纳米～60纳米，如20纳米、30纳米、40纳米、50纳米或60纳米。
第一光刻开口225还在第一方向X延伸至第三槽220的部分区域上，因此第一光刻开口225在第一方向X上的尺寸能够做的较大。这样第一光刻开口225仅在第二方向Y上的尺寸需要限定的较小，而在第一方向X上的尺寸无需限定的较小，这样对光刻工艺的挑战降低，降低了工艺的难度。在一个实施例中，第一光刻开口225在第一方向X上的尺寸为：65纳米～1000纳米，如80纳米、100纳米、200纳米。
同样的，所述第二光刻开口226在第一方向X上延伸至第四槽221的部分区域上，使得所述第二光刻开口226在第一方向X上的尺寸无需做小，有利于降低形成第二光刻开口226的难度。
第二光刻开口226与位于相邻第四槽221之间的第一掩膜层220的重叠区域用于定义出后续第二分割结构的位置。
请参考图9，以所述第一光刻胶层224为掩膜，刻蚀所述第一光刻开口225底部的第一底部抗反射层223、第一平坦层222和第一掩膜层201，在所述第一掩膜层201内形成第一开口227；以所述第一光刻胶层224为掩膜，刻蚀所述第二光刻开口226底部的第一底部抗反射层223、第一平坦层222和第一掩膜层201，在所述第一掩膜层201内形成第三开口228。
以所述第一光刻胶层224为掩膜，刻蚀所述第一光刻开口225底部的第一底部抗反射层223、第一平坦层222和第一掩膜层201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
以所述第一光刻胶层224为掩膜，刻蚀所述第二光刻开口226底部的第一底部抗反射层223、第一平坦层222和第一掩膜层201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一开口227用于后续容纳侧墙和填充层。所述第三开口228用于后续容纳侧墙。
在本实施例中，沿第二方向Y，所述第一开口227的尺寸为：20纳米～200纳米，即：所述第一开口227沿第二方向Y的尺寸较大，使得相邻第一开口227沿平行于第一方向X的中心线之间的距离较大，因此，利用一次光罩就能形成所需要的全部的第一开口227，即：无需利用多次光罩形成全部的第一开口227。由于一次光罩就能够形成全部的第一开口227，因此，有利于降低形成全部第一开口227的成本。并且，后续位于同一个第一开口227侧壁的侧墙之间的距离较小，所述侧墙用于定义后续第一分割槽的位置，所述第一分割槽在第二方向Y上分割后续第一槽，因此，相邻第一分割槽之间的距离较近，有利于满足第一区A1的器件要求。
在本实施例中，相邻所述第三开口228沿平行于第一方向X的中心线之间的距离较大，使得一次光罩即可形成全部的第三开口228。
并且，所述第三开口228沿第二方向Y的尺寸为：20纳米～60纳米，即：所述第三开口228沿第二方向Y的尺寸较小，使得后续形成的侧墙能够充满第三开口228，使得后续形成填充层时，填充层难以填入第三开口228内，则后续去除侧墙时，有利于暴露出第三开口228。所述第三开口228用于定义后续第二分割槽的位置和尺寸。
在本实施例中，沿第一方向X，所述第一开口227的尺寸为60纳米～500纳米，所述第三开口228沿第一方向X上的尺寸为：60纳米～500纳米。
形成所述第一开口227和第三开口228之后，还包括：去除所述第一光刻胶层224、第一底部抗反射层223和部分第一平坦层222，且所述第三槽220和第四槽221内充满第一平坦层222。
去除所述第一光刻胶层224、第一底部抗反射层223和部分第一平坦层222的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
请参考图10，在所述第一开口227的侧壁形成侧墙205。
在所述第一开口227内形成侧墙205的形成方法包括：在所述第一开口227的侧壁和底部表面、以及第一掩膜层201表面形成侧墙膜；去除所述第一掩膜层201表面和第一开口227底部的侧墙膜，在所述第一开口227的侧壁形成侧墙205。
所述侧墙膜的材料包括：SiO2、SiN、TiO2、TiN或Al2O3。
在本实施例中，所述侧墙膜的形成工艺为原子层沉积工艺。采用原子层沉积工艺形成的侧墙膜的厚度较均匀，所述侧墙膜用于形成侧墙205，则所述侧墙205的厚度较均匀，使得后续去除侧墙205形成的第二开口沿第二方向Y的尺寸一致性较高。所述第二开口用于定义第一分割槽的尺寸，所述第一分割槽用于容纳第一分割结构，因此，所述第一分割结构的尺寸一致性较高。
在其他实施例中，所述侧墙膜的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
去除所述第一掩膜层201表面和第一开口227底部的侧墙膜的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，还包括：在所述第三开口228内形成侧墙205，由于所述第三开口228沿第二方向Y的尺寸较小，因此，所述侧墙205充满第三开口228，则后续形成的填充层难以填入第三开口228内，使得后续去除侧墙205时，有利于暴露出全部的第三开口228。所述第三开口228用于定义后续第二分割槽的位置和尺寸。
所述侧墙205的厚度为10纳米～30纳米。
请参考图11，形成所述侧墙205之后，在所述第一开口227内形成填充层206，所述填充层206充满第一开口227。
所述填充层206的形成方法包括：在所述第一开口227内和第一掩膜层201表面形成填充膜，所述填充膜充满第一开口227；平坦化所述填充膜，直至暴露出第一掩膜层201，在所述第一开口227内形成填充层206。
在本实施例中，所述填充膜的材料为纳米钛酸锂。所述填充膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
平坦化所述填充膜的工艺包括化学机械研磨工艺。
所述填充层206用于作为后续去除侧墙205的掩膜。
由于所述第三开口228已被侧墙205充满，因此，所述填充层206难以填充入第三开口228内，则后续去除侧墙205时，有利于暴露出第三开口228，所述第三开口228用于定义后续第二分割槽的位置和尺寸，所述第二分割槽在第二方向Y上切断第二槽202。
请参考图12，形成所述填充层206之后，去除所述第一区A1的侧墙205，在第一区A1的第一掩膜层201与填充层206之间形成第二开口260。
去除所述第一区A1的侧墙205时，还包括：去除第三开口228内的侧墙205。
去除所述第一区A1的侧墙205和第三开口228内的侧墙205的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第二开口260用于定义后续第一分割槽的位置和尺寸。由于位于同一个第一开口227侧壁的侧墙205之间的距离较小，使得后续形成的相邻的第一分割槽之间的距离较小，所述第一分割槽用于分割第一掩膜层201，有利于满足第一区A1的器件要求。并且，所述第一分割槽不是通过光罩形成，因此，有利于降低半导体器件的制造成本。
所述第三开口228用于定义后续第二分割槽的位置和尺寸。
请参考图13，形成所述第二开口260之后，以所述填充层206和第一掩膜层201为掩膜，刻蚀所述第二开口260底部的待刻蚀层，在所述待刻蚀层200内形成第一分割槽240，所述第一分割槽240在第二方向Y上分割第一区A1的第一掩膜层201。
以所述填充层206和第一掩膜层201为掩膜，刻蚀所述第二开口260底部的待刻蚀层200的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种。
所述第一分割槽240用于后续容纳第一分割结构，所述第一分割结构用于切断第一区A的第一掩膜层201。
形成所述第一分割槽的过程中，还包括：在所述第三开口228底部的待刻蚀层200内形成第二分割槽250，所述第二分割槽250在第二方向Y上切断第二区A2的第一掩膜层201。
请参考图14，在所述第一分割槽240内形成第一分割结构270。
形成所述第一分割结构270之前，还包括：去除所述第一掩膜层201。
去除所述第一掩膜层201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一分割结构270的形成方法包括：在所述第一分割槽240内和待刻蚀层200表面形成第一分割膜，所述第一分割膜充满第一分割槽240；平坦化所述第一分割膜，直至暴露出待刻蚀层200的表面，在所述第一分割槽240内形成第一分割结构270。
所述第一分割膜的材料包括绝缘材料。在本实施例中，所述第一分割膜的材料包括氧化硅。所述第一切割膜的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
平坦化所述第一分割膜的工艺包括化学机械研磨工艺。
所述第一分割结构270用于断开第一区A1第一掩膜层201。
还包括：在所述第二分割槽250内形成第二分割结构280。
所述第二分割结构280的材料和形成方法与第一分割结构270的材料和形成方法相同，在此不作赘述。
所述第二分割结构280用于断开第二区A2的第一掩膜层201。
请参考图15，形成所述第一分割结构270之后，去除所述第一槽区的第一掩膜层201，在所述第一区A1的第一掩膜层201内形成第一槽290，所述第一槽290在第二方向Y上被第一分割结构270切断。
所述第一槽290的形成方法包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
还包括：去除所述第二槽区的第一掩膜层201，在所述第二区A2的第一掩膜层201内形成第二槽291，所述第一槽291在第二方向Y上被第二分割结构280切断。
所述第二槽291的形成方法包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述形成方法还包括：以所述第一掩膜层201为掩膜，刻蚀所述第一槽290底部的待刻蚀层200，在所述待刻蚀层200内形成第一目标槽；以所述第一掩膜层201为掩膜，刻蚀所述第二槽291底部的待刻蚀层200，在所述待刻蚀层200内形成第二目标槽；在所述第一目标槽内形成第一导电层，所述第一导电层充满第一目标槽；在所述第二目标槽内形成第二导电层，所述第二导电层充满第二目标槽。
所述形成方法还包括：以所述第一掩膜层201为掩膜，刻蚀所述第三槽220底部的待刻蚀层200，在所述待刻蚀层200内形成第三目标槽；以所述第一掩膜层201为掩膜，刻蚀所述第四槽221底部的待刻蚀层200，在所述待刻蚀层200内形成第四目标槽；在所述第三目标槽内形成第三导电层，所述第三导电层充满第三目标槽；在所述第四目标槽内形成第四导电层，所述第四导电层充满第四目标槽。
所述第一导电层的材料包括金属；所述第二导电层的材料包括金属；所述第三导电层的材料包括金属；所述第四导电层的材料包括金属。
相应的，本发明还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括若干个相互分立的第一区，若干个第一区沿第一方向排布，所述第一区的待刻蚀层表面具有第一掩膜层；
在各个所述第一区的第一掩膜层内形成至少一个第一开口；
在所述第一开口的侧壁形成侧墙；
形成所述侧墙之后，在所述第一开口内形成填充层，所述填充层充满第一开口；
形成所述填充层之后，去除所述第一开口侧壁的侧墙，在所述第一区的填充层与第一掩膜层之间形成第二开口；
以所述填充层和第一掩膜层为掩膜，刻蚀所述第二开口底部的待刻蚀层，在所述待刻蚀层内形成第一分割槽，所述第一分割槽在第二方向上分割第一区的第一掩膜层，所述第二方向与第一方向垂直。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，沿第一方向，所述第一开口的尺寸为：60纳米～500纳米；沿第二方向，所述第一开口的尺寸为：20纳米～200纳米。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙的形成方法包括：在所述第一开口的侧壁和底部表面、以及第一掩膜层表面形成侧墙膜；去除所述第一开口底部表面和第一掩膜层表面的侧墙膜，在所述第一开口侧壁形成侧墙。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述侧墙膜的材料包括：SiO2、SiN、TiO2、TiN或Al2O3。
5.如权利要求3所述的半导体器件的形成方法，其特征在于，所述侧墙膜的形成工艺包括原子层沉积工艺。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙的厚度为：10纳米～30纳米。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述填充层的材料包括：纳米钛酸锂。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一区还包括第一槽区；所述形成方法还包括：在所述第一槽区内的第一掩膜层内形成第一槽；去除所述第一槽底部的待刻蚀层，在所述待刻蚀层内形成第一目标槽；在所述第一目标槽内形成第一导电层。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述待刻蚀层还包括若干个相互分立的第二区；所述形成方法还包括：在各个所述第二区的第一掩膜层内形成至少一个第三开口；形成所述侧墙时，所述侧墙充满第三开口。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，去除所述第一开口侧壁的侧墙时，还包括：去除第三开口的侧墙；去除第三开口的侧墙之后，以所述填充层和第一掩膜层为掩膜，刻蚀第三开口底部的待刻蚀层，在所述待刻蚀层内形成第二分割槽，所述第二分割槽在第二方向上切断第二区的第一掩膜层。
11.如权利要求10述的半导体器件的形成方法，其特征在于，还包括：在所述第一分割槽内形成第一分割结构；在所述第二分割槽内形成第二分割结构。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述第一分割结构的材料为绝缘材料；所述第二分割结构的材料为绝缘材料。
13.如权利要求10所述的半导体器件的形成方法，其特征在于，所述第一分割槽沿平行于第一方向具有第一中心线；所述第二分割槽沿平行于第一方向具有第二中心线；相邻第一中心线之间的距离小于相邻第二中心线的距离。
14.如权利要求9所述的半导体器件的形成方法，其特征在于，沿第一方向，所述第三开口的尺寸为：60纳米～500纳米；沿第二方向，所述第三开口的尺寸为：20纳米～60纳米。
15.如权利要求9所述的半导体器件的形成方法，其特征在于，所述待刻蚀层还包括：若干个相互分立的第三区和若干个相互分立的第四区，第一区和第三区沿第一方向相间排布，相邻第一区和第三区邻接，第二区和第四区沿第一方向相间排布，相邻第二区和第四区邻接；所述第一开口和第三开口的形成方法包括：在所述第一掩膜层表面形成第一平坦层；在所述第一平坦层表面形成第一底部抗反射层；在所述第一底部抗反射层表面形成第一光刻胶层，所述第一光刻胶层内具有第一光刻开口和第二光刻开口，所述第一光刻开口位于第一区和部分第三区的第一掩膜层上，所述第二光刻开口位于第二区和部分第四区的第一掩膜层上；以所述第一光刻胶层为掩膜，刻蚀所述第一光刻开口底部的第一底部抗反射层、平坦化层和第一掩膜层、以及第二光刻开口第一底部抗反射层、平坦化层和第一掩膜层，直至暴露出待刻蚀层，在所述第一掩膜层内形成位于第一光刻开口底部的第一开口和位于第二光刻开口底部的第三开口。
16.如权利要求1所述的半导体器件的形成方法，其特征在于，所述填充层的形成方法包括：在所述第一开口内、以及侧墙和第一掩膜层的表面形成填充膜，所述填充膜充满第一开口；去除所述侧墙和第一掩膜层表面的填充膜，在所述第一开口内形成填充层。
17.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述第一开口侧壁侧墙的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
18.如权利要求9所述的半导体器件的形成方法，其特征在于，所述第二区还包括第二槽区；所述形成方法还包括：在所述第二槽区的第一掩膜层内形成第二槽；去除所述第二槽底部的待刻蚀层，在所述待刻蚀层内形成第二目标槽；在所述第二目标槽内形成第二导电层。
19.如权利要求15所述的半导体器件的形成方法，其特征在于，所述第三区还包括第三槽区；所述形成方法还包括：在所述第三槽区的第一掩膜层内形成第三槽；去除所述第三槽底部的待刻蚀层，在所述待刻蚀层内形成第三目标槽；在所述第三目标槽内形成第三导电层；所述第四区还包括第四槽区；所述形成方法还包括：在所述第四槽区的第一掩膜层内形成第四槽；去除所述第四槽底部的待刻蚀层，在所述待刻蚀层内形成第四目标槽；在所述第四目标槽内形成第四导电层。
20.一种采用权利要求1至19中任意一项方法形成的半导体器件。
CN201910156253.0A 2019-03-01 2019-03-01 半导体器件及其形成方法 Active CN111640660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910156253.0A CN111640660B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910156253.0A CN111640660B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111640660A true CN111640660A (zh) 2020-09-08
CN111640660B CN111640660B (zh) 2023-04-25

Family

ID=72330474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910156253.0A Active CN111640660B (zh) 2019-03-01 2019-03-01 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111640660B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023092811A1 (zh) * 2021-11-24 2023-06-01 上海集成电路研发中心有限公司 双重构图的图形化方法和半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20150243518A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
US20190057876A1 (en) * 2017-08-16 2019-02-21 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20150243518A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
US20190057876A1 (en) * 2017-08-16 2019-02-21 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
CN109411337A (zh) * 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023092811A1 (zh) * 2021-11-24 2023-06-01 上海集成电路研发中心有限公司 双重构图的图形化方法和半导体结构

Also Published As

Publication number Publication date
CN111640660B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
CN111834203B (zh) 半导体器件及其形成方法
US20200279738A1 (en) Semiconductor devices and fabrication methods thereof
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
US11322353B2 (en) Semiconductor device and fabrication method thereof
CN111640659B (zh) 半导体器件及其形成方法
CN111640660B (zh) 半导体器件及其形成方法
JP2006135067A (ja) 半導体装置およびその製造方法
CN112864094A (zh) 半导体结构及其形成方法
CN111640666B (zh) 半导体器件及其形成方法
CN111834212B (zh) 半导体器件及其形成方法
US11183395B2 (en) Semiconductor device and fabrication method thereof
CN111640665B (zh) 半导体器件及其形成方法
KR20160087533A (ko) 반도체 소자의 제조 방법
CN111640664B (zh) 半导体器件及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
CN111986989B (zh) 半导体结构及其形成方法
CN111640657B (zh) 半导体器件及其形成方法
CN111952154A (zh) 图形化方法及其形成的半导体器件
CN111952170B (zh) 半导体器件及其形成方法
CN111640668B (zh) 半导体器件及其形成方法
CN111668091B (zh) 半导体器件及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN111640669B (zh) 半导体器件及其形成方法
US8329522B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant