CN110957209A - 多重图形化方法及存储器的形成方法 - Google Patents

多重图形化方法及存储器的形成方法 Download PDF

Info

Publication number
CN110957209A
CN110957209A CN201811120674.XA CN201811120674A CN110957209A CN 110957209 A CN110957209 A CN 110957209A CN 201811120674 A CN201811120674 A CN 201811120674A CN 110957209 A CN110957209 A CN 110957209A
Authority
CN
China
Prior art keywords
layer
mask
pattern
patterns
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811120674.XA
Other languages
English (en)
Other versions
CN110957209B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811120674.XA priority Critical patent/CN110957209B/zh
Publication of CN110957209A publication Critical patent/CN110957209A/zh
Application granted granted Critical
Publication of CN110957209B publication Critical patent/CN110957209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种多重图形化方法及存储器的形成方法。利用化学收缩试剂对第一图形的尺寸进行调整，以使复制至第一掩膜层中的掩膜图形之间的间隙具备较小，基于此即可使第二掩膜层中填充在间隙中的填充部具备较小的尺寸，同时基于第一掩膜层和第二掩膜层具备不同的刻蚀速率，从而可以确保在去除暴露出遮盖部和掩膜图形时，还保留有部分填充部，以分别构成第一转移图形和第二转移图形。可见，根据本发明提供的多重图形化方法，可在现有光刻工艺的精度限制下，仍能够界定出尺寸较小的图案。

Description

多重图形化方法及存储器的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种多重图形化方法及一种存储器的形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的工艺节点正不断减小。然而，由于受到现有的光刻工艺精度的限制，以现有的光刻工艺无法直接制备出更为精细的图案，并且也难以对图案的尺寸进行灵活调整，从而无法满足半导体器件持续减小特征尺寸(CriticalDimension，简称CD)的需求。
发明内容
本发明的目的在于提供一种多重图形化方法，以解决现有的图形化过程中容易受到光刻工艺的精度限制，而无法灵活调整图形尺寸的问题。
为解决上述技术问题，本发明提供一种多重图形化方法，包括：
提供一衬底，在所述衬底上依次形成有图形转移层和第一掩膜材料层；
形成第一光刻胶层在所述第一掩膜材料层上，所述第一光刻胶层中形成有多个第一图形；
形成化学收缩试剂在所述第一图形的外周围上，并使所述化学收缩试剂与所述第一图形的光刻胶材料发生交联反应，以形成交联层在所述第一图形的外周围上并构成第二图形，并使相邻的所述第二图形之间的间距尺寸小于相邻的所述第一图形之间的间距尺寸；
将所述第二图形复制至所述第一掩膜材料层中，形成图形化的第一掩膜层，以使所述第一掩膜层中具有多个掩膜图形，相邻的所述掩膜图形之间具有一间隙；
形成第二掩膜层在所述衬底上，所述第二掩膜层填充相邻的所述掩膜图形之间的所述间隙并覆盖所述第一掩膜层的顶表面，其中所述第二掩膜层填充在所述间隙中的部分构成填充部，以及所述第二掩膜层覆盖所述第一掩膜层顶表面的部分构成遮盖部，所述填充部的高度大于所述遮盖部的高度；
形成第二光刻胶层在所述第二掩膜层上，所述第二光刻胶层中形成有多个第三图形，所述第三图形位于所述掩膜图形的上方，并且所述第三图形的宽度尺寸小于所述掩膜图形的宽度尺寸，以使所述第三图形还暴露出部分所述遮盖部；
以所述第二光刻胶层为掩膜执行刻蚀工艺，以依次刻蚀所述第二掩膜层和所述第一掩膜层，在刻蚀过程中对所述第一掩膜层的刻蚀速率大于对所述第二掩膜层的刻蚀速率，以使得从所述第二掩膜层的所述遮盖部刻蚀至贯穿所述第一掩膜层的所述掩膜图形时，仍剩余有至少部分所述填充部；其中，剩余的遮盖部和剩余的掩膜图形构成第一转移图形，以及剩余的所述填充部构成第二转移图形；以及，
将所述第一转移图形和所述第二转移图形转移至所述图形转移层中。
可选的，所述刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤；其中，
在所述第一刻蚀步骤中，刻蚀剂刻蚀所述第二掩膜层中暴露出的遮盖部和填充部，并刻蚀至暴露出所述第一掩膜层，所述填充部被消耗至第一高度位置；以及，
在所述第二刻蚀步骤中，刻蚀剂刻蚀暴露出的所述第一掩膜层的所述掩膜图形和所述填充部，直至刻蚀贯穿所述掩膜图形，以及所述填充部由所述第一高度位置刻蚀至第二高度位置。
可选的，所述第二掩膜层的形成方法包括：
形成掩膜材料层在所述衬底上，所述掩膜材料层填充所述间隙并覆盖所述第一掩膜层；以及，
执行平坦化工艺，以平坦化所述掩膜材料层的顶表面并构成所述第二掩膜层。
可选的，所述第一掩膜层的材质包括氧化硅；以及，所述第二掩膜层的材质包括碳或碳化硅。
本发明的又一目的在于提供一种存储器的形成方法，包括：
提供一衬底，所述衬底上定义有多个有源区，所述有源区相对的两个端部上分别设置有节点接触区，以及在所述衬底上还依次形成有介质层和第一掩膜材料层；
形成第一光刻胶层在所述第一掩膜材料层上，所述第一光刻胶层中形成有多个第一图形，所述第一图形对应在所述有源区的中间位置；
形成化学收缩试剂在所述第一图形的外周围上，并使所述化学收缩试剂与所述第一图形的光刻胶材料发生交联反应，以形成交联层在所述第一图形的外周围上并构成第二图形，并使所述第二图形的边界扩展至所述有源区的边界；
将所述第二图形复制至所述第一掩膜材料层中，形成图形化的第一掩膜层，以使所述第一掩膜层中具有多个掩膜图形，相邻的所述掩膜图形之间具有一间隙；
形成第二掩膜层在所述衬底上，所述第二掩膜层填充相邻的所述掩膜图形之间的所述间隙并覆盖所述第一掩膜层的顶表面，其中所述第二掩膜层填充在所述间隙中的部分构成填充部，以及所述第二掩膜层覆盖所述第一掩膜层顶表面的部分构成遮盖部，所述填充部的高度大于所述遮盖部的高度；
形成第二光刻胶层在所述第二掩膜层上，所述第二光刻胶层中形成有多个第三图形，所述第三图形位于所述掩膜图形的上方，并且所述第三图形的边界位于所述节点接触区的区域范围内，以使所述第三图形还暴露出部分所述遮盖部；
以所述第二光刻胶层为掩膜执行刻蚀工艺，以依次刻蚀所述第二掩膜层和所述第一掩膜层，在刻蚀过程中对所述第一掩膜层的刻蚀速率大于对所述第二掩膜层的刻蚀速率，以使得从所述第二掩膜层的所述遮盖部刻蚀至贯穿所述第一掩膜层的所述掩膜图形时，仍剩余有至少部分所述填充部；其中，剩余的遮盖部和剩余的掩膜图形构成第一转移图形，以及剩余的所述填充部构成第二转移图形；以及，
将所述第一转移图形和所述第二转移图形转移至所述介质层中，以形成多个开孔在所述介质层中，所述开孔暴露出所述节点接触区的衬底。
可选的，在所述衬底中形成有多个沟槽隔离结构，以利用沟槽隔离结构隔离相邻的所述有源区，所述节点接触区邻接所述沟槽隔离结构。
可选的，相邻的所述掩膜图形之间的所述间隙对应在所述沟槽隔离结构的上方，以使所述第二转移图形对应在所述沟槽隔离结构的上方。
可选的，所述衬底上还形成有位线，所述位线中与所述有源区相交的部分位于所述有源区的中间位置，所述介质层覆盖所述位线。
可选的，所述刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤；其中，
在所述第一刻蚀步骤中，刻蚀剂刻蚀所述第二掩膜层中暴露出的遮盖部和填充部，并刻蚀至暴露出所述第一掩膜层，所述填充部被消耗至第一高度位置；以及，
在所述第二刻蚀步骤中，刻蚀剂刻蚀暴露出的所述第一掩膜层的所述掩膜图形和所述填充部，直至刻蚀贯穿所述掩膜图形，以及所述填充部由所述第一高度位置刻蚀至第二高度位置。
可选的，在刻蚀所述介质层以形成所述开孔之后，还包括：
形成节点接触层在所述介质层的所述开孔中，所述节点接触层与所述节点接触区的衬底接触。
可选的，所述节点接触层的形成方法包括：
形成接触材料层在所述衬底上，所述接触材料层填充所述开孔并覆盖所述介质层的顶表面：以及，
执行刻蚀工艺，以去除所述接触材料层中覆盖介质层顶表面的部分，并保留所述接触材料层中填充在所述开孔中的部分，以构成所述节点接触层；其中，在执行所述刻蚀工艺以去除所述接触材料层中覆盖所述介质层顶表面的部分之后，还继续刻蚀所述接触材料层和所述介质层，以降低所述介质层和所述节点接触层的高度。
可选的，在形成所述介质层之后，并在形成所述第一掩膜材料层之前，还包括：对所述介质层执行平坦化工艺，以降低所述介质层的高度。
可选的，所述节点接触层的形成方法包括：
形成接触材料层在所述衬底上，所述接触材料层填充所述开孔并覆盖所述介质层的顶表面；以及，
去除所述接触材料层中覆盖所述介质层顶表面的部分，并使剩余的接触材料层填充在所述开孔中，以构成所述节点接触层。
在本发明提供的多重图形化方法中，利用化学收缩试剂调整第一图形的尺寸，以缩减相邻的第一图形之间的间距尺寸(例如，可使调整后所形成的第二图形之间的间距尺寸小于光刻工艺在极限条件下的光刻间距特征尺寸F)，以及在将第二图形复制至第一掩膜层中时，相应的使第一掩膜层中相邻的掩膜图形之间具备较小的间隙，后续在利用第二掩膜层填充相邻的掩膜图形之间的间隙时，即可使第二掩膜层填充部的尺寸较小，并且基于第一掩膜层和第二掩膜层具备不同的刻蚀速率，从而在以第二光刻胶层执行刻蚀工艺时，即能够在去除暴露出的遮盖部和掩膜图形时，仍残留有部分填充部，从而可以自对准的形成第一转移图形和第二转移图形。可见，本发提供的多重图形化方法，能够基于现有的光刻工艺的精度限制下，实现更小尺寸的图形制备。
附图说明
图1为本发明实施例一中多重图形化方法的流程示意图；
图2a～图2f为本发明实施例一中的多重图形化方法在其图形化过程中的结构示意图；
图3为本发明实施例二中的存储器的形成方法的流程示意图；
图4a～图4g为本发明实施例二中的存储器在其形成过程中的结构示意图；
图5a为本发明实施例三中的存储器的形成方法在对介质层进行平坦化处理之后的结构示意图；
图5b和图5c为本发明实施例三中的存储器的形成方法在其制备节点接触层时的结构示意图。
其中，附图标记如下：
100/200-衬底； 201-保护层；
110/210-图形转移层；
210a-碳化硅层； 210b-氮氧化硅层；
120/220-第一掩膜材料层；
220a-氧化硅层； 220b-抗反射层；
120’/220’-第一掩膜层； 121/221-掩膜图形；
130/230-第一光刻胶层；
131/231-第一图形； 132/232-第二图形；
150/250-第二掩膜层；
151/251-填充部； 152/252-遮盖部；
160/260-第二光刻胶层； 161/261-第三图形；
270-介质层；
270a-第一介质层； 270b-第二介质层；
271-开孔；
280-接触材料层； 281-节点接触层；
AA-有源区； NCA-节点接触区；
BL-位线；
STI-沟槽隔离结构；
D1-第一间距尺寸； D2-第二间距尺寸。
具体实施方式
以下结合附图和具体实施例对本发明提出的多重图形化方法及存储器的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本发明实施例一中多重图形化方法的流程示意图，图2a～图2f为本发明实施例一中的多重图形化方法在其图形化过程中的结构示意图，下面结合附图，对本发明实施一中的各个步骤进行详细说明。
在步骤S110中，具体参考图2a所示，提供一衬底100，在所述衬底100上依次形成有图形转移层110和第一掩膜材料层120。在后续工艺中，即在所述图形转移层110上定义出需要转移的图形，并将定义出的图形进一步转移至所述图形转移层110中。
在步骤S120中，继续参考图2a所示，形成第一光刻胶层130在所述第一掩膜材料层120上，所述第一光刻胶层130中形成有多个第一图形131。其中，相邻的第一图形131之间具有第一间距尺寸D1。其中，所述第一图形131例如为条状结构，则对应后续所形成的第一转移图形和第二转移图形可相应的为条状结构。
具体的，所述第一光刻胶层130例如为直接通过光刻工艺形成，则此时所形成的多个第一图形131中，相邻的第一图形131之间的第一间距尺寸D1相应的大于等于光刻工艺在其极限条件下的最小间距特征尺寸F。
在步骤S130中，具体参考图2b所示，形成化学收缩试剂在所述第一图形131的外周围上，并使所述化学收缩试剂与所述第一图形131的光刻胶材料发生交联反应，以形成交联层在所述第一图形131的外周围上并构成第二图形132，并使相邻的所述第二图形132之间的间距尺寸小于相邻的所述第一图形131之间的间距尺寸。
进一步的，所述化学收缩试剂具体为RELACS试剂，所述RELACS试剂(Resolutionenhancement lithography assisted by chemical shrink，分辨率增强光刻辅助化学收缩)能够与光刻胶材料发生交联反应，此时即能够使光刻胶层的尺寸增加，从而可以使相邻的光刻胶层之间的间距尺寸缩减。基于此，即能够用于调控相邻的图形之间的间距。因此，虽然受到光刻工艺的限制导致所形成的图形之间的间距尺寸无法直接利用光刻工艺进一步缩减，然而在结合所述化学收缩试剂时，仍可以实现相邻图形的间距的灵活调整，避免受到光刻工艺的限制。
同样的，本实施例中，通过所述第一光刻层130和RELACS试剂，从而对相邻的第二图形132之间的第二间距尺寸D2进行调控。需要说明的是，本实施例中，相邻的第二图形132之间的间隔空间，即对应后续需要定义出的转移图形，因此通过对相邻的第二图形132之间的第二间距尺寸D2进行调控，即相应的为后续定义出的转移图形的尺寸进行调整。
在步骤S140中，具体参考图2c所示，将所述第二图形复制至所述第一掩膜材料层中，形成图形化的第一掩膜层120’，以使所述第一掩膜层120’中具有多个掩膜图形121，相邻的所述掩膜图形121之间具有一间隙。
其中，所述间隙的开口尺寸即对应相邻的第二图形132之间的第二间距尺寸D2。本实施例中，所述间隙的开口尺寸小于所述掩膜图形121的宽度尺寸。
在步骤S150中，具体参考图2d所示，形成第二掩膜层150在所述衬底100上，所述第二掩膜层150填充所述第一掩膜层120’的所述间隙并覆盖所述第一掩膜层120’的顶表面，其中所述第二掩膜层150填充在所述间隙中的部分构成填充部151，以及所述第二掩膜层150覆盖所述第一掩膜层顶表面的部分构成遮盖部152，所述填充部151的高度大于所述遮盖部152的高度。
需要说明的是，第二掩膜层150中由于填充部151的高度大于遮盖部152的高度，从而在后续工艺中，可使遮盖部152能够在填充部151消耗完之前被去除。
其中，所述第二掩膜层150的形成方法例如包括：首先，形成掩膜材料层在所述衬底100，所述掩膜材料层填充所述间隙并覆盖所述第一掩膜层120’；接着，执行平坦化工艺，以平坦化所述掩膜材料层的顶表面，并构成第二掩膜层150。此时，即可使所述第二掩膜层150的填充部151的高度大于遮盖部152的高度。
在步骤S160中，继续参考图2d所示，形成第二光刻胶层160在所述第二掩膜层150上，所述第二光刻胶层160中形成有多个第三图形161，所述第三图形161位于所述掩膜图形121的上方，并且所述第三图形161的宽度尺寸小于所述掩膜图形121的宽度尺寸，以使所述第三图形161还暴露出部分所述遮盖部152。
在步骤S170中，具体参考图2e所示，以所述第二光刻胶层160为掩膜执行刻蚀工艺，以依次刻蚀所述第二掩膜层150和所述第一掩膜层120’，在刻蚀过程中对所述第一掩膜层120’的刻蚀速率大于对所述第二掩膜层150的刻蚀速率，以使得从所述第二掩膜层150的所述遮盖部152刻蚀至贯穿所述第一掩膜层120’时，仍剩余有至少部分所述填充部151。
其中，所述刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤。在所述第一刻蚀步骤中，刻蚀剂优先刻蚀第二掩膜层150中暴露出的遮盖部152和部分填充部151，并刻蚀至暴露出所述第一掩膜层120’，此时由于填充部151的高度高于遮盖部152的高度，因此在去除暴露出的遮盖部152时，填充部151被消耗至第一高度位置，剩余的填充部151的顶表面位置(第一高度位置)与所述第一掩膜层120’的顶表面位置接近或相同。以及，在第二刻蚀步骤中，刻蚀剂继续刻蚀暴露出的第一掩膜层的掩膜图形121和填充部151，此时由于刻蚀剂对第一掩膜层120’的刻蚀速率大于对第二掩膜层150的刻蚀速率，因此可使掩膜图形121能够被快速的消耗，从而在刻蚀至贯穿所述掩膜图形时，第二掩膜层的填充部151仍未被消耗完全，其例如从第一高度位置被刻蚀至第二高度位置，所述第二高度位置(即，剩余的填充部151的顶表面位置)低于所述掩膜图形的顶表面位置。
其中，所述第一掩膜层120’和第二掩膜层150采用不同的材料形成，以使所述第一掩膜层120’和第二掩膜层150之间具备不同的刻蚀速率。例如，所述第一掩膜层120’的材质包括氧化硅，所述第二掩膜层150的材质包括碳或碳化硅等。
此外，本实施例中，在执行所述刻蚀工艺时，刻蚀停止于所述图形转移层110上，因此为了避免对图形转移层110z造成消耗，可进一步使图形转移层110的材质不同于所述第一掩膜层120’和第二掩膜层150的材质。例如，所述图形转移层110的材质包括氮化硅。
继续参考图2e所示，剩余的遮盖部152和剩余的掩膜图形121构成第一转移图形，以及剩余的所述填充部151构成第二转移图形。至此，即定义出了所需要的图形。本实施例中，第一转移图形的宽度尺寸大于第二转移图形的宽度尺寸，并且第一转移图形和第二转移图形交替排布。
在步骤S180中，具体参考图2f所示，将所述第一转移图形和所述第二转移图形转移至所述图形转移层110中。此时，相应会在所述图形转移层110中形成多个开口，所述开口对应在所述第一转移图形和第二转移图形之间。
实施例二
图3为本发明实施例二中的存储器的形成方法的流程示意图，图4a～图4g为本发明实施例二中的存储器在其形成过程中的结构示意图。以下结合附图对本实施例中的各个步骤进行详细说明。
在步骤S210中，具体参考图4a所示，提供一衬底200，所述衬底200上定义有多个有源区AA，所述有源区AA相对的两个端部上分别设置有节点接触区NCA，以及在所述衬底100上还依次形成有介质层270和第一掩膜材料层220。
在后续工艺中，即利用所述第一掩膜材料层220在所述介质层270上界定出需要的图形，并将界定出的图形转移至所述介质层270中。进一步的，所述介质层270例如包括第一介质层270a和第二介质层270b，所述第一介质层270a可通过旋涂工艺形成，以利用所述第一介质层270a填充衬底表面的间隙并使所述第一介质层270a具备一平坦的顶表面，所述第二介质层270b即形成所述第一介质层270a的平坦的表面上。具体的，所述第一介质层270a和第二介质层270b的材质可均包括氧化硅，所述第一介质层270a采用旋涂工艺形成，所述第二介质层270b采用化学气相沉积工艺形成。
继续参考图4a所示，所述衬底200中相邻的所述有源区AA之间利用沟槽隔离结构STI相互隔离。以及，所述有源区AA中形成存储单元，所述存储单元例如为存储晶体管。所述存储晶体管进一步包括栅极结构，所述栅极结构掩埋在所述衬底200中，以及所述栅极结构的两侧即对应位线接触区和节点接触区NCA。本实施例中，每一有源区AA中形成有两个栅极结构以构成两个存储晶体管，并且两个存储晶体管之间共用一位线接触区，所述位线接触区进一步连接至一位线BL，在所述位线接触区的两侧分别布置有所述节点接触区NCA。
如图4a所示，在形成所述介质层210之前，还包括形成位线BL在所述衬底100上，后续所形成的介质层270覆盖所述位线BL。其中，所述位线BL与所述有源区AA相交，以和有源区AA中的位线接触区电性连接，并且所述位线BL中与所述有源区AA相交的部分位于所述有源区AA的中间位置。
进一步的，所述位线BL包括一接触层、功函数调整层、导电层和遮盖层，所述接触层与所述位线接触区的衬底接触(本实施例中，所述接触层进一步嵌入至衬底中)，功函数层和导电层依次形成在所述接触层的上方，用于实现信号的传输。
继续图4a所示，在形成所述介质层270之前，还包括形成一保护层201在所述衬底100上，所述保护层201覆盖所述位线BL的顶壁和侧壁，以及覆盖所述衬底100的表面。后续所形成的介质层210即覆盖所述保护层201。其中，所述保护层201可以为单层结构，也可以为叠层结构。当所述保护层为叠层结构时，例如其包括三层结构，所述三层结构由下至上依次例如为：氧化硅层、氮化硅层和氮氧化硅层。
继续参考图4a所示，在形成所述第一掩膜材料层220之前，还包括形成：图形转移层210，所述图形转移层210形成在所述介质层270上。
本实施例中，在定义节点接触图形的过程中是在所述图形转移层210上进行的，以避免对介质层270造成损伤。因此，在后续工艺中，可优先将定义出的图形转移至所述图形转移层210中，并进一步复制至所述介质层270中。本实施例中，所述图形转移层210为叠层结构，其由下至上依次包括：碳化硅层210a和氮氧化硅层210b。
所述第一掩膜材料层220形成在所述图形转移层210上。进一步的，所述第一掩膜材料层220也可以为叠层结构，例如本实施例中，所述第一掩膜材料层220右下至上依次包括：氧化硅层220a和抗反射层220b。
在步骤S220中，继续参考图4a所示，形成第一光刻胶层230在所述第一掩膜材料层220上，所述第一光刻胶层230中形成有多个第一图形231，所述第一图形231对应在所述有源区AA的中间位置。本实施例中，所述第一图形231即对应形成在所述位线BL的上方。
在步骤S230中，具体参考图4b所示，形成化学收缩试剂在所述第一图形231的外周围上，并使所述化学收缩试剂与所述第一图形231的光刻胶材料发生交联反应，以形成交联层在所述第一图形231的外周围上并构成第二图形232，并使所述第二图形232的边界扩展至所述有源区AA的边界。
其中，所述化学收缩试剂具体为RELACS试剂，其与光刻胶层之间能够发生交联反应，以增加光刻胶层的尺寸。通过增加光刻胶层的尺寸，使第一图形扩展形成第二图形，以实现第二图形的边界能够扩展至所述有源区AA的边界(或者，沟槽隔离结构STI靠近有源区的边界)。
应当认识到，本实施例中具有多个有源区AA，此时对应多个有源区AA的多个第二图形232的边界均扩展至相应的有源区边界，则相邻的第二图形232之间的间隔空间即对应所述沟槽隔离结构STI。
在步骤S240中，继续参考图4b所示，将所述第二图形232复制至所述第一掩膜材料层中，形成图形化的第一掩膜层220’，以使所述第一掩膜层第一掩膜层220’中具有多个掩膜图形221，相邻的所述掩膜图形221之间具有一间隙。本实施例中，所述间隙即对应所述沟槽隔离结构STI。以及，在将第二图形231复制至所述第一掩膜材料层中之后，即可去除所述第一光刻胶层。
在步骤S250中，具体参考图4c所示，形成第二掩膜层250在所述衬底100上，所述第二掩膜层150填充所述相邻的所述掩膜图形221之间的所述间隙并覆盖所述第一掩膜层220’的顶表面，其中所述第二掩膜层250填充在所述间隙中的部分构成填充部251，以及所述第二掩膜层250覆盖所述第一掩膜层顶表面的部分构成遮盖部252，所述填充部251的高度大于所述遮盖部252的高度。
与实施例一类似的，第二掩膜层250中由于填充部251的高度大于遮盖部252的高度，从而在后续工艺中，可使遮盖部252能够在填充部251消耗完之前被去除。
在步骤S260中，继续参考图4c所示，形成第二光刻胶层260在所述第二掩膜层250上，所述第二光刻胶层260中形成有多个第三图形261，所述第三图形261位于所述掩膜图形221的上方，并且所述第三图形261的宽度尺寸小于所述掩膜图形221的宽度尺寸，以使所述第三图形261还暴露出部分所述遮盖部252。
本实施例中，所述第三图形261位于所述有源区AA的中间位置，并对应在所述位线BL的上方。以及，所述第三图形261的边界还扩展至所述节点接触区NCA的区域范围内，应当认识到此时所述第三图形261和所述填充部251之间暴露有部分遮盖部252，并且暴露出的遮盖部252对应在所述节点接触区NCA中。
在步骤S270中，具体参考图4d所示，以所述第二光刻胶层为掩膜执行刻蚀工艺，以依次刻蚀所述第二掩膜层250和所述第一掩膜层220’。
其中，所述刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤。在所述第一刻蚀步骤中，以所述第三图形261为掩膜，刻蚀第二掩膜层250中暴露出的遮盖部252(对应在所述节点接触区NCA中的遮盖部252)，同时刻蚀所述填充部251。如上所述，由于填充部251的高度大于遮盖部252的高度，因此在第一刻蚀步骤中，当暴露出遮盖部252被完全去除以进一步露出所述第一掩膜层220’时，所述填充部251未被完全消耗，此时剩余的填充部251的高度与所述掩膜图形221的高度接近或相同。
以及，在第二刻蚀步骤中，刻蚀剂继续刻蚀暴露出的第一掩膜层220’中的掩膜图形221，同时还会刻蚀所述填充部251。然而，由于对第一掩膜层220’的刻蚀速率大于对掩膜图形221的刻蚀速率，从而使暴露出的掩膜图形221更快的被消耗完全，此时仍保留有部分所述填充部251。
继续参考图4d所示，剩余的遮盖部252和剩余的掩膜图形221对准而构成第一转移图形，以及剩余的所述填充部251构成第二转移图形。本实施例中，所述第二转移图形遮盖在所述沟槽隔离结构STI的上方，以及所述第一转移图形和所述第二转移图形之间的间隔空间对应至少部分的节点接触区NCA。
在步骤S280中，具体参考图4e所示，将所述第一转移图形和所述第二转移图形转移至所述介质层270中，以形成多个开孔271所述介质层270中，所述开孔271暴露出所述节点接触区NCA的衬底200。本实施例中，所述开孔271依次贯穿所述第二介质层270b和第一介质层270a。
结合图4d和图4e所示，在所述介质层270上还形成有图形转移层210，因此所述第一转移图形和第二转移图形优先被复制至所述图形转移层210中，接着再被复制至所述介质层270中。本实施例中，以所述第一转移图形和第二转移图形为掩膜刻蚀所述图形转移层210，并进一步将第一转移图形和第二转移图形复制至所述图形转移层210的碳化硅层210a中。接着，即利用具备较大硬度的碳化硅层210b为掩膜，刻蚀所述介质层270。
此外，本实施例中，在所述衬底200上还覆盖有保护层201，因此可进一步刻蚀所述保护层201，以暴露出节点接触区NCA的衬底。
本实施例中，在暴露出节点接触区的衬底之后，还包括：形成节点接触层281在所述开孔271中，所述节点接触层281与所述节点接触区NCA的衬底接触。
具体参考图4f和图4g所示，所述节点接触层281的形成方法例如包括如下步骤。
第一步骤，具体参考图4f所示，形成接触材料层280在所述衬底200上，所述接触材料层280填充所述开孔271并覆盖所述介质层270的表面。
第二步骤，具体参考图4g所示，执行刻蚀工艺，以去除所述接触材料层280中覆盖所述介质层顶表面的部分，并保留所述接触材料层中填充在所述开孔271中的部分，以构成节点接触层281。其中，所述刻蚀工艺可以为干法刻蚀工艺。
优选的方案中，在执行刻蚀工艺以去除所述接触材料层中覆盖所述介质层顶表面的部分之后，还继续刻蚀所述接触材料层280和所述介质层270，以同时降低所述介质层270和所述节点接触层280的高度。
进一步的，在对接触材料层280和所述介质层270进行刻蚀时，刻蚀停止至所述位线BL的遮盖层(即，在执行刻蚀工艺之后，所述介质层270的顶表面位置例如介于位线BL的遮盖层的顶表面位置和底表面位置之间)，此时，即可在降低所述节点接触层281高度的基础上，还能够避免位线BL中的导电层被暴露出。
实施例三
与实施例二的区别在于，本实施例中，在形成介质层之后，并在形成所述第一掩膜材料层之前，还包括：对所述介质层执行平坦化工艺，以降低所述介质层的高度。
图5a为本发明实施例三中的存储器的形成方法在对介质层进行平坦化处理之后的结构示意图。如图5a所示，本实施例中，对所述介质层270进行平坦化处理，并且平坦化至所述位线BL的遮盖层(即，平坦化工艺之后，所述介质层270的顶表面位置例如介于位线BL的遮盖层的顶表面位置和底表面位置之间)。此时，即可在降低所述介质层270高度的基础上，还能够避免位线BL中的导电层被暴露出。
需要说明的是，本实施例中通过降低介质层270的高度，从而可使后续所形成的开孔的高度也相应的降低，一方面有利于提高所形成的开孔图形的精确度；另一方面，还可确保后续填充接触材料层时材料的填充性能。
本实施例中，在对介质层270执行平坦化工艺之后，即可在所述介质层270上利用实施例一和实施例二中所述的多重图形化方法界定出所需的图形，并将界定出的图形转移至所述介质层270中。在此过程中的方法与实施例二中的类似，此处不再赘述。
以及，在所述介质层中开设有开孔之后，即可在所述开孔中形成节点接触层。图5b和图5c为本发明实施例三中的存储器的形成方法在其制备节点接触层时的结构示意图。具体的，所述节点接触层的形成方法包括：
第一步骤，具体参考图5b所示，形成接触材料层280在所述衬底200上，所述接触材料层280填充所述开孔并覆盖所述介质层的顶表面；
第二步骤，具体参考图5c所示，去除所述接触材料层280中覆盖所述介质层顶表面的部分，并使剩余的接触材料层填充在所述开孔中，以构成所述节点接触层281。需要说明的是，本实施例中，在去除所述接触材料层280中覆盖所述介质层顶表面的部分时，可利用湿法刻蚀工艺、干法刻蚀工艺或者平坦化工艺实现。
综上所述，本发明提供的多重图形化方法，利用化学收缩试剂对第一图形的尺寸进行调整，从而使复制至第一掩膜层中的掩膜图形之间的间隙具备较小的间距，基于此即可使第二掩膜层中填充在所述间隙中的填充部具备较小的尺寸，同时基于第一掩膜层和第二掩膜层具备不同的刻蚀速率，从而可以确保在去除暴露出遮盖部和掩膜图形时，还保留有部分填充部，以分别构成第一转移图形和第二转移图形。在将如上所述的多重图形化方法运用于存储器的形成方法中，即可以精确的定义出节点接触区的图形。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种多重图形化方法，其特征在于，包括：
提供一衬底，在所述衬底上依次形成有图形转移层和第一掩膜材料层；
形成第一光刻胶层在所述第一掩膜材料层上，所述第一光刻胶层中形成有多个第一图形；
形成化学收缩试剂在所述第一图形的外周围上，并使所述化学收缩试剂与所述第一图形的光刻胶材料发生交联反应，以形成交联层在所述第一图形的外周围上并构成第二图形，并使相邻的所述第二图形之间的间距尺寸小于相邻的所述第一图形之间的间距尺寸；
将所述第二图形复制至所述第一掩膜材料层中，形成图形化的第一掩膜层，以使所述第一掩膜层中具有多个掩膜图形，相邻的所述掩膜图形之间具有一间隙；
形成第二掩膜层在所述衬底上，所述第二掩膜层填充相邻的所述掩膜图形之间的所述间隙并覆盖所述第一掩膜层的顶表面，其中所述第二掩膜层填充在所述间隙中的部分构成填充部，以及所述第二掩膜层覆盖所述第一掩膜层顶表面的部分构成遮盖部，所述填充部的高度大于所述遮盖部的高度；
形成第二光刻胶层在所述第二掩膜层上，所述第二光刻胶层中形成有多个第三图形，所述第三图形位于所述掩膜图形的上方，并且所述第三图形的宽度尺寸小于所述掩膜图形的宽度尺寸，以使所述第三图形还暴露出部分所述遮盖部；
以所述第二光刻胶层为掩膜执行刻蚀工艺，以依次刻蚀所述第二掩膜层和所述第一掩膜层，在刻蚀过程中对所述第一掩膜层的刻蚀速率大于对所述第二掩膜层的刻蚀速率，以使得从所述第二掩膜层的所述遮盖部刻蚀至贯穿所述第一掩膜层的所述掩膜图形时，仍剩余有至少部分所述填充部；其中，剩余的遮盖部和剩余的掩膜图形构成第一转移图形，以及剩余的所述填充部构成第二转移图形；以及，
将所述第一转移图形和所述第二转移图形转移至所述图形转移层中。
2.如权利要求1所述的多重图形化方法，其特征在于，所述刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤；其中，
在所述第一刻蚀步骤中，刻蚀剂刻蚀所述第二掩膜层中暴露出的遮盖部和填充部，并刻蚀至暴露出所述第一掩膜层，所述填充部被消耗至第一高度位置；以及，
在所述第二刻蚀步骤中，刻蚀剂刻蚀暴露出的所述第一掩膜层的所述掩膜图形和所述填充部，直至刻蚀贯穿所述掩膜图形，以及所述填充部由所述第一高度位置刻蚀至第二高度位置。
3.如权利要求1所述的多重图形化方法，其特征在于，所述第二掩膜层的形成方法包括：
形成掩膜材料层在所述衬底上，所述掩膜材料层填充所述间隙并覆盖所述第一掩膜层；以及，
执行平坦化工艺，以平坦化所述掩膜材料层的顶表面并构成所述第二掩膜层。
4.如权利要求1所述的多重图形化方法，其特征在于，所述第一掩膜层的材质包括氧化硅。
5.如权利要求1所述的多重图形化方法，其特征在于，所述第二掩膜层的材质包括碳或碳化硅。
6.一种存储器的形成方法，其特征在于，包括：
提供一衬底，所述衬底上定义有多个有源区，所述有源区相对的两个端部上分别设置有节点接触区，以及在所述衬底上还依次形成有介质层和第一掩膜材料层；
形成第一光刻胶层在所述第一掩膜材料层上，所述第一光刻胶层中形成有多个第一图形，所述第一图形对应在所述有源区的中间位置；
形成化学收缩试剂在所述第一图形的外周围上，并使所述化学收缩试剂与所述第一图形的光刻胶材料发生交联反应，以形成交联层在所述第一图形的外周围上并构成第二图形，并使所述第二图形的边界扩展至所述有源区的边界；
将所述第二图形复制至所述第一掩膜材料层中，形成图形化的第一掩膜层，以使所述第一掩膜层中具有多个掩膜图形，相邻的所述掩膜图形之间具有一间隙；
形成第二掩膜层在所述衬底上，所述第二掩膜层填充相邻的所述掩膜图形之间的所述间隙并覆盖所述第一掩膜层的顶表面，其中所述第二掩膜层填充在所述间隙中的部分构成填充部，以及所述第二掩膜层覆盖所述第一掩膜层顶表面的部分构成遮盖部，所述填充部的高度大于所述遮盖部的高度；
形成第二光刻胶层在所述第二掩膜层上，所述第二光刻胶层中形成有多个第三图形，所述第三图形位于所述掩膜图形的上方，并且所述第三图形的边界位于所述节点接触区的区域范围内，以使所述第三图形还暴露出部分所述遮盖部；
以所述第二光刻胶层为掩膜执行刻蚀工艺，以依次刻蚀所述第二掩膜层和所述第一掩膜层，在刻蚀过程中对所述第一掩膜层的刻蚀速率大于对所述第二掩膜层的刻蚀速率，以使得从所述第二掩膜层的所述遮盖部刻蚀至贯穿所述第一掩膜层的所述掩膜图形时，仍剩余有至少部分所述填充部；其中，剩余的遮盖部和剩余的掩膜图形构成第一转移图形，以及剩余的所述填充部构成第二转移图形；以及，
将所述第一转移图形和所述第二转移图形转移至所述介质层中，以形成多个开孔在所述介质层中，所述开孔暴露出所述节点接触区的衬底。
7.如权利要求6所述的存储器的形成方法，其特征在于，在所述衬底中形成有多个沟槽隔离结构，以利用沟槽隔离结构隔离相邻的所述有源区，所述节点接触区邻接所述沟槽隔离结构。
8.如权利要求7所述的存储器的形成方法，其特征在于，相邻的所述掩膜图形之间的所述间隙对应在所述沟槽隔离结构的上方，以使所述第二转移图形对应在所述沟槽隔离结构的上方。
9.如权利要求6所述的存储器的形成方法，其特征在于，所述衬底上还形成有位线，所述位线中与所述有源区相交的部分位于所述有源区的中间位置，所述介质层覆盖所述位线。
10.如权利要求6所述的存储器的形成方法，其特征在于，所述刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤；其中，
在所述第一刻蚀步骤中，刻蚀剂刻蚀所述第二掩膜层中暴露出的遮盖部和填充部，并刻蚀至暴露出所述第一掩膜层，所述填充部被消耗至第一高度位置；以及，
在所述第二刻蚀步骤中，刻蚀剂刻蚀暴露出的所述第一掩膜层的所述掩膜图形和所述填充部，直至刻蚀贯穿所述掩膜图形，以及所述填充部由所述第一高度位置刻蚀至第二高度位置。
11.如权利要求6所述的存储器的形成方法，其特征在于，在刻蚀所述介质层以形成所述开孔之后，还包括：
形成节点接触层在所述介质层的所述开孔中，所述节点接触层与所述节点接触区的衬底接触。
12.如权利要求11所述的存储器的形成方法，其特征在于，所述节点接触层的形成方法包括：
形成接触材料层在所述衬底上，所述接触材料层填充所述开孔并覆盖所述介质层的顶表面；以及，
执行刻蚀工艺，以去除所述接触材料层中覆盖介质层顶表面的部分，并保留所述接触材料层中填充在所述开孔中的部分，以构成所述节点接触层；其中，在执行所述刻蚀工艺以去除所述接触材料层中覆盖所述介质层顶表面的部分之后，还继续刻蚀所述接触材料层和所述介质层，以降低所述介质层和所述节点接触层的高度。
13.如权利要求6所述的存储器的形成方法，其特征在于，在形成所述介质层之后，并在形成所述第一掩膜材料层之前，还包括：对所述介质层执行平坦化工艺，以降低所述介质层的高度。
14.如权利要求13所述的存储器的形成方法，其特征在于，所述节点接触层的形成方法包括：
形成接触材料层在所述衬底上，所述接触材料层填充所述开孔并覆盖所述介质层的顶表面；以及，
去除所述接触材料层中覆盖所述介质层顶表面的部分，并使剩余的接触材料层填充在所述开孔中，以构成所述节点接触层。
CN201811120674.XA 2018-09-26 2018-09-26 多重图形化方法及存储器的形成方法 Active CN110957209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811120674.XA CN110957209B (zh) 2018-09-26 2018-09-26 多重图形化方法及存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811120674.XA CN110957209B (zh) 2018-09-26 2018-09-26 多重图形化方法及存储器的形成方法

Publications (2)

Publication Number Publication Date
CN110957209A true CN110957209A (zh) 2020-04-03
CN110957209B CN110957209B (zh) 2021-12-24

Family

ID=69962439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811120674.XA Active CN110957209B (zh) 2018-09-26 2018-09-26 多重图形化方法及存储器的形成方法

Country Status (1)

Country Link
CN (1) CN110957209B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725101A (zh) * 2021-01-04 2022-07-08 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
WO2022170730A1 (zh) * 2021-02-09 2022-08-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN115223863A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构的制作方法
US12004342B2 (en) 2021-02-09 2024-06-04 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082081A (zh) * 2009-11-26 2011-06-01 海力士半导体有限公司 形成半导体器件的精细图案的方法
US20130078778A1 (en) * 2011-09-23 2013-03-28 United Microelectronics Corp. Semiconductor process
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20150064912A1 (en) * 2013-08-30 2015-03-05 GlobalFoundries, Inc. Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
US20150270144A1 (en) * 2014-03-20 2015-09-24 Inotera Memories, Inc. Patterned structure of semiconductor device and method for fabricating the same
CN105514044A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082081A (zh) * 2009-11-26 2011-06-01 海力士半导体有限公司 形成半导体器件的精细图案的方法
US20130078778A1 (en) * 2011-09-23 2013-03-28 United Microelectronics Corp. Semiconductor process
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20150064912A1 (en) * 2013-08-30 2015-03-05 GlobalFoundries, Inc. Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
US20150270144A1 (en) * 2014-03-20 2015-09-24 Inotera Memories, Inc. Patterned structure of semiconductor device and method for fabricating the same
CN105514044A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725101A (zh) * 2021-01-04 2022-07-08 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN114725101B (zh) * 2021-01-04 2023-12-01 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
WO2022170730A1 (zh) * 2021-02-09 2022-08-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
US12004342B2 (en) 2021-02-09 2024-06-04 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure
CN115223863A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构的制作方法
CN115223863B (zh) * 2021-04-21 2024-05-14 长鑫存储技术有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN110957209B (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
CN110957209B (zh) 多重图形化方法及存储器的形成方法
KR101262471B1 (ko) 반도체 구조체 내에 격리된 활성 영역, 트렌치, 및 전도성 라인을 형성하기 위한 방법
CN103545193B (zh) 用双重间隔物图案化技术形成半导体器件精细图案的方法
KR100879499B1 (ko) 피치 멀티플리케이션을 이용한 집적회로 제조방법
CN108417631B (zh) 鳍状结构旁的绝缘层和移除鳍状结构的方法
CN110957320B (zh) 半导体结构、存储器结构及其制备方法
EP3108500B1 (en) Spacer enabled active isolation for an integrated circuit device
CN112151608B (zh) 半导体结构及其形成方法
CN111640656B (zh) 半导体器件及其形成方法
EP3971954B1 (en) Semiconductor structure and fabrication method therefor
CN115360145B (zh) 一种半导体结构及其制造方法
EP4036960B1 (en) Memory forming method and memory
KR20170021010A (ko) 반도체 장치의 패턴 형성 방법
KR20090077511A (ko) 콘택홀 형성 방법 및 이를 포함하는 반도체 소자의 제조방법.
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
US20060223277A1 (en) Method of manufacturing a semiconductor memory device
CN110896047A (zh) 浅沟槽隔离结构和半导体器件的制备方法
CN112038231B (zh) 一种半导体器件的制造方法
CN112908836B (zh) 半导体结构及其形成方法
KR100608343B1 (ko) 반도체소자의 격리영역 형성방법
KR100252044B1 (ko) 반도체소자의 콘택홀 형성방법
CN117529098B (zh) 半导体结构的制作方法及半导体结构
KR100289661B1 (ko) 반도체 소자의 제조방법
US6852606B1 (en) Method for forming isolation layer of semiconductor device and semiconductor device
CN113782488B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant