CN111199877A - 半导体结构的制备方法 - Google Patents

半导体结构的制备方法 Download PDF

Info

Publication number
CN111199877A
CN111199877A CN201910185340.9A CN201910185340A CN111199877A CN 111199877 A CN111199877 A CN 111199877A CN 201910185340 A CN201910185340 A CN 201910185340A CN 111199877 A CN111199877 A CN 111199877A
Authority
CN
China
Prior art keywords
openings
layer
patterned
portions
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910185340.9A
Other languages
English (en)
Other versions
CN111199877B (zh
Inventor
施信益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111199877A publication Critical patent/CN111199877A/zh
Application granted granted Critical
Publication of CN111199877B publication Critical patent/CN111199877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体结构的制备方法。该制备方法包括以下步骤。在一基板上形成一目标层。在该目标层上形成一第一图案化遮罩。在一些实施例中，该第一图案化遮罩包括多个第一开口，该多个第一开口彼此分开。将一第一牺牲层填充于该多个第一开口。在该第一牺牲层上形成一图案化核心层。在一些实施例中，该图案化核心层包括多个封闭图案以及在该多个封闭图案之中的多个第二开口。在该图案化核心层的侧壁上形成多个间隔件。移除该多个间隔件以在该基板上形成多个第三开口。经由该多个第三开口蚀刻该第一牺牲层以及该第一图案化遮罩。移除该第一牺牲层以在该目标层上形成一第二图案化遮罩。经由该第二图案化遮罩蚀刻该目标层以形成一图案化目标层。

Description

半导体结构的制备方法
本申请主张2018/11/20申请的美国临时申请第62/769,814号及2018/12/05申请的美国正式申请第16/210,842号的优先权及权益，该美国临时申请及该美国正式申请的内容以全文引用的方式并入本文中。
技术领域
本公开关于一种半导体结构的制备方法，特别是关于一种具有二维(2D)特征的半导体结构的制备方法。
背景技术
在半导体制造程序中，通常采用光刻技术定义结构。一般而言，集成电路布局被设计并输出一个或多个掩模。集成电路布局可接着从掩模转移至遮罩层以形成遮罩图案，并从遮罩图案转移至目标层。然而，随着诸如动态随机存取存储器(DRAMs)、快闪存储器、静态随机存取存储器(SRAMs)以及铁电(FE)存储器等半导体装置对于先进微型化及集成化的要求，这些装置也变得越来越精细和微型化。因此，持续减少半导体结构尺寸及特征尺寸的需求在形成该结构及特征的技术上也变得前所未有的大。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开之目的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开实施例提供一种半导体结构的制备方法。该制备方法包括以下步骤。形成一目标层于一基板上。形成一第一图案化遮罩于该目标层上。在一些实施例中，该第一图案化遮罩包括多个第一开口，该多个第一开口彼此分开。将一第一牺牲层填充于该多个第一开口。形成一图案化核心层于该第一牺牲层上。在一些实施例中，该图案化核心层包括多个封闭图案以及在该多个封闭图案之中的多个第二开口。形成多个间隔件于该图案化核心层的侧壁上。移除该多个间隔件以形成多个第三开口于该基板上。经由该多个第三开口蚀刻该第一牺牲层以及该第一图案化遮罩。移除该第一牺牲层以于该目标层上形成一第二图案化遮罩。经由该第二图案化遮罩蚀刻该目标层以形成一图案化目标层。
在一些实施例中，该第一图案化遮罩还包括多个边缘切割开口。在一些实施例中，该多个边缘切割开口与该多个第一开口分开。
在一些实施例中，该多个边缘切割开口包括多个第一部分以及与该多个第一部分接合的多个第二部分。在一些实施例中，该多个边缘切割开口的多个第一部分以及该多个第一开口沿第一方向延伸。在一些实施例中，该多个边缘切割开口的多个第二部分沿第二方向延伸。
在一些实施例中，该第一方向与该第二方向不同。
在一些实施例中，该第一牺牲层包括一多层结构。
在一些实施例中，该第一牺牲层的顶表面高于该第一图案化遮罩的顶表面。
在一些实施例中，该图案化核心层还包括至少一隔离图案，该隔离图案设置于该多个封闭图案的一者。在一些实施例中，该隔离图案借助该多个第二开口与该多个封闭图案的该一者分开。
在一些实施例中，该多个封闭图案包括多个第三部分、多个第四部分以及多个第五部分。在一些实施例中，该多个第四部分沿一第一方向延伸且该多个第五部分沿一与该第一方向不同的第二方向延伸。
在一些实施例中，该多个第三部分以及该多个第四部分交错地布置。
在一些实施例中，该多个第三部分的宽度大于该多个第四部分的宽度。
在一些实施例中，形成该多个间隔件的步骤还包括以下步骤。设置一间隔件层以覆盖该多个第二开口的侧壁以及底部，并覆盖该图案化核心层的顶表面。从该图案化核心层的顶表面移除该间隔件层的部分以形成该多个间隔件。
在一些实施例中，该第二牺牲层的顶表面与该多个间隔件的顶表面以及该图案化核心层的顶表面共平面。
在一些实施例中，该第二图案化遮罩包括多个第四开口以及多个第五开口。在一些实施例中，该多个第四开口以及该多个第五开口与彼此接合。
在一些实施例中，该第二图案化遮罩的该多个第四开口对应于该第一图案化遮罩的该多个第一开口而形成。
在一些实施例中，该多个第五开口对应于该多个第三开口而形成。
在一些实施例中，该制备方法还包括经由该第二图案化遮罩蚀刻该目标层以形成一图案化目标层。
在一些实施例中，该图案化目标层包括多个第一特征以及多个第二特征。在一些实施例中，该多个第一特征是二维(2D)特征，且该多个第二特征是一维(1D)特征。
在一些实施例中，该多个第一特征以及该多个第二特征与彼此分开。
在一些实施例中，该图案化目标层还包括一对边缘特征，在顶视视角中该对边缘特征设置于该半导体结构上侧以及底侧。
在一些实施例中，该对边缘特征与该多个第一特征以及该多个第二特征分开。
在本公开中，提供一种半导体结构的制备方法。根据该制备方法，该第一图案化遮罩包括将要形成半导体结构图案的部分。借助蚀刻该第一图案化遮罩，可得到将要形成图案的其他部分，且可形成第二图案化遮罩，其包含完整的将要形成的图案。因此，第二图案化遮罩可用来形成该图案化目标层。显著地，借助在两个步骤中于该第二图案化遮罩中形成将要形成的图案，可以在不增加工艺成本以及工艺复杂度的情况下精准且准确地形成2D特征以及1D特征。
上文已相当广泛地概述本公开的技术特征及优点，由此使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书所限定的其它技术特征及优点将描述于下文。本公开所属技术领域中的一般技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例作为修改或设计其它结构或工艺而实现与本公开相同之目的。本公开所属技术领域中的一般技术人员亦应了解，这类等效建构无法脱离随附的权利要求书所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求书结合考量附图时，可得以更全面了解本申请的揭示内容，图式中相同的元件符号(附图标记)指代相同的元件。
图1是流程图，例示本公开一些实施例的半导体结构的制备方法；
图2A至图2C例示本公开一些实施例的半导体结构的制备方法的制造阶段，其中图2B是沿图2A的I-I’线的剖视图，而图2C是沿图2A的II-II’线的剖视图；
图3A至图3C例示在图2A至图2C的制造阶段后的制造阶段，其中图3B是沿图3A的I-I’线的剖视图，而图3C是沿图3A的II-II’线的剖视图；
图4A至图4C例示在图3A至图3C的制造阶段后的制造阶段，其中图4B是沿图4A的I-I’线的剖视图，而图4C是沿图4A的II-II’线的剖视图；
图5A至图5C例示在图4A至图4C的制造阶段后的制造阶段，其中图5B是沿图5A的I-I’线的剖视图，而图5C是沿图5A的II-II’线的剖视图；
图6A至图6C例示在图5A至图5C的制造阶段后的制造阶段，其中图6B是沿图6A的I-I’线的剖视图，而图6C是沿图6A的II-II’线的剖视图；
图7A至图7C例示在图6A至图6C的制造阶段后的制造阶段，其中图7B是沿图7A的I-I’线的剖视图，而图7C是沿图7A的II-II’线的剖视图；
图8A至图8C例示在图7A至图7C的制造阶段后的制造阶段，其中图8B是沿图8A的I-I’线的剖视图，而图8C是沿图8A的II-II’线的剖视图；
图9A至图9C例示在图8A至图8C的制造阶段后的制造阶段，其中图9B是沿图9A的I-I’线的剖视图，而图9C是沿图9A的II-II’线的剖视图；
图10A至图10C例示在图9A至图9C的制造阶段后的制造阶段，其中图10B是沿图10A的I-I’线的剖视图，而图10C是沿图10A的II-II’线的剖视图；以及
图11A至图11C例示在图10A至图10C的制造阶段后的制造阶段，其中图11B是沿图11A的I-I’线的剖视图，而图11C是沿图11A的II-II’线的剖视图。
【附图标记说明】
10 制备方法
101 步骤
102 步骤
103 步骤
104 步骤
105 步骤
106 步骤
107 步骤
108 步骤
109 步骤
110 步骤
200 基板
202 目标层
202P 图案化目标层
204a 第一特征
204b 第二特征
206 边缘特征
208a 第一间隙
208b 第二间隙
210 第一图案化遮罩
212 第一开口
214 边缘切割开口
216a 第一部分
216b 第二部分
220 第一牺牲层
222 第一层
224 第二层
230 图案化核心层
232 第二开口
234 封闭图案
236a 第三部分
236b 第四部分
236c 第五部分
238 隔离图案
240 间隔件层
242 间隔件
250 第二牺牲层
252 封闭图案
254 隔离图案
256 第三开口
258a 第一凹陷
258b 第二凹陷
260 第二图案化遮罩
262 第四开口
264 第五开口
D1 第一方向
D2 第二方向
Wa 宽度
Wb 宽度
Wc 宽度
Wd 宽度
具体实施方式
本公开的以下说明伴随纳入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于这些实施例。此外，以下的实施例可适当整合以下实施例以构成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可以为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制于本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求书定义。
本文的用字“特征”，代表的是图案的一些部分，例如线、空间、穿孔、柱体、沟槽、低谷、壕沟等。本文的用字“核心”，代表的是形成于垂直高度的遮罩特征。本文的用字“目标层”，代表的是将会在在其中形成半导体结构的图案的层。目标层可以是基板的一部分。目标层可以是形成在该基板上的一金属层、一半导体层及/或一绝缘层。
本文的用字“图案化”是用于描述在一表面上形成预定图案的操作。该图案化操作包含多个步骤以及流程，且根据不同实施例有所变化。在一些实施例中，是采用图案化流程而将现有的薄膜或层图案化。该图案化流程包含形成遮罩于该现有的薄膜或层，以及借助蚀刻流程或其他移除流程将未被遮罩的薄膜或层移除。该遮罩可以是光刻胶或硬遮罩。在一些实施例中，是采用图案化流程而将一图案化层直接形成于一表面上。该图案化流程包含形成光敏薄膜于该表面上，实施一光刻流程，以及进行一发展流程。剩余的光敏薄膜被保留，并结合至该半导体装置中。
图1是流程图，例示本公开一些实施例的半导体结构的制备方法10。制备方法10包含步骤101，提供一目标层于一基板上。制备方法10还包含步骤102，形成第一图案化遮罩于该目标层上。在一些实施例中，该第一图案化遮罩包含多个彼此分开的第一开口。制备方法10还包含步骤103，填充一第一牺牲层于该多个第一开口。制备方法10还包含步骤104，形成一图案化核心层于该第一牺牲层上。在一些实施例中，该图案化核心层包含多个封闭图案以及在该多个封闭图案之中的多个第二开口。制备方法10还包含步骤105，形成多个间隔件于该图案化核心层的侧壁上。制备方法10还包含步骤106，填充一第二牺牲层于该多个第二开口。制备方法10还包含步骤107，移除该多个间隔件以形成多个第三开口于该基板上。制备方法10还包含步骤108，经由该多个第三开口蚀刻该第一牺牲层以及该第一图案化遮罩。制备方法10还包含步骤109，移除该第一牺牲层以于该目标层上形成一第二图案化遮罩。制备方法10还包含步骤110，经由该第二图案化遮罩蚀刻该目标层以形成一图案化目标层。制备方法10将依据以下的一个或多个实施例进一步说明。
图2A至图2C例示本公开一些实施例的半导体结构的制备方法10的制造阶段，其中图2B是沿图2A的I-I’线的剖视图，而图2C是沿图2A的II-II’线的剖视图。参考图2A至图2C，提供基板200。基板200可包含硅(Si)、镓(Ga)、砷化镓(GaAs)、氮化镓(GaN)、应变硅晶、锗化硅(SiGe)、碳化硅(SiC)、钻石、磊晶层或其组合。在本公开的一些实施例中，目标层202是根据步骤101形成于基板200上。目标层202可包含多个层或单一个层。目标层202可以是一层在其中将经由IC制造流程形成有多种IC元件、部件或结构。IC元件、部件或结构例如包含晶体管、电容器、电阻器、二极管、导线、电极以及沟槽。目标层202可包含基于将形成的装置类型所选取的材料。在一些实施例中，用于形成目标层202的材料可包含导电材料、半导体材料或绝缘材料。
继续参考图2A至图2C，依据步骤102，形成第一图案化遮罩210于目标层202以及基板200上。在一些本公开的实施例中，第一图案化遮罩210包含单层结构，但本公开并不以此为限。在一些实施例中，第一遮罩210可包含富硅氧化物(SRO)、氧化硅(SiO)、氮化硅(SiN)以及氮氧化硅(SiON)，但本公开不以此为限。本领域中具有通常知识者可轻易明白本公开可基于特定应用的成本、时间、效能以及工艺考量而选择单一个硬遮罩或双层硬遮罩。如图2A、图2B以及图2C所示，第一图案化遮罩210包含多个第一开口212以及多个边缘切割开口214。如图2A所示，多个第一开口212彼此分开并与多个边缘切割开口214分开。在一些实施例中，多个第一开口212的长度以及宽度可彼此相同。在替代实施例中，多个第一开口212的长度以及宽度可视产品需求或设计需求而彼此不同。在一些实施例中，如图2A及2C所示，第一开口212的每一者沿第一方向D1延伸，但本公开不以此为限。
如图2A所示，多个边缘切割开口214设置于图案化遮罩210从顶视视角看到的顶侧以及底侧。在一些实施例中，多个边缘切割开口214对称设置于图案化遮罩210的顶侧以及底侧，但本公开不以此为限。多个边缘切割开口214包含多个第一部分216a以及与该多个第一部分216a接合的多个第二部分216b。如图2A以及2B所示，多个第一部分216a沿第一方向D1延伸，而多个第二部分216b沿与第一方向D1不同的第二方向D2延伸。在一些实施例中，第一方向D1以及第二方向D2彼此垂直，但本公开不以此为限。在一些实施例中，边缘切割开口214的第二部分216b的宽度小于边缘切割开口214的第一部分216a的宽度，但本公开不以此为限。另外，多个第一开口212的深度与多个边缘切割开口214的深度相同。
图3A至图3C例示在图2A至图2C的制造阶段后的制造阶段，其中图3B是沿图3A的I-I’线的剖视图，而图3C是沿图3A的II-II’线的剖视图。在本公开的一些实施例中，依据步骤103，第一牺牲层220填充多个第一开口212以及多个边缘切割开口214。在一些实施例中，第一牺牲层220可借助旋转涂覆所形成。在其他实施例中，第一牺牲层220可借助其他沉积方式形成，但本公开不以此为限。如图3A、图3B以及图3C所示，形成第一牺牲层220以填充第一图案化遮罩210中的多个第一开口212以及多个边缘切割开口214，因此可在基板200上得到本质上均匀且平坦的顶表面。另外，第一牺牲层220的顶表面高于第一图案化遮罩210的顶表面。在一些实施例中，第一牺牲层220可以是多层结构，但本公开不以此为限。多层结构可包含第一层222以及第二层224。另外，第一层222以及第二层224可包含不同材料或在组成上有足够的差异使得可利用适当的蚀刻化学选择性地将第二层224相对于第一层222移除。举例来说但不以此为限，第一层222可包含旋转涂覆氧化硅层、光学平坦化层(OPL)或有机材料层，而第二层224可包含与第一层222类似或不同的材料，但本公开不以此为限。在一些实施例中，第一层222填充于多个第一开口212以及多个边缘切割开口214，且第一层222的厚度可大于多个第一开口212以及多个边缘切割开口214的深度。第二层224形成于第一层222上以形成均匀平坦顶表面。
图4A至图4C例示在图3A至图3C的制造阶段后的制造阶段，其中图4B是沿图4A的I-I’线的剖视图，而图4C是沿图4A的II-II’线的剖视图。依据步骤104，图案化核心层230形成于第一牺牲层220上。在一些实施例中，图案化核心层230也被当作心轴层。图案化核心层230可包含组成与第一牺牲层220有足够差异的一个或多个材料。在一些实施例中，图案化核心层230可包含与第一牺牲层220的第一层222相同的材料，但本公开不以此为限。如图4A、
图4B及图4C所示，图案化核心层230包含多个第二开口232以及多个封闭图案234。另外，多个第二开口232位于多个封闭图案234之中，且从顶视视角观察时多个第二开口232借助多个封闭图案234而与彼此分开。如图4A所示，多个第二开口232可包含不同宽度。
在一些实施例中，多个封闭图案234全部彼此互相接合，但本公开不以此为限。在一些实施例中，如图4A所示，多个封闭图案234包含沿着第一方向D1延伸的多个第三部分236a以及多个第四部分236b，以及沿着第二方向D2延伸的多个第五部分236c。在一些实施例中，多个第二部分236a彼此接合，但本公开不以此为限。在一些实施例中，多个第三部分236a以及多个第四部分236b交错地布置。在一些实施例中，如图4A所示，多个第五部分236c的每一者的两端接合至多个第三部分236b。第三部分236a的宽度Wa大于第四部分236b的宽度Wb，但本公开不以此为限。并且，第三部分236a的宽度Wa与第四部分236b的宽度Wb大于第五部分236c的宽度Wc。
在一些实施例中，图案化核心层230还包含至少一设置于多个封闭图案234的一者中的隔离图案238。另外，如图4A及图4C所示，隔离图案238借助第二开口232与多个封闭图案234的一者分开。隔离图案238沿第二方向D2延伸。换句话说，隔离图案238平行于封闭图案234的多个第五部分236c。另外，隔离图案238的宽度Wd本质上相同于封闭图案234的多个第五部分236c的宽度Wc。
图5A至图5C例示在图4A至图4C的制造阶段后的制造阶段，其中图5B是沿图5A的I-I’线的剖视图，而图5C是沿图5A的II-II’线的剖视图。间隔件层240形成于基板200上。间隔件层240顺形地形成以覆盖或涂覆多个第二开口232的每一者的侧壁及底部。另外，如图5A所示，间隔件层240覆盖图案化核心层230的多个封闭图案234的顶表面。间隔件层240可包含与图案化核心层230不同的材料，但本公开不以此为限。在一些实施例中，间隔件层240的厚度介于大约10nm和大约50nm之间，但本公开不以此为限。
图6A至图6C例示在图5A至图5C的制造阶段后的制造阶段，其中图6B是沿图6A的I-I’线的剖视图，而图6C是沿图6A的II-II’线的剖视图。参考图6A至图6C，间隔件层240的部分从图案化核心层230的多个封闭图案234以及隔离图案238的顶表面以及第二开口232的底部移除。因此，依据步骤105，多个间隔件242形成于图案化核心层230的多个封闭图案242的侧壁上。多个间隔件242也形成于图案化核心层230的隔离图案238的侧壁上。如图6A至图6C所示，暴露第一牺牲层240的部分。并且，多个间隔件242的厚度本质上相似于间隔件层240的厚度。
图7A至图7C例示在图6A至图6C的制造阶段后的制造阶段，其中图7B是沿图7A的I-I’线的剖视图，而图7C是沿图7A的II-II’线的剖视图。在本公开的一些实施例中，依据步骤106，形成第二牺牲层250以填充多个第二开口232。在一些实施例中，第二牺牲层250借助旋转涂覆所形成。在其他实施例中，第二牺牲层250借助其他沉积方式所形成。另外，第二牺牲层250的多余部分可被移除使得第二牺牲层250的顶表面与多个间隔件242的顶表面以及图案化核心层230的顶表面(即多个封闭图案234的顶表面以及隔离图案238的顶表面)共平面。因此，如图7A至图7C所示，可得到本质上均匀且平坦的表面。在一些实施例中，第二牺牲层250可以是单层结构，但本公开不以此为限。第二牺牲层250可包含与间隔件242不同的材料。在一些实施例中，第二牺牲层250可包含与图案化核心层230相同的材料，但本公开不以此为限。
在一些实施例中，第二牺牲层250也包含多个封闭图案252以及多个隔离图案254。如图7A所示，多个封闭图案252以及多个隔离图案254借助多个间隔件242彼此分开。如此一来，图案化核心层230的多个封闭图案234和隔离图案238以及多个封闭图案252和多个隔离图案254皆可于基板200上观察到。另外，如图7A至图7C所示，多个封地图案234、隔离图案238、多个封闭图案252以及多个隔离图案254皆借助多个间隔件242与彼此分开。
图8A至图8C例示在图7A至图7C的制造阶段后的制造阶段，其中图8B是沿图8A的I-I’线的剖视图，而图8C是沿图8A的II-II’线的剖视图。依据步骤107，多个间隔件242被从基板200移除以于图案化核心层230以及第二牺牲层250之间形成多个第三开口256。第一牺牲层220接着经由多个第三开口256暴露。如图8A至图8C所示，图案化核心层230以及第二牺牲层250交替地布置。详细来说，第二牺牲层250以及图案化核心层230的封闭图案234的第三部分236a交替地布置且借助多个第三开口256彼此分开。并且，第二牺牲层250的部分以及图案化核心层230的封闭图案234的第五部分236c交替地布置且借助多个第三开口256彼此分开。另外，隔离图案238也借助多个第三开口256与第二牺牲层250分开。继续参考图8A至图8C，图案化核心层230的封闭图案234围住第二牺牲层250的隔离图案254。图案化核心层230的封闭图案234也围住第二牺牲层250的封闭图案252，而第二牺牲层250的封闭图案252本身则围住图案化核心层230的隔离图案238。
在一些实施例中，图案化核心层230的隔离图案238、图案化核心层230的第五部分236c、第二牺牲层250的隔离图案254以及第二牺牲层250的封闭图案252的部分全部都沿着第二方向D2延伸并具有相同宽度。在一些实施例中，将图案化核心层230与第二牺牲层250分开的第三开口256具有相同宽度。多个第三开口256的宽度相似于多个间隔件242的厚度。
图9A至图9C例示在图8A至图8C的制造阶段后的制造阶段，其中图9B是沿图9A的I-I’线的剖视图，而图9C是沿图9A的II-II’线的剖视图。依据步骤108，第一牺牲层220以及第一图案化遮罩210经由多个第三开口256而蚀刻。因此，可在基板200上得到多个第一凹陷258a以及至少一第二凹陷258b。换句话说，多个第一及第二凹陷258a以及258b借助延伸多个第三开口256所形成，因此多个第一及第二凹陷258a以及258b的宽度相似于多个第三开口256的宽度，其又相似于多个间隔件242的厚度。在形成多个第一及第二凹陷258a以及258b之后，移除第二牺牲层250以及图案化核心层230。因此，多个第一凹陷258a具有的侧壁可被视为是由例如第一图案化遮罩210以及第一牺牲层220(即第一牺牲层220的第一层222)的两层所形成，而第二凹陷258b具有的侧壁可被视为是由例如第一牺牲层220(即第一牺牲层220的第一层222)的一层所形成。如图9B以及图9C所示，目标层202可经由多个第一凹陷258a以及第二凹陷258b而暴露。
图10A至图10C例示在图9A至图9C的制造阶段后的制造阶段，其中图10B是沿图10A的I-I’线的剖视图，而图10C是沿图10A的II-II’线的剖视图。依据步骤109，移除第一牺牲层220(即第一牺牲层220的第一层222)，因此第二图案化遮罩260形成于目标层202上。在一些实施例中，第二图案化遮罩260可被视为借助将第一图案化遮罩210改造所形成的。第二牺牲层250包含多个第四开口262以及多个第五开口264。多个第四开口262以及多个第五开口264与彼此接合。第二图案化遮罩260的多个第四开口262对应于第一图案化遮罩210的多个边缘切割开口214的多个第一开口212所形成。因此，第二图案化遮罩260的多个第四开口262的尺寸本质上相似于第一图案化遮罩210的多个边缘切割开口214的多个第一开口212。第二图案化遮罩260的多个第五开口264对应于第二牺牲层250的多个第三开口256所形成。因此，多个第五开口264的尺寸本质上相似于第二牺牲层250的多个第三开口256。显著地，借助将第一图案化遮罩210改造为第二图案化遮罩260，可在第二图案化遮罩260中精准地形成将要形成的图案。
图11A至图11C例示在图10A至图10C的制造阶段后的制造阶段，其中图11B是沿图11A的I-I’线的剖视图，而图11C是沿图11A的II-II’线的剖视图。依据步骤110，目标层202经由第二遮罩260蚀刻以形成图案化目标层202P。如图11A所示，图案化目标层202P包含多个第一特征204a以及多个第二特征204b。多个第一特征204a的每一者包含对应地沿着两个方向延伸的两个部分，而多个第二特征204b的每一者只沿一个方向延伸。如图11A所示，多个第一特征204a的每一者包含沿着第一方向D1延伸的一部分以及沿着第二方向D2延伸的另一部分。因此，多个第一特征204a的每一者被视为2D特征，而多个第二特征204b的每一者被视为1D特征。另外，在一些实施例中，图案化目标层202P可包含一对边缘特征206，当从顶视视角观察时，该对边缘特征206设置于半导体图案化结构的顶侧及底侧。该对边缘特征206沿第一方向D1延伸，因此该对边缘特征206被视为1D特征。并且，如图11A所示，该对1D边缘特征206垂直于多个1D第二特征204b。
继续参考图11A至图11C，多个第一特征204a、多个第二特征204b以及该对边缘特征206借助多个第一间隙208a以及多个第二间隙208b彼此分开。在一些实施例中，多个第一间隙208对应于第二图案化遮罩260的多个第四开口262或是第一图案化遮罩210的多个第一开口214所形成。在一些实施例中，多个第二间隙208b对应于第二图案化遮罩260的多个第五开口264或是第二牺牲层250的多个第三开口256所形成。另外，多个第一间隙208a以及多个第二间隙208b与彼此接合以将多个第一特征204a、多个第二特征204b以及该对边缘特征206彼此分开及隔离。
本公开提供一种半导体结构的制备方法。根据该制备方法，该第一图案化遮罩包括将要形成半导体结构图案的部分。借助蚀刻该第一图案化遮罩，可得到将要形成图案的其他部分，且可形成第二图案化遮罩，其包含完整的将要形成的图案。因此，第二图案化遮罩可用来形成该图案化目标层。显著地，借助在两个步骤中于该第二图案化遮罩中形成将要形成的图案，可以在不增加工艺成本以及工艺复杂度的情况下精准且准确地形成2D特征以及1D特征。
本公开实施例提供一种半导体结构的制备方法。该制备方法包括以下步骤。形成一目标层于一基板上。形成一第一图案化遮罩于该目标层上。在一些实施例中，该第一图案化遮罩包括多个第一开口，该多个第一开口彼此分开。将一第一牺牲层填充于该多个第一开口。形成一图案化核心层于该第一牺牲层上。在一些实施例中，该图案化核心层包括多个封闭图案以及在该多个封闭图案之中的多个第二开口。形成多个间隔件于该图案化核心层的侧壁上。移除该多个间隔件以形成多个第三开口于该基板上。经由该多个第三开口蚀刻该第一牺牲层以及该第一图案化遮罩。移除该第一牺牲层以于该目标层上形成一第二图案化遮罩。经由该第二图案化遮罩蚀刻该目标层以形成一图案化目标层。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求书所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可从本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请的专利范围之内。

Claims (20)

1.一种半导体图案结构的制备方法，包括：
在一基板上形成一目标层；
在该目标层上形成一第一图案化遮罩，其中该第一图案化遮罩包括多个第一开口，且所述多个第一开口彼此分开；
填充一第一牺牲层于所述多个第一开口；
在该第一牺牲层上形成一图案化核心层，其中该图案化核心层包括多个封闭图案以及在所述多个封闭图案之中的多个第二开口；
在该图案化核心层的侧壁上形成多个间隔件；
在所述多个第二开口填充一第二牺牲层；
移除所述多个间隔件以在该基板上形成多个第三开口；
经由所述多个第三开口蚀刻该第一牺牲层以及该第一图案化遮罩；以及
移除该第一牺牲层以于该目标层上形成一第二图案化遮罩。
2.如权利要求1所述的制备方法，其中该第一图案化遮罩还包括多个边缘切割开口，且所述多个边缘切割开口与所述多个第一开口分开。
3.如权利要求2所述的制备方法，其中所述多个边缘切割开口包括多个第一部分以及与所述多个第一部分接合的多个第二部分，所述多个边缘切割开口的多个第一部分以及所述多个第一开口沿第一方向延伸，且所述多个边缘切割开口的多个第二部分沿第二方向延伸。
4.如权利要求3所述的制备方法，其中该第一方向与该第二方向不同。
5.如权利要求1所述的制备方法，其中该第一牺牲层包括一多层结构。
6.如权利要求1所述的制备方法，其中该第一牺牲层的顶表面高于该第一图案化遮罩的顶表面。
7.如权利要求1所述的制备方法，其中该图案化核心层还包括至少一隔离图案，该隔离图案设置于所述多个封闭图案的一者，且该隔离图案借助所述多个第二开口与所述多个封闭图案的所述一者分开。
8.如权利要求7所述的制备方法，其中所述多个封闭图案包括多个第三部分、多个第四部分以及多个第五部分，所述多个第四部分沿一第一方向延伸且所述多个第五部分沿一与该第一方向不同的第二方向延伸。
9.如权利要求8所述的制备方法，其中所述多个第三部分以及所述多个第四部分交错地布置。
10.如权利要求8所述的制备方法，其中所述多个第三部分的宽度大于所述多个第四部分的宽度。
11.如权利要求1所述的制备方法，其中所述形成所述多个间隔件的步骤还包括：
设置一间隔件层以覆盖所述多个第二开口的侧壁以及底部，并覆盖该图案化核心层的顶表面；以及
从该图案化核心层的顶表面移除该间隔件层的部分以形成所述多个间隔件。
12.如权利要求1所述的制备方法，其中该第二牺牲层的顶表面与所述多个间隔件的顶表面以及该图案化核心层的顶表面共平面。
13.如权利要求1所述的制备方法，其中该第二图案化遮罩包括多个第四开口以及多个第五开口，其中所述多个第四开口以及所述多个第五开口与彼此接合。
14.如权利要求13所述的制备方法，其中该第二图案化遮罩的所述多个第四开口对应于该第一图案化遮罩的所述多个第一开口而形成。
15.如权利要求13所述的制备方法，其中所述多个第五开口对应于所述多个第三开口而形成。
16.如权利要求1所述的制备方法，还包括经由该第二图案化遮罩蚀刻该目标层以形成一图案化目标层。
17.如权利要求16所述的制备方法，其中该图案化目标层包括多个第一特征以及多个第二特征，所述多个第一特征是二维特征，且所述多个第二特征是一维特征。
18.如权利要求17所述的制备方法，其中所述多个第一特征以及所述多个第二特征与彼此分开。
19.如权利要求16所述的制备方法，其中该图案化目标层还包括一对边缘特征，在顶视视角中该对边缘特征设置于该半导体结构上侧以及底侧。
20.如权利要求19所述的制备方法，其中该对边缘特征与所述多个第一特征以及所述多个第二特征分开。
CN201910185340.9A 2018-11-20 2019-03-12 半导体结构的制备方法 Active CN111199877B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862769814P 2018-11-20 2018-11-20
US62/769,814 2018-11-20
US16/210,842 2018-12-05
US16/210,842 US10529570B1 (en) 2018-11-20 2018-12-05 Method for preparing a semiconductor structure

Publications (2)

Publication Number Publication Date
CN111199877A true CN111199877A (zh) 2020-05-26
CN111199877B CN111199877B (zh) 2022-12-20

Family

ID=69058618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910185340.9A Active CN111199877B (zh) 2018-11-20 2019-03-12 半导体结构的制备方法

Country Status (3)

Country Link
US (1) US10529570B1 (zh)
CN (1) CN111199877B (zh)
TW (1) TWI701739B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796578B (zh) * 2020-07-03 2023-03-21 華邦電子股份有限公司 半導體結構及其製造方法
US11908693B2 (en) 2022-02-11 2024-02-20 Nanya Technology Corporation Method for preparing semiconductor device structure with lining layer

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845913A (ja) * 1994-03-30 1996-02-16 Texas Instr Inc <Ti> 狭い横方向寸法の微細構造およびその作製方法
US6677214B1 (en) * 1993-11-19 2004-01-13 Mega Chips Corporation Semiconductor device and method of fabricating the same
TW200832510A (en) * 2006-10-09 2008-08-01 Samsung Electronics Co Ltd Method of fabricating semiconductor device
TW200901379A (en) * 2007-06-20 2009-01-01 Nanya Technology Corp Semiconductor device and fabrication method thereof
CN104051257A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 用于集成电路设计的间隔蚀刻工艺
CN104517845A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104658893A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 具有减小的间距和线间隔的集成电路及其形成方法
US20150311113A1 (en) * 2014-04-29 2015-10-29 Stmicroelectronics, Inc. Trench structure for high performance interconnection lines of different resistivity and method of making same
CN105206512A (zh) * 2015-09-22 2015-12-30 上海华力微电子有限公司 改进多重图形化掩膜层的方法
US20160293419A1 (en) * 2015-04-06 2016-10-06 Yun Suk NAM Method of forming fine patterns in a semiconductor device and method of manufacturing an electronic device
CN106206288A (zh) * 2013-04-28 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106298467A (zh) * 2015-05-28 2017-01-04 联华电子股份有限公司 半导体元件图案的制作方法
US20170338116A1 (en) * 2016-05-23 2017-11-23 Tokyo Electron Limited Method for Patterning a Substrate Using a Layer with Multiple Materials
US9881794B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240346B2 (en) * 2013-03-14 2016-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning method
KR102341458B1 (ko) * 2015-04-15 2021-12-20 삼성전자주식회사 반도체 장치 제조 방법
US9691775B1 (en) * 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677214B1 (en) * 1993-11-19 2004-01-13 Mega Chips Corporation Semiconductor device and method of fabricating the same
JPH0845913A (ja) * 1994-03-30 1996-02-16 Texas Instr Inc <Ti> 狭い横方向寸法の微細構造およびその作製方法
TW200832510A (en) * 2006-10-09 2008-08-01 Samsung Electronics Co Ltd Method of fabricating semiconductor device
TW200901379A (en) * 2007-06-20 2009-01-01 Nanya Technology Corp Semiconductor device and fabrication method thereof
CN104051257A (zh) * 2013-03-15 2014-09-17 台湾积体电路制造股份有限公司 用于集成电路设计的间隔蚀刻工艺
CN106206288A (zh) * 2013-04-28 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104517845A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104658893A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 具有减小的间距和线间隔的集成电路及其形成方法
US20150311113A1 (en) * 2014-04-29 2015-10-29 Stmicroelectronics, Inc. Trench structure for high performance interconnection lines of different resistivity and method of making same
US20160293419A1 (en) * 2015-04-06 2016-10-06 Yun Suk NAM Method of forming fine patterns in a semiconductor device and method of manufacturing an electronic device
CN106298467A (zh) * 2015-05-28 2017-01-04 联华电子股份有限公司 半导体元件图案的制作方法
CN105206512A (zh) * 2015-09-22 2015-12-30 上海华力微电子有限公司 改进多重图形化掩膜层的方法
US20170338116A1 (en) * 2016-05-23 2017-11-23 Tokyo Electron Limited Method for Patterning a Substrate Using a Layer with Multiple Materials
US9881794B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices

Also Published As

Publication number Publication date
CN111199877B (zh) 2022-12-20
US10529570B1 (en) 2020-01-07
TW202020980A (zh) 2020-06-01
TWI701739B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
CN108122738B (zh) 半导体方法和器件
US10553433B2 (en) Method for preparing a semiconductor structure
CN104658971B (zh) 制造finfet器件的方法
CN115295492A (zh) 晶体管中的空气间隔件及其形成方法
US8759919B2 (en) End-to-end gap fill using dielectric film
EP3108500B1 (en) Spacer enabled active isolation for an integrated circuit device
CN107492573B (zh) 运用选择性移除鳍部的半导体结构的形成
CN111199877B (zh) 半导体结构的制备方法
US10586736B2 (en) Hybrid fin cut with improved fin profiles
CN107204278A (zh) 在材料层中形成开口的方法
CN111146088B (zh) 半导体结构的制备方法
US10332749B2 (en) Method for preparing a semiconductor pattern having semiconductor structure of different lengths
US10262862B1 (en) Method of forming fine interconnection for semiconductor devices
US10410910B1 (en) Method for preparing semiconductor structures
CN109979814B (zh) 用于限定从基底突出的鳍的长度的方法
US10147611B1 (en) Method for preparing semiconductor structures
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US9978608B2 (en) Fin patterning for a fin-type field-effect transistor
US20200052067A1 (en) Semiconductor structure and method for preparing the same
US20200090980A1 (en) Method for preparing semiconductor structures
US9583435B2 (en) Forming fence conductors using spacer etched trenches
KR20000021302A (ko) 반도체 장치의 트렌치 소자 분리 방법
WO2016186912A1 (en) Forming fence conductors using spacer etched trenches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant