JPH0845913A - 狭い横方向寸法の微細構造およびその作製方法 - Google Patents

狭い横方向寸法の微細構造およびその作製方法

Info

Publication number
JPH0845913A
JPH0845913A JP7072004A JP7200495A JPH0845913A JP H0845913 A JPH0845913 A JP H0845913A JP 7072004 A JP7072004 A JP 7072004A JP 7200495 A JP7200495 A JP 7200495A JP H0845913 A JPH0845913 A JP H0845913A
Authority
JP
Japan
Prior art keywords
layer
resist layer
vertical
resist
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7072004A
Other languages
English (en)
Inventor
John N Randall
エヌ．ランドール ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0845913A publication Critical patent/JPH0845913A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 狭い横方向寸法の微細電子構造を作製する方
法を得る。 【構成】 未硬化レジスト層（４２）が支持層（４０）
の上に堆積され、パターン化される。次に、低温での等
方的なプロセスを用いて、未硬化レジスト層の水平な表
面および垂直な壁の上へ、本質的に均等に相似的な層
（４４）が堆積される。異方性エッチを次に用いて、レ
ジストの垂直な壁から相似層を本質的にエッチングする
ことなしに、水平な表面から相似層が本質的に除去され
る。これによって、分離された垂直側壁構造（４６）が
作られ、これはネガマスクとして利用できる。レジスト
を除去する代わりに、この構造を平坦化するための別の
レジスト層（４８）を塗布して、次にエッチバックし
て、側壁構造を露出させることもできる。この側壁構造
を次に、選択的にエッチして、側壁構造の幅の開口を有
するレジスト構造（５０）をつくることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に集積回路に関す
るものであり、更に詳細には側壁への堆積法を利用して
作製する狭い横方向寸法の微細な電子構造に関する。
【０００２】
【従来の技術】過去数年の間に、より密度の高いマイク
ロエレクトロニクスデバイスの開発へ向けての技術動向
が続いている。デバイス寸法をスケールダウンすること
によって、一般的に、デバイスの性能（例えば、速度）
を向上させながら、製造コストを削減することができ
る。集積回路の集積密度を高めるための方法は数多く知
られている。特に、フォトリソグラフィの解像度を上げ
ることによって、集積密度向上のかなりの部分が実現さ
れてきた。光照射の代わりに、電子、Ｘ線、およびイオ
ン露光を用いることによって、更なる進歩がなされてき
た。しかし、高解像度のリソグラフィは実用的な限度に
近づいているようである。例えば、電子ビームリソグラ
フィは約１０ｎｍないし１５ｎｍの線幅を作り出すこと
ができるが、一般に利用できるレジストを用いてこれよ
り優れた解像度を達成することはできない。アルカリ・
ハライドを用いて１０ｎｍを切る領域での実験がいくつ
か行われているが、それらの無機レジストは一般的にパ
ターン転送には適さない。高解像度レジストであるポリ
メチルメタクリレート（ＰＭＭＡ）のような有機レジス
トは約１０ｎｍの解像限界を有すると見られ、それは恐
らくレジスト中で発生する低エネルギー電子の飛程によ
って制限されている。従って、それまでに知られている
方法によって提供されるものを越える高解像度で、より
小型のデバイスを作製できる新しい技術が常に求められ
る。
【０００３】
【発明の概要】過去においても、それまでのリソグラフ
ィ技術によって達成可能なものよりも更に小型の寸法を
有する構造を作製するために各種の試みがなされた。こ
のような現行のリソグラフィ技術を越える解像度を達成
する方法の１つは、一般的に、反応性イオンエッチング
のような異方性エッチングを使用することを含むもので
あり、そこにおいては垂直方向のエッチ速度が水平方向
のそれよりも大幅に大きくなっている。
【０００４】例えば、米国特許第４，５０２，９１４号
に述べられた方法では、最初に、基板の上に水平な表面
と本質的に垂直な表面とを有するポリマー材料の構造が
作成される。その上へ、相似的な（ｃｏｎｆｏｒｍａ
ｌ）シリコン酸化物または窒化物の層がプラズマ堆積さ
れ、それに対して反応性イオンエッチングが施されて、
それの水平な領域が除去される。次にポリマー構造が除
去され、もともとポリマー構造の垂直な表面に隣接して
配置されていたシリコン窒化物または酸化物の狭い領域
のみが残される。すなわち、垂直な側壁構造が、同じ寸
法ではあるが、異なるマスク材料でできたマスクへ変換
されるわけである。
【０００５】米国特許第４，５０２，９１４号のプロセ
スでは、シリコン窒化物または酸化物の層はポリマー材
料の上へ約２１０℃で堆積されるが（第６段落の第１９
−３２行）、これによってポリマー材料は、基本的に、
ポリイミドまたは硬化（ｃｕｒｅ）したフォトレジスト
に限定されることになる。この高い温度はポリイミドや
硬化したフォトレジストに対しては悪い影響を与えない
が、未硬化（ｕｎｃｕｒｅ）のレジストに対しては悪影
響を及ぼす。すなわち、未硬化のレジストは、一般に、
２１０℃よりもずっと低い温度（典型的には１２０℃以
上、一般には１３０℃以上）で流れ出し、寸法制御性が
劣化してしまう。更に、ポリイミドや硬化したフォトレ
ジストは一般的に溶剤に容易に溶解しないため、これら
の材料を使用した場合、リフトオフなどの処理による除
去が困難になったり、不可能になったりする。
【０００６】ここにおいて、横方向寸法に関して用いら
れる”狭い”という用語は、約２０ｎｍよりも小さい幅
を意味する。プロセスの温度に関して用いられる時、”
低い”という用語は１３０℃よりも低い温度を意味し、
また”高い”という用語は１３０℃よりも高い温度を意
味する。レジストに関して用いられる時、”未硬化”と
いう用語はリフトオフ処理などの半導体プロセス工程の
間に有機溶剤に溶解するレジスト層を意味する。未硬化
レジストは、一般的に高温において流れ出し、寸法の制
御性が劣化する。これとは対照的に、硬化したレジスト
層は、一般に、既に高温（典型的には１４０℃−１６０
℃）およびレジスト安定化のための紫外線（典型的には
パターン化の後）に曝されており、従って以後の高温へ
の露出の間に流れ出すことは一般にはない。しかし、硬
化したレジストは有機溶剤によって除去することが一般
に困難である。リフトオフ処理のような有機溶剤による
実用的な除去のためには、レジストは１３０℃以上の温
度に曝されないことが好ましい。
【０００７】本発明に従えば、低温プロセスを用いて、
狭い横方向寸法の微細な電子構造作製を可能とする方法
が提供される。支持層の上に未硬化のレジスト層が堆積
され、パターン化される。次に、低温化学堆積法（ＣＶ
Ｄ）のような低温での等方的な処理を用いて、未硬化レ
ジスト層の水平表面および垂直表面上に本質的に均等に
相似的な層が堆積される。低温プロセスのため、未硬化
レジスト層はパターン化の後に流れ出すことがない。こ
の相似層材料は未硬化レジスト層との間で高いエッチン
グの選択性を有するものに選ばれる。次に、反応性イオ
ンエッチング（ＲＩＥ）のような異方性エッチングを用
いて、レジストの垂直な壁から相似層を本質的にエッチ
することなしに、水平な表面から相似層が本質的に除去
される。次に、レジストを選択的に除去することによっ
て、分離された垂直側壁構造が残され、これは、例え
ば、ネガ色調のマスクとして利用できることになる。あ
るいは、レジストを除去する代わりに、この構造の上へ
別のレジスト層を塗布して平坦化し、その後エッチバッ
クして側壁構造を露出させる。次にこの側壁構造を選択
的にエッチして、側壁構造の幅だけの開口を有するレジ
スト構造を作製することができる。低温のために、この
工程を通して、レジスト層の本質的な硬化は回避され
る。
【０００８】本発明の１つの実施例は、支持層と支持層
を覆う未硬化レジスト層とを含む。レジスト層は、支持
層の部分領域を露出する本質的に垂直な壁を備えた開口
を含んでいる。レジスト層に対して本質的なエッチング
選択性を有する材料でできた垂直側壁は、垂直な壁に隣
接し、それに接触している。この垂直側壁は電子ビーム
リソグラフィによって得られるものよりも小さい幅を有
する。
【０００９】本発明の実施例を作製する１つの方法は、
支持層を供給すること、前記支持層上へ有機溶剤に可溶
な未硬化レジスト層を堆積すること、および前記レジス
ト層をパターン化して水平表面と垂直壁を有する断面形
状を形成すること、の工程を含む。水平表面および垂直
壁上へ第１の温度で相似層が堆積される。この相似層は
垂直壁上へ予め定められた厚さを有する垂直側壁を形成
する。前記第１の温度は未硬化レジスト層に悪影響を及
ぼす第２の温度よりも低い。前記相似層は、垂直側壁の
本質的なエッチングなしに、異方性エッチングによって
水平表面から除去される。支持層の上には狭い横方向寸
法の構造が形成される。この構造は垂直側壁の厚さによ
って制御される横方向寸法を有する。
【００１０】本発明の１つの実施例を作製する別の１つ
の方法は、支持層を供給すること、前記支持層上へ第１
の未硬化レジスト層を堆積すること、および前記レジス
ト層をパターン化して前記支持層の第１の部分を露出
し、それによって水平表面と垂直な壁とを有する断面形
状を作製すること、の工程を含む。水平表面および垂直
壁上へ１３０℃よりも低い第１の温度で相似層が堆積さ
れる。この相似層は垂直な壁の上に垂直側壁を形成し、
また、この相似層はレジスト層に対して本質的なエッチ
ング選択性を有する。この相似層は、垂直側壁の本質的
なエッチングなしに、異方性エッチングによって水平表
面から除去される。水平表面および垂直側壁上へ第２の
未硬化レジスト層が堆積され、それによってこの断面形
状の平坦化が行われる。前記第１および第２のレジスト
層がエッチされて、垂直側壁の上部が露出され、未硬化
エッチバックレジスト層が形成される。垂直側壁が除去
され、支持層の第２の部分を露出する開口がエッチバッ
クレジスト層中に形成される。この側壁の除去は、未硬
化エッチバックレジスト層に対する側壁の本質的なエッ
チング選択性によって容易になっている。未硬化エッチ
バックレジスト層は支持層上へ狭い横方向寸法の構造を
作製するためのマスクとして使用され、その後、このマ
スクは除去される。
【００１１】本発明の実施例を作製するための更に別の
１つの方法は、支持層を供給すること、前記支持層上へ
未硬化レジスト層を堆積すること、および前記レジスト
層をパターン化して支持層の部分を露出し、それによっ
て水平表面と垂直な壁とを有する断面形状を作製するこ
と、の工程を含む。水平表面および垂直壁上へ１３０℃
よりも低い第１の温度で相似層が堆積される。この相似
層は垂直壁上へ垂直側壁を形成し、またこの相似層はレ
ジスト層に対して本質的なエッチング選択性を有する。
この相似層は、垂直側壁の本質的なエッチングなしに、
異方性エッチングによって水平表面から除去される。未
硬化レジストが除去されるが、このレジスト層の除去
は、相似層の低温堆積後も未硬化のままに残っているレ
ジスト層のために容易である。
【００１２】本発明に特徴的であると思われる新規な特
性は特許請求の範囲に提示した。しかし、本発明それ自
体については、本発明のその他の特徴や利点とともに、
以下の図面を参照した詳細な説明から最も良く理解でき
るであろう。
【００１３】
【実施例】図１ないし図４を参照すると、本発明の好適
実施例である狭い横方向寸法の微細な電子構造を、支持
層上へ作製する方法が示されている。図１はシリコン基
板４０の表面上へ形成された未硬化ＰＭＭＡレジストの
パターン化層４２を示す。標準的な電子ビームリソグラ
フィ（図示されていない）を用いて予め定められたパタ
ーンをＰＭＭＡレジスト層４２中に露光・現像する。Ｐ
ＭＭＡの電子ビーム露光は非常に直線的な側壁を実現す
るのが典型的である。
【００１４】図２は、シリコン基板４０およびＰＭＭＡ
レジスト層４２の露出された垂直および水平表面上への
シリコンオキシナイトライド（ｓｉｌｉｃｏｎ ｏｘｙ
ｎｉｔｒｉｄｅ）の相似層４４の堆積を示す。既に基板
上に取り付けられているＰＭＭＡ層４２と両立し得る低
温（一般に約１３０℃よりも低く、好ましくは約１２０
℃よりも低く、更に好ましくは約１００℃よりも低く、
更により好ましくは約８５℃と９５℃との間にあり、最
も好ましくは約９０℃）でのプラズマ促進ＣＶＤプロセ
スを用いてこの堆積を行う。この堆積は相似性に優れた
ものであって、ＰＭＭＡ層４２の垂直および水平表面上
へ、ほぼ同じ厚さ（好ましくは約２０ｎｍよりも薄く、
更に好ましくは１０ｎｍよりも薄く、最も好ましくは５
ｎｍよりも薄い）の材料を取り付けるものである。
【００１５】ここで注意すべきことは、側壁を付け加え
ることによって既存の開口を単に狭くしようとする従来
の方法とは対照的に、ＰＭＭＡ層４２中の開口はリソグ
ラフィ解像度の限界であるかもしれないしそうでないか
もしれないということである。それは本発明の寸法を制
御する因子である側壁そのものの幅であり、この幅はＰ
ＭＭＡ層４２中の開口の幅とは一般的に無関係である。
【００１６】更に、本発明は未硬化レジストを使用し、
一般にそれを除去する前に、硬化させるかもしれない高
温に曝すことを避けるようにしている。米国特許第４，
５０２，９１４号の方法では、二酸化シリコンまたは窒
化シリコンの側壁は２００℃に等しいかそれよりも高温
で行うことができるプラズマ堆積プロセス中で形成され
ており、その方法はポリマー構造に対して損傷を与えな
いことからいわゆる低温プロセスを代表するものであっ
た。何回も言及したが、米国特許第４，５０２，９１４
号の低温またはコールドプロセスは、明らかに２００℃
と３００℃との間のものであって、本発明のそれとは大
きく異なっている。
【００１７】図３はエッチガスとしてＣＦ4 ／Ｏ2 を使
用する異方性ＲＩＥの、相似窒化シリコン層４４に対す
る効果を示している。相似層の水平部分が除去されて、
垂直側壁４６は本質的に未エッチのままに残っている。
この異方性の程度（垂直対水平）は一般的に約２対１よ
りも大きく、好ましくは約５対１よりも大きく、最も好
ましくは約１０対１よりも大きい。図４は、酸素プラズ
マによってＰＭＭＡ層４２を選択的に除去し、シリコン
オキシナイトライド側壁４６を単独で残す段階を示して
いる。この単独で残っている構造は、例えば以降の処理
工程でネガ色調のマスクとして使用できる。シリコンオ
キシナイトライド側壁４６とＰＭＭＡレジスト層４２と
の間で良好な二目的のエッチング選択性が存在すること
が好ましい。それは、各々は他方の存在するところでエ
ッチされ、またシリコンオキシナイトライド側壁４６あ
るいはＰＭＭＡレジスト層４２は以降の処理工程では他
方とは無関係に使用されることになるからである。
【００１８】図５ないし図９を参照すると、本発明の別
の好適実施例を作製する方法が示されている。図５は図
３の構造を示し、この構造の上には構造を平坦化する目
的で第２のＰＭＭＡレジスト層４８が堆積されている。
図６に示されたように、次に、ＰＭＭＡレジスト層４
８、４２はＯ2 プラズマまたはＲＩＥを用いてエッチバ
ックされ、シリコンオキシナイトライド側壁４６の部分
が露出され、エッチバックされたレジスト層５０が形成
される。図７は緩衝ＨＦのような湿式の化学エッチを用
いてシリコンオキシナイトライド側壁４６を選択的に除
去した後の構造を示す。これによって、今や除去されて
しまったシリコンオキシナイトライド側壁４６の幅によ
って定義される開口を有するレジスト構造が得られる。
【００１９】図８を参照すると、シリコン基板４０の露
出部分およびエッチバックされたレジスト層５０の上へ
真空蒸着によってアルミニウム層５２が堆積される。次
に、レジスト層５０はアセトン中で溶解されて、レジス
ト層５０を覆っているアルミニウム層５２の部分がリフ
トオフされる。この結果、図９の構造、シリコン基板４
０の上に狭い横方向寸法のアルミニウム線５４を取り付
けられた構造が得られる。１つの実験では、このプロセ
スによって実際に１５ｎｍのアルミニウム線が作製され
た。更に、幅が１５ｎｍ以下で、中心間隔が約４０ｎｍ
の、単独で残されたシリコンオキシナイトライド側壁も
作製された。
【００２０】以下の表１はいくつかの実施例と図面との
要約である。
【表１】
【００２１】以上、好適実施例の数例について詳細に説
明した。本発明のスコープはここに述べたものとは異な
るが本クレームのスコープには含まれる実施例を包含す
ることを理解されたい。例えば、好適例では相似層とし
てシリコンオキシナイトライドを使用するものとしてき
たが、二酸化シリコンや窒化シリコンもまた相似層とし
て用いることができる。別の例としては、マスク層とし
てネガ色調の像を想定しているが、これらのマスクから
ポジ色調の像を作ることもできる。相似層の堆積プロセ
スにプラズマ促進ＣＶＤプロセスを用いるように説明し
たが、低温で所望の材料を等方的に堆積できる任意のプ
ロセスを使用することができる。同様に、ＲＩＥの代わ
りに、別の高選択性の異方性エッチングプロセスを使用
することができる。ここに述べた構造は半導体基板の上
へ直接形成することも、また基板上に堆積された中間層
の上に形成することもできる。基板または金属層の材料
選択は応用途に依存する。ここで特定した材料の組み合
わせはそれぞれ異なる特徴を有しており、各種の方法お
よび構造において有用である。ここに述べた構造に関し
て、そのような構造に対する電気的な接続はオーミッ
ク、整流的、容量的、あるいは直接的、仲介回路等を用
いた間接的なもののいずれであってもよい。本発明を適
用する場合、個別部品に対して行ってもよいし、あるい
はシリコン、ゲルマニウム、ガリウム砒素、その他電子
材料群の集積回路に対して行ってもよい。一般に、好適
とされた例、および特定された例はその他の代替え例よ
りも好ましく、その他の代替え例は一般に好ましい順に
リストアップされている。
【００２２】本発明はここに例示実施例を参照しながら
説明してきたが、本説明は限定的な意図のものではな
い。この説明を参照することによって、例示実施例に対
する各種の修正や組み合わせが、本発明のその他の実施
例とともに当業者には明らかになろう。従って、特許請
求の範囲はそのような修正や実施例をすべて包含するも
のと解釈されるべきである。
【００２３】以上説明に関して更に以下の項を開示す
る。 （１）狭い横方向寸法の微細電子構造を作製する方法で
あって、 ａ．支持層を供給すること、 ｂ．前記支持層上へ、有機溶剤に可溶な未硬化レジスト
層を堆積すること、 ｃ．前記レジスト層をパターン化して、水平な表面と垂
直な壁とを有する断面形状を形成すること、 ｄ．前記水平な表面および前記垂直な壁上へ、第１の温
度で相似的な層を堆積することであって、前記相似層が
前記垂直な壁の上に予め定められた厚さを有する垂直な
側壁を形成するようになっており、前記第１の温度が前
記未硬化レジスト層に悪影響を及ぼす第２の温度より低
い温度である、堆積工程、 ｅ．前記垂直な側壁を本質的にエッチすることなしに、
前記水平な表面から前記相似層を除去するために異方性
エッチングを施すこと、および ｆ．前記支持層の上に、前記垂直な側壁の前記厚さによ
って制御される横方向寸法を有する、前記狭い横方向寸
法の構造を作製すること、の工程を含む方法。
【００２４】（２）第１項記載の方法であって、前記狭
い横方向寸法の構造を作製する工程が前記未硬化レジス
ト層をリフトオフすることを含んでいる方法。
【００２５】（３）第１項記載の方法であって、前記支
持層がシリコンである方法。
【００２６】（４）第１項記載の方法であって、前記未
硬化レジスト層がポリメチルメタクリレートを含んでい
る方法。
【００２７】（５）第１項記載の方法であって、前記レ
ジスト層をパターン化する前記工程が電子ビームリソグ
ラフィを含んでいる方法。
【００２８】（６）第１項記載の方法であって、前記相
似層を堆積する前記工程が前記相似層のプラズマ促進化
学堆積を含んでいる方法。
【００２９】（７）第１項記載の方法であって、前記相
似層が、シリコンオキシナイトライド、窒化シリコン、
二酸化シリコン、およびそれらの組み合わせを含む群の
うちから選ばれたものである方法。
【００３０】（８）第１項記載の方法であって、前記異
方性エッチング工程が、前記水平な表面上の前記相似層
の反応性イオンエッチングを含んでいる方法。
【００３１】（９）第８項記載の方法であって、前記反
応性イオンエッチングが、ＣＦ４／Ｏ２エッチガスを用
いて前記水平な表面上の前記相似層をエッチすることを
含んでいる方法。
【００３２】（１０）第１項記載の方法であって、前記
第１の温度が１００℃よりも低温である方法。
【００３３】（１１）第１０項記載の方法であって、前
記第１の温度が８５℃と９５℃との間にある方法。
【００３４】（１２）第１項記載の方法であって、前記
工程（ｂ）ないし（ｆ）がすべて前記第２の温度よりも
低温で行われるようになった方法。
【００３５】（１３）第１２項記載の方法であって、前
記第２の温度が１３０℃である方法。
【００３６】（１４）第１３項記載の方法であって、前
記第２の温度が１００℃である方法。
【００３７】（１５）第１項記載の方法であって、前記
垂直な側壁が約２０ｎｍよりも薄い横方向厚さを有して
いる方法。
【００３８】（１６）第１５項記載の方法であって、前
記垂直な側壁が約１０ｎｍよりも薄い厚さを有している
方法。
【００３９】（１７）第１６項記載の方法であって、前
記垂直な側壁が約５ｎｍよりも薄い厚さを有している方
法。
【００４０】（１８）狭い横方向寸法の微細電子構造を
作製する方法であって、 ａ．支持層を供給すること、 ｂ．前記支持層上へ第１の未硬化レジスト層を堆積する
こと、 ｃ．前記レジスト層をパターン化して前記支持層の第１
の部分を露出し、それによって、水平な表面と垂直な壁
とを有する断面形状を形成すること、 ｄ．前記水平な表面および前記垂直な壁上へ、１３０℃
よりも低い第１の温度で相似的な層を堆積することであ
って、前記相似層が前記垂直な壁の上に垂直な側壁を形
成するようになっており、また、前記相似層が前記レジ
スト層に対して本質的なエッチング選択性を有してい
る、堆積工程、 ｅ．前記垂直な側壁を本質的にエッチすることなしに、
前記水平な表面から前記相似層を除去するために異方性
エッチングを施すこと、 ｆ．前記水平な表面および前記垂直な側壁の上へ第２の
未硬化レジスト層を堆積して、前記断面形状を平坦化す
ること、 ｇ．前記第１および第２のレジスト層をエッチングし
て、前記垂直な側壁の上部を露出し、未硬化のエッチバ
ックされたレジスト層を形成すること、 ｈ．前記支持層の第２の部分を露出する開口を前記エッ
チバックされたレジスト層中に形成するために、前記垂
直な側壁を除去することであって、前記未硬化のエッチ
バックされたレジスト層に対する前記側壁の本質的なエ
ッチ選択性のために前記側壁の除去が容易になってい
る、側壁除去工程、 ｉ．前記未硬化のエッチバックされたレジスト層をマス
クとして、前記支持層上へ前記狭い横方向寸法の構造を
作製すること、および ｊ．前記マスクを除去すること、の工程を含む方法。
【００４１】（１９）第１８項記載の方法であって、前
記マスクが前記狭い横方向寸法の構造のためのネガ色調
像を形成している方法。
【００４２】（２０）第１９項記載の方法であって、前
記マスクを使用する前記工程が、更に、前記支持層上の
前記露出した第２の部分および前記マスクの上へ、金属
層を堆積することを含んでいる方法。
【００４３】（２１）第２０項記載の方法であって、前
記金属層が真空蒸着プロセスによって堆積される方法。
【００４４】（２２）第２０項記載の方法であって、前
記マスクを除去する前記工程が、更に、前記マスクをア
セトン中で溶解させ、前記マスク上の前記金属層をリフ
トオフすることを含んでいる方法。
【００４５】（２３）第２０項記載の方法であって、前
記金属層が、Ａｌ、Ａｕ、Ｔｉ、Ｗ、Ｐｔ、Ａｇ、Ｃｕ
およびそれらの組み合わせを含む群のうちから選ばれた
ものである方法。
【００４６】（２４）第１８項記載の方法であって、前
記垂直な側壁を除去する前記工程が、緩衝ＨＦを使用す
る湿式化学エッチングを含んでいる方法。
【００４７】（２５）第１８項記載の方法であって、前
記マスクを除去する前記工程が、前記レジスト層をリフ
トオフするための酸素プラズマを含んでいる方法。
【００４８】（２６）狭い横方向寸法の微細電子構造を
作製する方法であって、 ａ．支持層を供給すること、 ｂ．前記支持層上へ未硬化レジスト層を堆積すること、 ｃ．前記レジスト層をパターン化して、前記支持層の部
分を露出し、それによって水平な表面と垂直な壁とを有
する断面形状を形成すること、 ｄ．前記水平な表面および前記垂直な壁上へ、１３０℃
よりも低い第１の温度で相似的な層を堆積することであ
って、前記相似層が前記垂直な壁の上に垂直な側壁を形
成するようになっており、また前記相似層が前記レジス
ト層に対して本質的なエッチ選択性を有している、堆積
工程、 ｅ．前記垂直な側壁を本質的にエッチすることなしに、
前記水平な表面から前記相似層を除去するために異方性
エッチングを施すこと、および ｆ．前記未硬化レジスト層を除去することであって、相
似層の低温での堆積の後も未硬化のままに残っている前
記レジストのために前記レジスト層の除去が容易になっ
ている、レジスト層除去工程、の工程を含む方法。
【００４９】（２７）第２６項記載の方法であって、更
に、前記レジスト層を除去する前記工程の後に、前記垂
直な側壁をネガ色調マスクとして使用することを含む方
法。
【００５０】（２８）狭い横方向寸法の微細電子構造で
あって、 ａ．支持層、 ｂ．前記支持層を覆う未硬化レジスト層、 ｃ．前記レジスト層中にあって、前記支持層の部分を露
出する、本質的に垂直な壁を有する開口、 ｄ．前記垂直な壁に隣接してそれに接触する垂直な側壁
であって、前記レジスト層に対して本質的なエッチ選択
性を有する材料を含み、電子ビームリソグラフィによっ
て得られるものよりも狭い幅を有する側壁、を含む構
造。
【００５１】（２９）本発明に従えば、狭い横方向寸法
の微細電子構造を低温プロセスで作製することを可能と
する方法が提供される。未硬化レジスト層（例えば、Ｐ
ＭＭＡ４２）が支持層（例えば、シリコン４０）の上に
堆積され、パターン化される。次に、低温での化学堆積
法（ＣＶＤ）のような等方的なプロセスを用いて、未硬
化レジスト層の水平な表面および垂直な壁の上へ、本質
的に均等に相似的な層（例えば、シリコンオキシナイト
ライド４４）が堆積される。次に、反応性イオンエッチ
ングのような異方性エッチを用いて、レジストの垂直な
壁から相似層を本質的にエッチングすることなしに、水
平な表面から相似層が本質的に除去される。次に、レジ
ストが選択的に除去されて、分離された垂直側壁構造
（例えば、シリコンオキシナイトライド４６）が作ら
れ、これは例えば、ネガ色調のマスクとして使用でき
る。あるいは、レジストを除去する代わりに、この構造
を平坦化するための別のレジスト層（例えば、ＰＭＭＡ
４８）を塗布して、次にエッチバックして側壁構造を露
出させることもできる。この側壁構造を、次に選択的に
エッチして、側壁構造の幅の開口を有するレジスト構造
（例えば、ＰＭＭＡ５０）をつくることができる。
【注意】本発明は、米国空軍との間の契約Ｆ０８６３０
−９１−Ｃ−００１２のもとで、政府援助を受けて行わ
れたものである。米国政府は本発明に相応の権利を有す
る。
【図面の簡単な説明】
【図１】支持層の上に狭い横方向寸法のマスク構造を構
築するための方法の、シリコン基板４０の表面上へ未硬
化ＰＭＭＡレジスト４２のパターン化層を形成する工程
を示す断面図。
【図２】支持層の上に狭い横方向寸法のマスク構造を構
築するための方法の、シリコン基板４０およびＰＭＭＡ
レジスト層４２の露出された垂直および水平表面上への
シリコンオキシナイトライド（酸化および窒化シリコ
ン）の相似層４４を堆積する工程を示す断面図。
【図３】支持層の上に狭い横方向寸法のマスク構造を構
築するための方法の、窒化シリコン層４４に対して異方
性ＲＩＥを施す工程を示す断面図。
【図４】支持層の上に狭い横方向寸法のマスク構造を構
築するための方法の、酸素プラズマによってＰＭＭＡ層
４２を選択的に除去し、シリコンオキシナイトライド側
壁４６を単独で残す工程を示す断面図。
【図５】支持層の上に狭い横方向寸法の金属構造を構築
するための方法の、図３の構造の上に、構造を平坦化す
る目的で第２のＰＭＭＡレジスト層４８が堆積する工程
を示す断面図。
【図６】支持層の上に狭い横方向寸法の金属構造を構築
するための方法の、ＰＭＭＡレジスト層４８、４２をＯ
２プラズマまたはＲＩＥを用いてエッチバックすること
によって、シリコンオキシナイトライド側壁４６の部分
を露出し、エッチバックされたレジスト層５０を形成す
る工程を示す断面図。
【図７】支持層の上に狭い横方向寸法の金属構造を構築
するための方法の、緩衝ＨＦのような湿式の化学エッチ
を用いてシリコンオキシナイトライド側壁４６を選択的
に除去する工程を示す断面図。
【図８】支持層の上に狭い横方向寸法の金属構造を構築
するための方法の、シリコン基板４０の露出部分および
エッチバックされたレジスト層５０の上へ真空蒸着によ
ってアルミニウム層５２を堆積する工程を示す断面図。
【図９】支持層の上に狭い横方向寸法の金属構造を構築
するための方法の、レジスト層５０をアセトン中で溶解
して、レジスト層５０を覆うアルミニウム層５２の部分
をリフトオフする工程を示す断面図。
【符号の説明】
４０ シリコン基板 ４２ 未硬化ＰＭＭＡレジスト層 ４４ シリコンオキシナイトライド層 ４６ 垂直側壁 ４８ 第２のＰＭＭＡレジスト層 ５０ エッチバックされたレジスト層 ５２ アルミニウム層 ５４ 狭い横方向寸法のアルミニウム線

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 狭い横方向寸法の微細電子構造を作製す
    る方法であって、 ａ．支持層を供給すること、 ｂ．前記支持層上へ、有機溶剤に可溶な未硬化（ｕｎｃ
    ｕｒｅ）レジスト層を堆積すること、 ｃ．前記レジスト層をパターン化して、水平な表面と垂
    直な壁とを有する断面形状を形成すること、 ｄ．前記水平な表面および前記垂直な壁上へ、第１の温
    度で相似的な層を堆積することであって、前記相似層が
    前記垂直な壁の上に予め定められた厚さを有する垂直な
    側壁を形成するようになっており、前記第１の温度が前
    記未硬化レジスト層に悪影響を及ぼす第２の温度より低
    い温度である、堆積工程、 ｅ．前記垂直な側壁を本質的にエッチすることなしに、
    前記水平な表面から前記相似層を除去するために異方性
    エッチングを施すこと、および ｆ．前記支持層の上に、前記垂直な側壁の前記厚さによ
    って制御される横方向寸法を有する、前記狭い横方向寸
    法の構造を作製すること、の工程を含む方法。
  2. 【請求項２】 狭い横方向寸法の微細電子構造であっ
    て、 ａ．支持層、 ｂ．前記支持層を覆う未硬化レジスト層、 ｃ．前記レジスト層中にあって、前記支持層の部分を露
    出する、本質的に垂直な壁を有する開口、 ｄ．前記垂直な壁に隣接してそれに接触する垂直な側壁
    であって、前記レジスト層に対して本質的なエッチ選択
    性を有する材料を含み、電子ビームリソグラフィによっ
    て得られるものよりも狭い幅を有する側壁、を含む構
    造。
JP7072004A 1994-03-30 1995-03-29 狭い横方向寸法の微細構造およびその作製方法 Pending JPH0845913A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/220,080 US5618383A (en) 1994-03-30 1994-03-30 Narrow lateral dimensioned microelectronic structures and method of forming the same
US220080 1994-03-30

Publications (1)

Publication Number Publication Date
JPH0845913A true JPH0845913A (ja) 1996-02-16

Family

ID=22821967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7072004A Pending JPH0845913A (ja) 1994-03-30 1995-03-29 狭い横方向寸法の微細構造およびその作製方法

Country Status (2)

Country Link
US (1) US5618383A (ja)
JP (1) JPH0845913A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202104A (ja) * 2004-01-15 2005-07-28 Nikon Corp 偏光化素子の製造方法、偏光化素子、および画像投影装置の製造方法、並びに画像投影装置
JP2009218574A (ja) * 2008-02-15 2009-09-24 Tokyo Electron Ltd パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN111199877A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 半导体结构的制备方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007968A (en) * 1997-10-29 1999-12-28 International Business Machines Corporation Method for forming features using frequency doubling hybrid resist and device formed thereby
US6057246A (en) * 1998-04-28 2000-05-02 Vanguard International Semiconductor Corporation Method for etching a metal layer with dimensional control
US6221562B1 (en) 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
JP3337067B2 (ja) * 1999-05-07 2002-10-21 日本電気株式会社 円筒形キャパシタ下部電極の製造方法
US6229640B1 (en) 1999-08-11 2001-05-08 Adc Telecommunications, Inc. Microelectromechanical optical switch and method of manufacture thereof
US6242363B1 (en) * 1999-08-11 2001-06-05 Adc Telecommunications, Inc. Method of etching a wafer layer using a sacrificial wall to form vertical sidewall
US6316282B1 (en) 1999-08-11 2001-11-13 Adc Telecommunications, Inc. Method of etching a wafer layer using multiple layers of the same photoresistant material
US6277704B1 (en) 2000-05-24 2001-08-21 Micron Technology, Inc. Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
US6801682B2 (en) 2001-05-18 2004-10-05 Adc Telecommunications, Inc. Latching apparatus for a MEMS optical switch
US7361604B2 (en) * 2001-10-18 2008-04-22 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a hardmask
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US20030224254A1 (en) * 2001-10-18 2003-12-04 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photomask
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US6859998B2 (en) * 2002-04-12 2005-03-01 International Business Machines Corporation Method of fabricating a narrow projection such as a write pole extending from a substrate
US20070034909A1 (en) * 2003-09-22 2007-02-15 James Stasiak Nanometer-scale semiconductor devices and method of making
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US7473644B2 (en) * 2004-07-01 2009-01-06 Micron Technology, Inc. Method for forming controlled geometry hardmasks including subresolution elements
CN1324683C (zh) * 2004-07-02 2007-07-04 旺宏电子股份有限公司 形成超越光学微影制程分辨率的节距的方法
US7897058B2 (en) * 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
KR100842763B1 (ko) * 2007-03-19 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US8980756B2 (en) * 2007-07-30 2015-03-17 Micron Technology, Inc. Methods for device fabrication using pitch reduction
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US20100183957A1 (en) * 2009-01-21 2010-07-22 Seagate Technology Llc Method of Patterned Media Template Formation and Templates
CN101847576B (zh) * 2010-04-23 2012-01-25 北京大学 一种制备超窄槽的方法
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US9583435B2 (en) * 2013-03-15 2017-02-28 Microchip Technology Incorporated Forming fence conductors using spacer etched trenches
US9034758B2 (en) * 2013-03-15 2015-05-19 Microchip Technology Incorporated Forming fence conductors using spacer etched trenches
US9406331B1 (en) 2013-06-17 2016-08-02 Western Digital (Fremont), Llc Method for making ultra-narrow read sensor and read transducer device resulting therefrom
US9070559B2 (en) * 2013-07-25 2015-06-30 Kabushiki Kaisha Toshiba Pattern forming method and method of manufacturing semiconductor device
US9240329B2 (en) * 2014-02-23 2016-01-19 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
US9312064B1 (en) 2015-03-02 2016-04-12 Western Digital (Fremont), Llc Method to fabricate a magnetic head including ion milling of read gap using dual layer hard mask
WO2016186912A1 (en) * 2015-05-18 2016-11-24 Microchip Technology Incorporated Forming fence conductors using spacer etched trenches

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS59163829A (ja) * 1983-03-08 1984-09-14 Matsushita Electronics Corp パタ−ン形成方法
US4650544A (en) * 1985-04-19 1987-03-17 Advanced Micro Devices, Inc. Shallow groove capacitor fabrication method
JPS62199068A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置及びその製造方法
EP0238690B1 (en) * 1986-03-27 1991-11-06 International Business Machines Corporation Process for forming sidewalls
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
FR2607600A1 (fr) * 1986-11-28 1988-06-03 Commissariat Energie Atomique Procede de realisation sur un substrat d'elements espaces les uns des autres

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202104A (ja) * 2004-01-15 2005-07-28 Nikon Corp 偏光化素子の製造方法、偏光化素子、および画像投影装置の製造方法、並びに画像投影装置
JP2009218574A (ja) * 2008-02-15 2009-09-24 Tokyo Electron Ltd パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN111199877A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 半导体结构的制备方法

Also Published As

Publication number Publication date
US5618383A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
JPH0845913A (ja) 狭い横方向寸法の微細構造およびその作製方法
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
JP2952217B2 (ja) ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法
US4648937A (en) Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
CN101446760B (zh) 微影双重图形成形方法
JP3406302B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US5963841A (en) Gate pattern formation using a bottom anti-reflective coating
KR100674970B1 (ko) 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR100395667B1 (ko) Mos구조용게이트전극제조방법
JPH03270227A (ja) 微細パターンの形成方法
KR20090101445A (ko) 자기 조립형 중합체를 사용한 서브리소그래피 상호접속 패터닝
TW200901272A (en) Method for forming fine patterns in semiconductor device
TW200913012A (en) Method for forming micropatterns in semiconductor device
US5854126A (en) Method for forming metallization in semiconductor devices with a self-planarizing material
EP3062334B1 (en) Method for patterning an underlying layer
JPH09312336A (ja) 接続孔形成法
JP3229550B2 (ja) Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法
JP2741175B2 (ja) 半導体素子の微細パターン形成方法
JP2765561B2 (ja) 微細空中配線の作製方法
JP2003179139A (ja) ポリマー内でのビア形成
US6703304B1 (en) Dual damascene process using self-assembled monolayer and spacers
KR100816210B1 (ko) 반도체 장치 형성 방법
CN114361012B (zh) 一种半导体器件及其制作方法
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
JPH11162845A (ja) 半導体素子のマスク製造方法