JP2952217B2 - ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 - Google Patents
ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法Info
- Publication number
- JP2952217B2 JP2952217B2 JP9182294A JP18229497A JP2952217B2 JP 2952217 B2 JP2952217 B2 JP 2952217B2 JP 9182294 A JP9182294 A JP 9182294A JP 18229497 A JP18229497 A JP 18229497A JP 2952217 B2 JP2952217 B2 JP 2952217B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- ohmic metal
- photoresist
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 111
- 239000002184 metal Substances 0.000 title claims description 111
- 238000000034 method Methods 0.000 title claims description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 241000255777 Lepidoptera Species 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 5
- 239000004926 polymethyl methacrylate Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/944—Shadow
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造方
法に係り、より詳細には、ヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ）のエミッタメサとベースオーミック金
属との間に制御可能な間隔を得るための方法に係る。
法に係り、より詳細には、ヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ）のエミッタメサとベースオーミック金
属との間に制御可能な間隔を得るための方法に係る。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）は、公知である。このようなＨＢＴを製造する方
法が、例えば、米国特許第５，１５９，４２３号、第
５，２７２，０９５号、第５，４１１，６３２号、第
５，４４６，２９４号、第５，４６８，６５９号及び第
５，４８５，０２５号に開示されている。このようなＨ
ＢＴは、通常、基体と、分子ビームエピタキシーを含む
種々の方法により形成されることが知られているエピタ
キシャル成長のコレクタ、ベース及びエミッタ層とを備
えている。このようなＨＢＴには、通常、エミッタメサ
が形成され、これは、通常、良く知られたフォトリソグ
ラフィー技術により形成される。既知の金属化技術を用
いて、エミッタメサ及びベースにオーミック金属接点が
形成される。
ＢＴ）は、公知である。このようなＨＢＴを製造する方
法が、例えば、米国特許第５，１５９，４２３号、第
５，２７２，０９５号、第５，４１１，６３２号、第
５，４４６，２９４号、第５，４６８，６５９号及び第
５，４８５，０２５号に開示されている。このようなＨ
ＢＴは、通常、基体と、分子ビームエピタキシーを含む
種々の方法により形成されることが知られているエピタ
キシャル成長のコレクタ、ベース及びエミッタ層とを備
えている。このようなＨＢＴには、通常、エミッタメサ
が形成され、これは、通常、良く知られたフォトリソグ
ラフィー技術により形成される。既知の金属化技術を用
いて、エミッタメサ及びベースにオーミック金属接点が
形成される。
【０００３】エミッタメサに対するベースオーミック金
属の間隔は、デバイスの性能にとって比較的重要である
ことが知られている。実際に、ベースオーミック金属が
エミッタメサにあまり接近して配置された場合には、ベ
ースとエミッタとの間に潜在的な漏洩路が形成され、デ
バイスの利得（β）の低下を招く。ベースオーミック金
属とエミッタメサとの間隔があまりに大きい場合には、
デバイスの寄生ベース抵抗が著しく大きくなり、ＨＢＴ
の性能低下を招く。
属の間隔は、デバイスの性能にとって比較的重要である
ことが知られている。実際に、ベースオーミック金属が
エミッタメサにあまり接近して配置された場合には、ベ
ースとエミッタとの間に潜在的な漏洩路が形成され、デ
バイスの利得（β）の低下を招く。ベースオーミック金
属とエミッタメサとの間隔があまりに大きい場合には、
デバイスの寄生ベース抵抗が著しく大きくなり、ＨＢＴ
の性能低下を招く。
【０００４】
【発明が解決しようとする課題】ＨＢＴを含む種々の集
積回路に対してオーミック接触の間隔を制御するための
種々の方法が知られている。これら種々の方法は、ベー
スオーミック金属とエミッタメサの自己整列に依存す
る。例えば、１つの既知の自己整列方法は、エミッタホ
トレジスト層を伴ってエミッタをエッチングし、そして
ベースオーミック金属に対するホトレジストのリフトオ
フのパターン化中にその層を保持することに依存する。
しかしながら、このような方法では、ベースオーミック
金属とエミッタメサとの間隔を制御することができな
い。
積回路に対してオーミック接触の間隔を制御するための
種々の方法が知られている。これら種々の方法は、ベー
スオーミック金属とエミッタメサの自己整列に依存す
る。例えば、１つの既知の自己整列方法は、エミッタホ
トレジスト層を伴ってエミッタをエッチングし、そして
ベースオーミック金属に対するホトレジストのリフトオ
フのパターン化中にその層を保持することに依存する。
しかしながら、このような方法では、ベースオーミック
金属とエミッタメサとの間隔を制御することができな
い。
【０００５】ベースオーミック金属とエミッタメサとの
間隔を制御する別の公知方法は、シリコン処理にしばし
ば使用されるいわゆるスペーサ技術に依存するものであ
る。この方法においては、エミッタメサが非等方性エッ
チングされる。エミッタメサが形成された後に、スペー
サ層が付着されそして非等方性エッチングされる。スペ
ーサ及びエミッタの上を除いて、ベースオーミック金属
が従来の技術によってパターン化されそしてリフトオフ
される。スペーサ及びエミッタからのベースオーミック
金属の除去は、イオンミリングにより行われることが知
られている。不都合なことに、非等方性エッチングによ
るダメージ、及びイオンミリングプロセスにおいて通常
遭遇する高い欠陥密度が、この形式のスペーサ技術の有
用性を妨げている。
間隔を制御する別の公知方法は、シリコン処理にしばし
ば使用されるいわゆるスペーサ技術に依存するものであ
る。この方法においては、エミッタメサが非等方性エッ
チングされる。エミッタメサが形成された後に、スペー
サ層が付着されそして非等方性エッチングされる。スペ
ーサ及びエミッタの上を除いて、ベースオーミック金属
が従来の技術によってパターン化されそしてリフトオフ
される。スペーサ及びエミッタからのベースオーミック
金属の除去は、イオンミリングにより行われることが知
られている。不都合なことに、非等方性エッチングによ
るダメージ、及びイオンミリングプロセスにおいて通常
遭遇する高い欠陥密度が、この形式のスペーサ技術の有
用性を妨げている。
【０００６】エミッタメサとベースオーミック接触との
間隔を制御する他の方法が米国特許第５，１２４，２７
０号、第５，１５９，４２３号、第５，４１１，６３２
号、第５，４４６，２９４号、第５，４６８，６５９号
及び第５，４８６，４８３号に開示されている。これら
特許に開示された方法は、ベースオーミック金属と、エ
ミッタメサとの間隔をある程度は制御するが、これらの
方法は、比較的複雑な上に、幾つかの処理段階を必要と
する。
間隔を制御する他の方法が米国特許第５，１２４，２７
０号、第５，１５９，４２３号、第５，４１１，６３２
号、第５，４４６，２９４号、第５，４６８，６５９号
及び第５，４８６，４８３号に開示されている。これら
特許に開示された方法は、ベースオーミック金属と、エ
ミッタメサとの間隔をある程度は制御するが、これらの
方法は、比較的複雑な上に、幾つかの処理段階を必要と
する。
【０００７】
【課題を解決するための手段】本発明の目的は、エミッ
タメサとベースオーミック金属との間隔を制御する方法
であって、公知技術の問題を解消する方法を提供するこ
とである。
タメサとベースオーミック金属との間隔を制御する方法
であって、公知技術の問題を解消する方法を提供するこ
とである。
【０００８】本発明の別の目的は、エミッタメサとベー
スオーミック金属との間隔を比較的均一なベースで制御
する方法を提供することである。
スオーミック金属との間隔を比較的均一なベースで制御
する方法を提供することである。
【０００９】簡単に説明すると、本発明は、比較的高い
利得（β）と低い寄生的ベース抵抗を得るように、ヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）のエミッタメ
サとベースオーミック金属との間隔を制御する方法に係
る。第１の方法においては、エミッタ、ベース及びコレ
クタ層が基体上にエピタキシャル成長された後に、エミ
ッタ層の上に犠牲的層が付着される。エミッタメサは、
従来のリソグラフィーを用いてホトレジストでパターン
化される。その後に、犠牲的層がエッチングされ、アン
ダーカットが形成される。次いで、エミッタ層がエッチ
ングされ、そしてエミッタメサをパターン化するのに使
用された第１のホトレジスト及びデバイス全体にホトレ
ジストが付着される。ホトレジストの上層は、リフトオ
フ金属化に対する従来のプロセスでパターン化され、最
終的なレジストプロファイルが再入傾斜を有するように
する。ベースオーミック金属が付着され、次いで、ホト
レジストの第２層と、エミッタメサ上の元のホトレジス
トの両方を溶解することによりリフトオフされる。犠牲
的層は、等方性エッチングを用いて剥離され、エミッタ
メサを取り巻くベースオーミック金属領域が、犠牲的層
の最初のアンダーカットにより決定された間隔で残され
る。本発明の別の実施形態では、ベースオーミック金属
とエミッタオーミック金属との間隔を制御する方法が開
示される。
利得（β）と低い寄生的ベース抵抗を得るように、ヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）のエミッタメ
サとベースオーミック金属との間隔を制御する方法に係
る。第１の方法においては、エミッタ、ベース及びコレ
クタ層が基体上にエピタキシャル成長された後に、エミ
ッタ層の上に犠牲的層が付着される。エミッタメサは、
従来のリソグラフィーを用いてホトレジストでパターン
化される。その後に、犠牲的層がエッチングされ、アン
ダーカットが形成される。次いで、エミッタ層がエッチ
ングされ、そしてエミッタメサをパターン化するのに使
用された第１のホトレジスト及びデバイス全体にホトレ
ジストが付着される。ホトレジストの上層は、リフトオ
フ金属化に対する従来のプロセスでパターン化され、最
終的なレジストプロファイルが再入傾斜を有するように
する。ベースオーミック金属が付着され、次いで、ホト
レジストの第２層と、エミッタメサ上の元のホトレジス
トの両方を溶解することによりリフトオフされる。犠牲
的層は、等方性エッチングを用いて剥離され、エミッタ
メサを取り巻くベースオーミック金属領域が、犠牲的層
の最初のアンダーカットにより決定された間隔で残され
る。本発明の別の実施形態では、ベースオーミック金属
とエミッタオーミック金属との間隔を制御する方法が開
示される。
【００１０】
【発明の実施の形態】本発明のこれら及び他の目的は、
添付図面を参照した以下の詳細な説明より明らかとなろ
う。
添付図面を参照した以下の詳細な説明より明らかとなろ
う。
【００１１】本発明は、ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）に係り、より詳細には、エミッタメサ又
はエミッタオーミック金属に対するベースオーミック金
属の間隔を制御する方法に係る。特に、本発明の第１の
実施形態では、エミッタメサに対してベースオーミック
金属を自己整列する方法を開示する。第１の方法が、図
１ないし４に示されている。第２の方法は、図５ないし
８に示すように、エミッタオーミック金属に対するベー
スオーミック金属の自己整列に係る。図９ないし１２
は、本発明による両方の方法を使用して、エミッタメサ
の４辺全部、又はエミッタメサの１、２又は３辺におい
て、ベースオーミック金属と、エミッタメサ又はエミッ
タオーミック金属との間に均一な間隔を形成できること
を示す。
スタ（ＨＢＴ）に係り、より詳細には、エミッタメサ又
はエミッタオーミック金属に対するベースオーミック金
属の間隔を制御する方法に係る。特に、本発明の第１の
実施形態では、エミッタメサに対してベースオーミック
金属を自己整列する方法を開示する。第１の方法が、図
１ないし４に示されている。第２の方法は、図５ないし
８に示すように、エミッタオーミック金属に対するベー
スオーミック金属の自己整列に係る。図９ないし１２
は、本発明による両方の方法を使用して、エミッタメサ
の４辺全部、又はエミッタメサの１、２又は３辺におい
て、ベースオーミック金属と、エミッタメサ又はエミッ
タオーミック金属との間に均一な間隔を形成できること
を示す。
【００１２】又、本発明による方法は、多数のエミッタ
を有するＨＢＴデバイスのベースオーミック金属の自己
整列を与えるようにも使用できることが当業者に明らか
であろう。更に、本発明は、ＨＢＴデバイス上のベース
オーミック金属とエミッタメサ又はエミッタオーミック
金属層との間隔を制御するものとして説明するが、本発
明の原理は、デバイス上の別の特徴部又は金属層に対し
て比較的厳密な制御可能な間隔で金属を配置することが
所望される他のデバイスにも適用することができる。
を有するＨＢＴデバイスのベースオーミック金属の自己
整列を与えるようにも使用できることが当業者に明らか
であろう。更に、本発明は、ＨＢＴデバイス上のベース
オーミック金属とエミッタメサ又はエミッタオーミック
金属層との間隔を制御するものとして説明するが、本発
明の原理は、デバイス上の別の特徴部又は金属層に対し
て比較的厳密な制御可能な間隔で金属を配置することが
所望される他のデバイスにも適用することができる。
【００１３】図１ないし４を参照し、ＨＢＴのエミッタ
メサに対してベースオーミック金属を間隔どりするため
の均一且つ再現可能な方法を説明する。図１に示すよう
に、ＨＢＴは、基体２０と、複数の垂直方向に積層され
たエピタキシャル層とを備えている。例えば、コレクタ
層２２、ベース層２４及びエミッタ層２６が、例えば分
子ビームエピタキシー（ＭＢＥ）により基体２０上にエ
ピタキシャル形成される。これら層の各々は、２、３又
はそれ以上のエピタキシャル層で形成される。エミッタ
層２６の上には犠牲的層２８が付着される。犠牲的層と
しては、Ｓｉ3Ｎ4 、ＳｉＯ2 又はＡｌ2 Ｏ3 のような
種々の誘電体フィルムが適している。これらの誘電体フ
ィルムに加えて、種々の有機フィルム又は金属フィルム
も、犠牲的層２８に使用できる。この方法に適したもの
とするために、有機フィルム及び金属フィルムは、エミ
ッタレジスト及びエミッタ半導体層の両方に対して良好
な選択性で等方性エッチングを行えると共に、均一なア
ンダーカットで且つエミッタエッチング剤により浸食さ
れずにエッチングを行うことができねばならない。犠牲
的層の厚みは、以下に述べるように、アンダーカットの
制御性を向上するように選択される。
メサに対してベースオーミック金属を間隔どりするため
の均一且つ再現可能な方法を説明する。図１に示すよう
に、ＨＢＴは、基体２０と、複数の垂直方向に積層され
たエピタキシャル層とを備えている。例えば、コレクタ
層２２、ベース層２４及びエミッタ層２６が、例えば分
子ビームエピタキシー（ＭＢＥ）により基体２０上にエ
ピタキシャル形成される。これら層の各々は、２、３又
はそれ以上のエピタキシャル層で形成される。エミッタ
層２６の上には犠牲的層２８が付着される。犠牲的層と
しては、Ｓｉ3Ｎ4 、ＳｉＯ2 又はＡｌ2 Ｏ3 のような
種々の誘電体フィルムが適している。これらの誘電体フ
ィルムに加えて、種々の有機フィルム又は金属フィルム
も、犠牲的層２８に使用できる。この方法に適したもの
とするために、有機フィルム及び金属フィルムは、エミ
ッタレジスト及びエミッタ半導体層の両方に対して良好
な選択性で等方性エッチングを行えると共に、均一なア
ンダーカットで且つエミッタエッチング剤により浸食さ
れずにエッチングを行うことができねばならない。犠牲
的層の厚みは、以下に述べるように、アンダーカットの
制御性を向上するように選択される。
【００１４】犠牲的層２８がエミッタ層２６に付着され
た後に、エミッタホトレジスト３０が犠牲的層２８上に
スピン処理され、エミッタメサ３２を形成する。エミッ
タホトレジスト３０は、従来のリソグラフィーを用いて
パターン化される。特に、ホトマスク３４（図９ないし
１２）は、エミッタホトレジスト３０をパターン化して
エミッタメサ３２を形成するのに使用される。図９ない
し１２に示されたように、種々のホトマスク３６、３
８、４０及び４２を使用して、ベースオーミック金属を
パターン化し、エミッタメサ又はエミッタ金属の４辺、
３辺、２辺又は１辺に沿ってエミッタメサ又はエミッタ
金属の自己整列を形成することができる。ホトマスク３
４は、エミッタホトレジスト３０に隣接して配置され、
紫外線で露光される。従来の技術によりホトレジストを
現像した後に、図１に示すように、エミッタホトレジス
ト３０が形成される。
た後に、エミッタホトレジスト３０が犠牲的層２８上に
スピン処理され、エミッタメサ３２を形成する。エミッ
タホトレジスト３０は、従来のリソグラフィーを用いて
パターン化される。特に、ホトマスク３４（図９ないし
１２）は、エミッタホトレジスト３０をパターン化して
エミッタメサ３２を形成するのに使用される。図９ない
し１２に示されたように、種々のホトマスク３６、３
８、４０及び４２を使用して、ベースオーミック金属を
パターン化し、エミッタメサ又はエミッタ金属の４辺、
３辺、２辺又は１辺に沿ってエミッタメサ又はエミッタ
金属の自己整列を形成することができる。ホトマスク３
４は、エミッタホトレジスト３０に隣接して配置され、
紫外線で露光される。従来の技術によりホトレジストを
現像した後に、図１に示すように、エミッタホトレジス
ト３０が形成される。
【００１５】エミッタホトレジスト３０に使用されるホ
トレジストの形式は、ベースオーミック金属のリフトオ
フプロセスに適合するものでなければならない。例え
ば、ベースオーミック金属のリフトオフプロセスに従来
のポジティブのホトレジストマスクが使用される場合に
は、エミッタホトレジスト３０は、ポリメチルメタクリ
レート（ＰＭＭＡ）のような非反応レジストであるか、
又は深紫外線（ＤＵＶ）露光又はｅビーム溢れ露光のよ
うなプロセスにより硬化される従来のホトレジストであ
るか、或いは高温焼成により硬化することのできる高温
ホトレジストでなければならない。従来のポジティブホ
トレジストによりＰＭＭＡの層を被覆するような、二重
層ホトレジストがベースオーミック金属のリフトオフに
使用される場合には、エミッタホトレジスト材料は、二
重層ホトレジストの処理中に歪まないように、ベースオ
ーミック金属レジストプロセスに対してデバイスを被覆
する前に高温焼成により硬化された従来のポジティブホ
トレジストでよい。
トレジストの形式は、ベースオーミック金属のリフトオ
フプロセスに適合するものでなければならない。例え
ば、ベースオーミック金属のリフトオフプロセスに従来
のポジティブのホトレジストマスクが使用される場合に
は、エミッタホトレジスト３０は、ポリメチルメタクリ
レート（ＰＭＭＡ）のような非反応レジストであるか、
又は深紫外線（ＤＵＶ）露光又はｅビーム溢れ露光のよ
うなプロセスにより硬化される従来のホトレジストであ
るか、或いは高温焼成により硬化することのできる高温
ホトレジストでなければならない。従来のポジティブホ
トレジストによりＰＭＭＡの層を被覆するような、二重
層ホトレジストがベースオーミック金属のリフトオフに
使用される場合には、エミッタホトレジスト材料は、二
重層ホトレジストの処理中に歪まないように、ベースオ
ーミック金属レジストプロセスに対してデバイスを被覆
する前に高温焼成により硬化された従来のポジティブホ
トレジストでよい。
【００１６】エミッタホトレジスト３０が図１に示すよ
うに形成されると、犠牲的層２８が等方性エッチングさ
れて、犠牲的層２８にアンダーカット４４（図２）が形
成される。又、犠牲的層２８は、等方性及び非等方性の
複合エッチングでエッチングされて、アンダーカット４
４を形成してもよい。本発明の重要な特徴は、犠牲的層
２８のアンダーカット４４がエミッタメサ３２に対する
ベースオーミック金属の間隔を決定することである。犠
牲的層２８にアンダーカット４４が形成されると、エミ
ッタ層２６が等方性（又は主として等方性）エッチング
でエッチングされ、ベース層２４の一部分が露出され
る。エミッタホトレジスト３０が配置された状態で、デ
バイスにはホトレジスト（リフトオフホトレジスト）４
６が再被覆され、ベースオーミック金属のパターンを形
成する。リフトオフホトレジスト４６は、図３に示すよ
うに、露出されたベース層２４に再入傾斜が形成される
ような最終的なプロファイルをもつようにパターン化さ
れる。再入傾斜は、ベースオーミック金属パターンの外
周を制御する。リフトオフレジスト４６をパターン化す
るのに種々のプロセスを使用することができる。例え
ば、従来のホトレジストの表面をクロロベンゼンで処理
してホトレジスト４６を形成することができる。リフト
オフホトレジスト４６をパターン化する他のプロセス
は、従来のポジティブのホトレジストをＰＭＭＡのよう
な第２のレジスト層の上に配置したものより成る二重層
レジスト；ネガティブのｉラインレジスト；又は像の反
転と共に使用されるポジティブレジストを含む。このよ
うな全てのプロセスは、図３に示した再入傾斜を伴うリ
フトオフレジスト４６をパターン化するのに適してい
る。
うに形成されると、犠牲的層２８が等方性エッチングさ
れて、犠牲的層２８にアンダーカット４４（図２）が形
成される。又、犠牲的層２８は、等方性及び非等方性の
複合エッチングでエッチングされて、アンダーカット４
４を形成してもよい。本発明の重要な特徴は、犠牲的層
２８のアンダーカット４４がエミッタメサ３２に対する
ベースオーミック金属の間隔を決定することである。犠
牲的層２８にアンダーカット４４が形成されると、エミ
ッタ層２６が等方性（又は主として等方性）エッチング
でエッチングされ、ベース層２４の一部分が露出され
る。エミッタホトレジスト３０が配置された状態で、デ
バイスにはホトレジスト（リフトオフホトレジスト）４
６が再被覆され、ベースオーミック金属のパターンを形
成する。リフトオフホトレジスト４６は、図３に示すよ
うに、露出されたベース層２４に再入傾斜が形成される
ような最終的なプロファイルをもつようにパターン化さ
れる。再入傾斜は、ベースオーミック金属パターンの外
周を制御する。リフトオフレジスト４６をパターン化す
るのに種々のプロセスを使用することができる。例え
ば、従来のホトレジストの表面をクロロベンゼンで処理
してホトレジスト４６を形成することができる。リフト
オフホトレジスト４６をパターン化する他のプロセス
は、従来のポジティブのホトレジストをＰＭＭＡのよう
な第２のレジスト層の上に配置したものより成る二重層
レジスト；ネガティブのｉラインレジスト；又は像の反
転と共に使用されるポジティブレジストを含む。このよ
うな全てのプロセスは、図３に示した再入傾斜を伴うリ
フトオフレジスト４６をパターン化するのに適してい
る。
【００１７】ＰＭＭＡに続いて従来のポジティブレジス
トを被覆するような二重層レジストプロセスでベースオ
ーミック金属リフトオフパターンが画成される場合に
は、エミッタレジストは、ベースの二重層オーミック金
属レジストを処理する際に歪んだ状態とならない点まで
硬化された従来のポジティブのレジストでよい。エミッ
タレジストの最も簡単な材料は、ベースオーミック金属
レジストプロセスに対してウェハが被覆される前に高温
焼成により硬化された高温レジストである。
トを被覆するような二重層レジストプロセスでベースオ
ーミック金属リフトオフパターンが画成される場合に
は、エミッタレジストは、ベースの二重層オーミック金
属レジストを処理する際に歪んだ状態とならない点まで
硬化された従来のポジティブのレジストでよい。エミッ
タレジストの最も簡単な材料は、ベースオーミック金属
レジストプロセスに対してウェハが被覆される前に高温
焼成により硬化された高温レジストである。
【００１８】リフトオフレジスト４６が再入傾斜をもつ
ようにパターン化された後に、例えば、蒸着により、ベ
ースオーミック金属４８が付着される。図３に示すよう
に、ベースオーミック金属４８は、エミッタホトレジス
ト３０の上及びリフトオフホトレジスト４６の上に付着
される。犠牲的層２８のアンダーカット４４は、ベース
層２４に付着されるベースオーミック金属の間隔を制御
し、エミッタメサ３２に対して均一且つ制御可能な間隔
を与え、比較的高い利得（β）及び比較的低い寄生抵抗
をもつＨＢＴを形成する。エミッタホトレジスト３０及
びリフトオフホトレジスト４６上のベースオーミック金
属は、エミッタホトレジスト３０及びリフトオフホトレ
ジスト４６の両方を溶解することによりリフトオフされ
る。ベースオーミック金属４８のリフトオフの後、犠牲
的層２８は、等方性エッチングを用いて剥離され、犠牲
的層２８のアンダーカット４４で決定されるようにエミ
ッタメサ３２に対して離間されたベースオーミック金属
領域４９（図４）を残す。
ようにパターン化された後に、例えば、蒸着により、ベ
ースオーミック金属４８が付着される。図３に示すよう
に、ベースオーミック金属４８は、エミッタホトレジス
ト３０の上及びリフトオフホトレジスト４６の上に付着
される。犠牲的層２８のアンダーカット４４は、ベース
層２４に付着されるベースオーミック金属の間隔を制御
し、エミッタメサ３２に対して均一且つ制御可能な間隔
を与え、比較的高い利得（β）及び比較的低い寄生抵抗
をもつＨＢＴを形成する。エミッタホトレジスト３０及
びリフトオフホトレジスト４６上のベースオーミック金
属は、エミッタホトレジスト３０及びリフトオフホトレ
ジスト４６の両方を溶解することによりリフトオフされ
る。ベースオーミック金属４８のリフトオフの後、犠牲
的層２８は、等方性エッチングを用いて剥離され、犠牲
的層２８のアンダーカット４４で決定されるようにエミ
ッタメサ３２に対して離間されたベースオーミック金属
領域４９（図４）を残す。
【００１９】本発明の別の実施形態では、金属の付着性
を増大するために、ベースオーミック金属の蒸着の前
に、酸素プラズマデスカム(descum)を使用することがで
きる。酸素プラズマデスカムが使用される場合には、最
終的なベースオーミック金属対エミッタメサの間隔は、
犠牲的層２８のアンダーカット４４と、プラズマデスカ
ムにおいてエミッタホトレジスト３０の側壁から除去さ
れるホトレジストの量とによって決定される。
を増大するために、ベースオーミック金属の蒸着の前
に、酸素プラズマデスカム(descum)を使用することがで
きる。酸素プラズマデスカムが使用される場合には、最
終的なベースオーミック金属対エミッタメサの間隔は、
犠牲的層２８のアンダーカット４４と、プラズマデスカ
ムにおいてエミッタホトレジスト３０の側壁から除去さ
れるホトレジストの量とによって決定される。
【００２０】エミッタオーミック金属に対するベースオ
ーミック金属の間隔を制御する方法が図５ないし８に示
されている。この方法において、コレクタ層５２、ベー
ス層５４及びエミッタ層５６が、例えば、分子ビームエ
ピタキシーにより基体層５０にエピタキシャル成長され
る。単一金属層であるか又は金属層の組み合わせである
エミッタオーミック金属５８が、エミッタ層５６上に付
着される。エミッタオーミック金属５８に適した金属
は、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、
タングステン（Ｗ）、窒化チタン（ＴｉＮ）、モリブデ
ン（Ｍｏ）、又はエミッタ層５６に対して低い接触抵抗
を達成する特性を有し、エミッタメサのエッチングに干
渉せず、エミッタレジスト及びエミッタ層５６の両方に
対して良好な選択性で等方性エッチングすることがで
き、均一なアンダーカットでエッチングすることがで
き、そしてエミッタエッチング剤で浸食されないような
他の金属を含む。
ーミック金属の間隔を制御する方法が図５ないし８に示
されている。この方法において、コレクタ層５２、ベー
ス層５４及びエミッタ層５６が、例えば、分子ビームエ
ピタキシーにより基体層５０にエピタキシャル成長され
る。単一金属層であるか又は金属層の組み合わせである
エミッタオーミック金属５８が、エミッタ層５６上に付
着される。エミッタオーミック金属５８に適した金属
は、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、
タングステン（Ｗ）、窒化チタン（ＴｉＮ）、モリブデ
ン（Ｍｏ）、又はエミッタ層５６に対して低い接触抵抗
を達成する特性を有し、エミッタメサのエッチングに干
渉せず、エミッタレジスト及びエミッタ層５６の両方に
対して良好な選択性で等方性エッチングすることがで
き、均一なアンダーカットでエッチングすることがで
き、そしてエミッタエッチング剤で浸食されないような
他の金属を含む。
【００２１】エミッタオーミック金属５８がエミッタ層
５６に付着された後に、エミッタホトレジスト６０が上
記のようにパターン化され、図６に示すようにエミッタ
メサ６２が形成される。エミッタオーミック金属層５８
は、金属のオーバーエッチングを使用して、等方性エッ
チングプロセス又は非等方性及び等方性の複合エッチン
グプロセスでエッチングされ、アンダーカット６４を形
成する。これは、図６に示すように、エミッタオーミッ
ク金属とベースオーミック金属との間隔を自己整列する
のに使用される。
５６に付着された後に、エミッタホトレジスト６０が上
記のようにパターン化され、図６に示すようにエミッタ
メサ６２が形成される。エミッタオーミック金属層５８
は、金属のオーバーエッチングを使用して、等方性エッ
チングプロセス又は非等方性及び等方性の複合エッチン
グプロセスでエッチングされ、アンダーカット６４を形
成する。これは、図６に示すように、エミッタオーミッ
ク金属とベースオーミック金属との間隔を自己整列する
のに使用される。
【００２２】この方法の残りの段階は、上記方法と同じ
であるが、エミッタメサ６２の上のエミッタオーミック
金属５８は、ベースオーミック金属のリフトオフの後に
剥離されない。簡単に述べると、リフトオフホトレジス
ト６６がデバイス上にスピン処理され、そして上記した
リフトオフ金属化に対する従来のプロセスでパターン化
され、上記のように再入傾斜をもつリフトオフホトレジ
スト６６の最終プロファイルを形成する。次いで、ベー
スオーミック金属６８が例えば蒸着により付着され、リ
フトオフホトレジスト６６及びエミッタホトレジスト６
０にベースオーミック金属を残すと共に、エミッタメサ
６２を取り巻くベース層５４上のベースオーミック金属
のパターンを残す。上記したように、ベース層５４及び
エミッタメサ６２上のベースオーミック金属間の間隔
は、エミッタオーミック金属５８に形成されたアンダー
カット６４によって制御される。エミッタホトレジスト
６０及びリフトオフホトレジスト６６上のベースオーミ
ック金属が剥離され、エミッタメサ６２に形成されたエ
ミッタオーミック金属５８と、該エミッタオーミック金
属５８のアンダーカット６４によりエミッタオーミック
金属５８に対して均一に且つ制御可能に離間されたベー
ス層５４上のベースオーミック金属を残す。
であるが、エミッタメサ６２の上のエミッタオーミック
金属５８は、ベースオーミック金属のリフトオフの後に
剥離されない。簡単に述べると、リフトオフホトレジス
ト６６がデバイス上にスピン処理され、そして上記した
リフトオフ金属化に対する従来のプロセスでパターン化
され、上記のように再入傾斜をもつリフトオフホトレジ
スト６６の最終プロファイルを形成する。次いで、ベー
スオーミック金属６８が例えば蒸着により付着され、リ
フトオフホトレジスト６６及びエミッタホトレジスト６
０にベースオーミック金属を残すと共に、エミッタメサ
６２を取り巻くベース層５４上のベースオーミック金属
のパターンを残す。上記したように、ベース層５４及び
エミッタメサ６２上のベースオーミック金属間の間隔
は、エミッタオーミック金属５８に形成されたアンダー
カット６４によって制御される。エミッタホトレジスト
６０及びリフトオフホトレジスト６６上のベースオーミ
ック金属が剥離され、エミッタメサ６２に形成されたエ
ミッタオーミック金属５８と、該エミッタオーミック金
属５８のアンダーカット６４によりエミッタオーミック
金属５８に対して均一に且つ制御可能に離間されたベー
ス層５４上のベースオーミック金属を残す。
【００２３】上記の技術に鑑み、本発明の多数の変更及
び修正を行い得ることは明らかである。従って、本発明
は、特許請求の範囲内で、上記とは異なる仕方で実施で
きることを理解されたい。
び修正を行い得ることは明らかである。従って、本発明
は、特許請求の範囲内で、上記とは異なる仕方で実施で
きることを理解されたい。
【図１】ベースオーミック金属とエミッタメサとの間隔
を制御するための本発明の方法の１つの実施形態の段階
を示すヘテロ接合バイポーラトランジスタ（ＨＢＴ）の
断面図である。
を制御するための本発明の方法の１つの実施形態の段階
を示すヘテロ接合バイポーラトランジスタ（ＨＢＴ）の
断面図である。
【図２】図１の実施形態の別の段階を示すＨＢＴの断面
図である。
図である。
【図３】図１の実施形態の別の段階を示すＨＢＴの断面
図である。
図である。
【図４】図１の実施形態の別の段階を示すＨＢＴの断面
図である。
図である。
【図５】ベースオーミック金属とエミッタオーミック金
属との間隔を本発明の方法の別の実施形態の段階を示す
ＨＢＴの断面図である。
属との間隔を本発明の方法の別の実施形態の段階を示す
ＨＢＴの断面図である。
【図６】図５の実施形態の別の段階を示すＨＢＴの断面
図である。
図である。
【図７】図５の実施形態の別の段階を示すＨＢＴの断面
図である。
図である。
【図８】図５の実施形態の別の段階を示すＨＢＴの断面
図である。
図である。
【図９】エミッタの４辺の自己整列に対し、ホトマスク
と、それにより得られるベースオーミック金属に対する
エミッタ又はエミッタ金属の間隔とを示す図である。
と、それにより得られるベースオーミック金属に対する
エミッタ又はエミッタ金属の間隔とを示す図である。
【図１０】エミッタの３辺の自己整列に対し、ホトマス
クと、それにより得られるベースオーミック金属に対す
るエミッタ又はエミッタ金属の間隔とを示す図である。
クと、それにより得られるベースオーミック金属に対す
るエミッタ又はエミッタ金属の間隔とを示す図である。
【図１１】エミッタの２辺の自己整列に対し、ホトマス
クと、それにより得られるベースオーミック金属に対す
るエミッタ又はエミッタ金属の間隔とを示す図である。
クと、それにより得られるベースオーミック金属に対す
るエミッタ又はエミッタ金属の間隔とを示す図である。
【図１２】エミッタの１辺の自己整列に対し、ホトマス
クと、それにより得られるベースオーミック金属に対す
るエミッタ又はエミッタ金属の間隔とを示す図である。
クと、それにより得られるベースオーミック金属に対す
るエミッタ又はエミッタ金属の間隔とを示す図である。
２０ 基体 ２２ コレクタ層 ２４ ベース層 ２６ エミッタ層 ２８ 犠牲的層 ３０ エミッタホトレジスト ３２ エミッタメサ ３４、３６、３８、４０、４２ ホトマスク ４４ アンダーカット ４６ リフトオフホトレジスト ４８ ベースオーミック金属
Claims (15)
- 【請求項１】 基体及び複数の垂直方向に積層されたエ
ピタキシャル層で形成された集積回路上のオーミック金
属と対象物との間隔を制御するための方法であって、上
記対象物は、上部エピタキシャル層の上に配置され、上
記方法は、 （ａ）上記上部エピタキシャル層に所定の材料の層を付
着し； （ｂ）上記上部エピタキシャル層及び上記対象物の上に
第１ホトレジストを付着し； （ｃ）上記第１ホトレジストをパターン化及び現像し
て、上記上部エピタキシャル層に対象物を画成し； （ｄ）上記所定の材料をエッチングして、アンダーカッ
トを形成し； （ｅ）上記上部エピタキシャル層をエッチングして、上
記対象物を成形し； （ｆ）上記集積回路上に第２のホトレジストをパターン
化及び現像して、上記対象物に対して再入傾斜を形成
し； （ｇ）上記集積回路上にオーミック金属を付着し；そし
て （ｈ）上記オーミック金属、上記第１ホトレジスト及び
第２ホトレジストをリフトオフして、上記対象物に対し
て均一に離間されたオーミック金属領域を上記対象物の
周りに残す； という段階を備えたことを特徴とする方法。 - 【請求項２】 所定材料の上記層は、犠牲的層である請
求項１に記載の方法。 - 【請求項３】 所定材料の上記層は、誘電体フィルムで
ある請求項２に記載の方法。 - 【請求項４】 上記の誘電体フィルムは、Ｓｉ3 Ｎ4 、
ＳｉＯ2 及びＡｌ2Ｏ3 のグループから選択される請求
項１に記載の方法。 - 【請求項５】 所定材料の上記層は、オーミック金属層
である請求項１に記載の方法。 - 【請求項６】 上記所定の材料は、Ｔｉ、ＴｉＷ、Ｗ、
ＴｉＮ及びＭｏのグループから選択される請求項５に記
載の方法。 - 【請求項７】 基体と、ベース層、コレクタ層及びエミ
ッタ層を含む複数の垂直方向に積層されたエピタキシャ
ル層とを有するヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）においてエミッタメサに対するベースオーミック
金属の間隔を制御する方法であって、 （ａ）上記エミッタ層の上に犠牲的層を付着し； （ｂ）上記犠牲層の上に第１ホトレジストをパターン化
及び現像してエミッタメサを形成し； （ｃ）上記犠牲層をエッチングして、アンダーカットを
形成し； （ｄ）上記エミッタ層をエッチングして、上記ベース層
を露出するように上記エミッタメサを成形し； （ｅ）上記第１ホトレジスト及び上記露出されたベース
層の上に第２のホトレジストをパターン化して、上記ベ
ース層の露出された部分に隣接して再入傾斜が形成され
るようにし； （ｆ）上記第１ホトレジスト、上記第２ホトレジスト及
び上記ベース層の上記露出部分にベースオーミック金属
を付着し；そして （ｇ）上記第１及び第２のホトレジスト上に付着された
上記ベースオーミック金属を上記第１及び第２のホトレ
ジストと共にリフトオフして、上記犠牲層のアンダーカ
ットにより間隔が決定されるベースオーミック金属領域
をエミッタメサの周りに残す、 という段階を備えたことを特徴とする方法。 - 【請求項８】 上記の犠牲的層は、誘電体フィルムであ
る請求項７に記載の方法。 - 【請求項９】 上記の誘電体フィルムは、Ｓｉ3 Ｎ4 、
ＳｉＯ2 及びＡｌ2Ｏ3 のグループから選択される請求
項８に記載の方法。 - 【請求項１０】 上記の犠牲的層は、有機フィルムであ
る請求項７に記載の方法。 - 【請求項１１】 上記の犠牲的層は、金属フィルムであ
る請求項７に記載の方法。 - 【請求項１２】 上記犠牲的層のエッチングは、等方性
エッチングである請求項７に記載の方法。 - 【請求項１３】 上記犠牲的層のエッチングは、等方性
及び非等方性の複合エッチングである請求項７に記載の
方法。 - 【請求項１４】 上記エミッタ層のエッチングは、等方
性エッチングを含む請求項７に記載の方法。 - 【請求項１５】 基体と、ベース層、コレクタ層及びエ
ミッタ層を含む複数の垂直方向に積層されたエピタキシ
ャル層とを有するヘテロ接合バイポーラトランジスタに
おいてエミッタメサに対するベースオーミック金属の間
隔を制御する方法であって、 （ａ）上記エミッタ層の上にエミッタオーミック金属を
付着し； （ｂ）上記エミッタオーミック金属の上に第１ホトレジ
ストをパターン化してエミッタメサを形成し； （ｃ）上記エミッタオーミック金属をエッチングして、
アンダーカットを形成し； （ｄ）上記エミッタ層をエッチングして、上記ベース層
を露出するように上記エミッタメサを成形し； （ｅ）上記第１ホトレジスト及び上記露出されたベース
層の上に第２のホトレジストをパターン化して、上記ベ
ース層の露出された部分に隣接して再入傾斜が形成され
るようにし； （ｆ）上記第１ホトレジスト、上記第２ホトレジスト及
び上記ベース層の上記露出部分にベースオーミック金属
を付着し；そして （ｇ）上記第１及び第２のホトレジスト上に付着された
上記ベースオーミック金属を上記第１及び第２のホトレ
ジストと共にリフトオフして、上記エミッタオーミック
金属のアンダーカットにより間隔が決定されるベースオ
ーミック金属領域をエミッタメサの周りに残す、 という段階を備えたことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/676,697 US5804487A (en) | 1996-07-10 | 1996-07-10 | Method of fabricating high βHBT devices |
| US08/676697 | 1996-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098053A JPH1098053A (ja) | 1998-04-14 |
| JP2952217B2 true JP2952217B2 (ja) | 1999-09-20 |
Family
ID=24715600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9182294A Expired - Lifetime JP2952217B2 (ja) | 1996-07-10 | 1997-07-08 | ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5804487A (ja) |
| EP (1) | EP0818810B1 (ja) |
| JP (1) | JP2952217B2 (ja) |
| KR (1) | KR100248557B1 (ja) |
| DE (1) | DE69717356T2 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804487A (en) * | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
| WO1998034274A1 (en) * | 1997-02-03 | 1998-08-06 | The Whitaker Corporation | Self-aligned process for fabricating a passivating ledge in a heterojunction bipolar transistor |
| DE19852852A1 (de) * | 1998-11-11 | 2000-05-18 | Inst Halbleiterphysik Gmbh | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
| US6531369B1 (en) | 2000-03-01 | 2003-03-11 | Applied Micro Circuits Corporation | Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe) |
| FR2809532B1 (fr) * | 2000-05-23 | 2003-09-26 | St Microelectronics Sa | Procede de fabrication de circuits semiconducteurs double face |
| US6566693B1 (en) * | 2000-09-19 | 2003-05-20 | Hrl Laboratories, Llc | Reduced capacitance scaled HBT using a separate base post layer |
| US6610143B2 (en) * | 2001-01-16 | 2003-08-26 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component |
| DE10104776A1 (de) | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| US6541346B2 (en) | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| US6406965B1 (en) | 2001-04-19 | 2002-06-18 | Trw Inc. | Method of fabricating HBT devices |
| US6676843B2 (en) * | 2001-04-26 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Magnetically patterning conductors |
| US6605519B2 (en) | 2001-05-02 | 2003-08-12 | Unaxis Usa, Inc. | Method for thin film lift-off processes using lateral extended etching masks and device |
| US6469581B1 (en) | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
| US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| US6784056B2 (en) * | 2001-10-26 | 2004-08-31 | Texas Instruments Incorporated | Flash memory cell process using a hardmask |
| KR20030068733A (ko) * | 2002-02-16 | 2003-08-25 | 광전자 주식회사 | 평탄화 구조를 갖는 반도체 소자 및 그 제조방법 |
| US6569763B1 (en) | 2002-04-09 | 2003-05-27 | Northrop Grumman Corporation | Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape |
| US6806129B1 (en) * | 2003-05-09 | 2004-10-19 | Agilent Technologies, Inc. | Self-aligned process using indium gallium arsenide etching to form reentry feature in heterojunction bipolar transistors |
| US7384727B2 (en) * | 2003-06-26 | 2008-06-10 | Micron Technology, Inc. | Semiconductor processing patterning methods |
| US7115532B2 (en) * | 2003-09-05 | 2006-10-03 | Micron Technolgoy, Inc. | Methods of forming patterned photoresist layers over semiconductor substrates |
| US7026243B2 (en) * | 2003-10-20 | 2006-04-11 | Micron Technology, Inc. | Methods of forming conductive material silicides by reaction of metal with silicon |
| US6969677B2 (en) * | 2003-10-20 | 2005-11-29 | Micron Technology, Inc. | Methods of forming conductive metal silicides by reaction of metal with silicon |
| US7153769B2 (en) * | 2004-04-08 | 2006-12-26 | Micron Technology, Inc. | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon |
| US7067898B1 (en) | 2004-05-25 | 2006-06-27 | Hrl Laboratories, Llc | Semiconductor device having a self-aligned base contact and narrow emitter |
| US7119031B2 (en) * | 2004-06-28 | 2006-10-10 | Micron Technology, Inc. | Methods of forming patterned photoresist layers over semiconductor substrates |
| JP2008511980A (ja) * | 2004-08-31 | 2008-04-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ |
| US7241705B2 (en) * | 2004-09-01 | 2007-07-10 | Micron Technology, Inc. | Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects |
| US7396731B1 (en) | 2004-10-15 | 2008-07-08 | Hrl Laboratories, Llc | Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing |
| US7875523B1 (en) | 2004-10-15 | 2011-01-25 | Hrl Laboratories, Llc | HBT with emitter electrode having planar side walls |
| US7598148B1 (en) | 2004-10-15 | 2009-10-06 | Fields Charles H | Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor |
| KR100636595B1 (ko) * | 2004-11-09 | 2006-10-23 | 한국전자통신연구원 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| JP2006202862A (ja) * | 2005-01-19 | 2006-08-03 | Sony Corp | ヘテロ接合半導体装置及びその製造方法 |
| US7368764B1 (en) | 2005-04-18 | 2008-05-06 | Hrl Laboratories, Llc | Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor |
| US20070134943A2 (en) * | 2006-04-02 | 2007-06-14 | Dunnrowicz Clarence J | Subtractive - Additive Edge Defined Lithography |
| US7960097B2 (en) * | 2007-10-30 | 2011-06-14 | Triquint Semiconductor, Inc. | Methods of minimizing etch undercut and providing clean metal liftoff |
| CN100580898C (zh) * | 2007-11-28 | 2010-01-13 | 中国科学院微电子研究所 | 一种引出亚微米hbt发射极/hemt栅的方法 |
| CN105225947A (zh) * | 2015-09-24 | 2016-01-06 | 中国电子科技集团公司第五十五研究所 | 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法 |
| CN106098547B (zh) * | 2016-06-20 | 2018-10-02 | 中山德华芯片技术有限公司 | 采用电化学工艺制作GaAs MMIC背面通孔的方法 |
| US10460326B2 (en) | 2017-10-24 | 2019-10-29 | Global Circuit Innovations, Inc. | Counterfeit integrated circuit detection by comparing integrated circuit signature to reference signature |
| CN107895696A (zh) * | 2017-11-03 | 2018-04-10 | 厦门市三安集成电路有限公司 | 一种高精度的hbt制备工艺 |
| CN113016053A (zh) * | 2018-11-16 | 2021-06-22 | 朗姆研究公司 | 气泡缺陷减少 |
| CN116759310B (zh) * | 2023-08-23 | 2023-11-10 | 北京无线电测量研究所 | 一种使用正型光刻胶的金属剥离方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0055800B1 (en) * | 1980-12-31 | 1985-03-27 | International Business Machines Corporation | A method of depositing a polymer film on a substrate |
| DE3788527T2 (de) * | 1986-04-01 | 1994-05-11 | Matsushita Electric Ind Co Ltd | Bipolarer Transistor und sein Herstellungsverfahren. |
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
| US4818712A (en) * | 1987-10-13 | 1989-04-04 | Northrop Corporation | Aluminum liftoff masking process and product |
| US5159423A (en) * | 1988-11-02 | 1992-10-27 | Hughes Aircraft Company | Self-aligned, planar heterojunction bipolar transistor |
| US5097312A (en) * | 1989-02-16 | 1992-03-17 | Texas Instruments Incorporated | Heterojunction bipolar transistor and integration of same with field effect device |
| US5106766A (en) * | 1989-07-11 | 1992-04-21 | At&T Bell Laboratories | Method of making a semiconductor device that comprises p-type III-V semiconductor material |
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| JP2918275B2 (ja) * | 1990-03-30 | 1999-07-12 | 株式会社東芝 | 半導体装置 |
| EP0478923B1 (en) * | 1990-08-31 | 1997-11-05 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| JP2618539B2 (ja) * | 1991-03-04 | 1997-06-11 | シャープ株式会社 | 半導体装置の製造方法 |
| US5208184A (en) * | 1991-04-30 | 1993-05-04 | Texas Instruments Incorporated | P-n junction diffusion barrier employing mixed dopants |
| US5446294A (en) * | 1991-07-31 | 1995-08-29 | Texas Instruments Incorporated | Microwave heterojunction bipolar transistors suitable for low-power, low-noise and high-power applications and method for fabricating same |
| US5272095A (en) * | 1992-03-18 | 1993-12-21 | Research Triangle Institute | Method of manufacturing heterojunction transistors with self-aligned metal contacts |
| US5298439A (en) * | 1992-07-13 | 1994-03-29 | Texas Instruments Incorporated | 1/f noise reduction in heterojunction bipolar transistors |
| JPH0645347A (ja) * | 1992-07-24 | 1994-02-18 | Mitsubishi Electric Corp | ヘテロバイポーラトランジスタ及びその製造方法 |
| US5318916A (en) * | 1992-07-31 | 1994-06-07 | Research Triangle Institute | Symmetric self-aligned processing |
| US5471078A (en) * | 1992-09-09 | 1995-11-28 | Texas Instruments Incorporated | Self-aligned heterojunction bipolar transistor |
| FR2697945B1 (fr) * | 1992-11-06 | 1995-01-06 | Thomson Csf | Procédé de gravure d'une hétérostructure de matériaux du groupe III-V. |
| JP3502651B2 (ja) * | 1993-02-08 | 2004-03-02 | トリクイント セミコンダクター テキサス、エルピー | 電極形成法 |
| US5468659A (en) * | 1994-03-10 | 1995-11-21 | Hughes Aircraft Company | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors |
| US5486483A (en) * | 1994-09-27 | 1996-01-23 | Trw Inc. | Method of forming closely spaced metal electrodes in a semiconductor device |
| US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
| JPH0945692A (ja) * | 1995-07-27 | 1997-02-14 | Sharp Corp | 縦型構造トランジスタ及びその製造方法、並びに半導体装置 |
| US5736417A (en) * | 1996-05-13 | 1998-04-07 | Trw Inc. | Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor |
| US5804487A (en) * | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
-
1996
- 1996-07-10 US US08/676,697 patent/US5804487A/en not_active Expired - Lifetime
-
1997
- 1997-07-02 DE DE69717356T patent/DE69717356T2/de not_active Expired - Lifetime
- 1997-07-02 EP EP97111065A patent/EP0818810B1/en not_active Expired - Lifetime
- 1997-07-07 KR KR1019970031350A patent/KR100248557B1/ko not_active IP Right Cessation
- 1997-07-08 JP JP9182294A patent/JP2952217B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-07 US US09/074,199 patent/US5994194A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012114A (ko) | 1998-04-30 |
| DE69717356T2 (de) | 2003-12-04 |
| DE69717356D1 (de) | 2003-01-09 |
| JPH1098053A (ja) | 1998-04-14 |
| US5994194A (en) | 1999-11-30 |
| US5804487A (en) | 1998-09-08 |
| EP0818810A3 (en) | 1998-03-04 |
| KR100248557B1 (ko) | 2000-03-15 |
| EP0818810A2 (en) | 1998-01-14 |
| EP0818810B1 (en) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2952217B2 (ja) | ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 | |
| US4980316A (en) | Method for producing a resist structure on a semiconductor | |
| JP2778600B2 (ja) | 半導体装置の製造方法 | |
| US4648937A (en) | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer | |
| JPH0845913A (ja) | 狭い横方向寸法の微細構造およびその作製方法 | |
| JP3020890B2 (ja) | 二重ホトレジスト層自己整列型ヘテロ接合バイポーラトランジスタの製造方法 | |
| US4843024A (en) | Method of producing a Schottky gate field effect transistor | |
| JP2702687B2 (ja) | 半導体デバイスにおける接近離間型金属電極の形成方法 | |
| JPH0543287B2 (ja) | ||
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| JPH09181337A (ja) | 半導体素子におけるサブミクロン構造の製造方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| KR100211961B1 (ko) | 자기정렬 t-형 게이트의 형성방법 | |
| JPH08203926A (ja) | 半導体装置の製造方法 | |
| JP2803641B2 (ja) | 半導体装置の製造方法 | |
| JPH0233939A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPH056903A (ja) | 半導体装置の製造方法 | |
| JPH06132312A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPS62262441A (ja) | 半導体装置の製造方法 | |
| JPH0287626A (ja) | 半導体装置の製造方法 | |
| JPH1098184A (ja) | 半導体装置およびその製造方法 | |
| KR19990000371A (ko) | 반도체 소자 제조방법 | |
| JPH02140939A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |