JPH0287626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0287626A JPH0287626A JP24145688A JP24145688A JPH0287626A JP H0287626 A JPH0287626 A JP H0287626A JP 24145688 A JP24145688 A JP 24145688A JP 24145688 A JP24145688 A JP 24145688A JP H0287626 A JPH0287626 A JP H0287626A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- film
- pattern
- shape
- end parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にホトレジ
ストを用いてエツチングする半導体装置の製造方法に関
する。
ストを用いてエツチングする半導体装置の製造方法に関
する。
従来、半導体ウェハに半導体装置を形成する製造工程で
は、ホトレジストを用いたホトリソグラフィ工程により
所要のパターニングを行なっていた。
は、ホトレジストを用いたホトリソグラフィ工程により
所要のパターニングを行なっていた。
第２図（ａ）、（ｂ）は従来の半導体装置の製造方法の
一例゛を説明するための半導体チップの断面図である。
一例゛を説明するための半導体チップの断面図である。
第２図（ａ）に示すように、半導体基板１上又は、酸化
シリコン膜、２上に形成された多結晶シリコン膜３や金
属膜等の膜上にホトレジスト膜４を塗布形成し、このホ
トレジスト膜４に所要のパターンを露光した後、現像す
ることにより、所要のパターン形状を形成する。次に、
第２図（ｂ）に示すように、これをマスクとして多結晶
シリコン膜３等の膜に、プラズマエツチング等の工程を
施し、これらの膜に所要のパターンを形成していた。
シリコン膜、２上に形成された多結晶シリコン膜３や金
属膜等の膜上にホトレジスト膜４を塗布形成し、このホ
トレジスト膜４に所要のパターンを露光した後、現像す
ることにより、所要のパターン形状を形成する。次に、
第２図（ｂ）に示すように、これをマスクとして多結晶
シリコン膜３等の膜に、プラズマエツチング等の工程を
施し、これらの膜に所要のパターンを形成していた。
上述した従来の半導体装置の製造方法では、第２図（ａ
）に示すように、マスクとして形成されたホトレジスト
パターン４端部が、裾を引いたような形状になってしま
う。このため、その後に行なうプラズマエツチング等の
工程により、下地膜をエツチングする際、薄くなってい
るホトレジスト膜４端部が、エツチング工程初期の段階
で消滅してしまい、エツチング後に形成された多結晶シ
リコン膜３等の下地膜のパターン寸法が、ホトレジスト
の寸法より小さくなってしまう。今日の半導体装置の高
集積化による微細加工精度向上の必要上、上述した予想
しにくいホトレジストの後退は、形成される複数のチッ
プパターンにおける半導体装置の特性不均一を招き、信
頼性や歩留の低下を起す欠点があった。
）に示すように、マスクとして形成されたホトレジスト
パターン４端部が、裾を引いたような形状になってしま
う。このため、その後に行なうプラズマエツチング等の
工程により、下地膜をエツチングする際、薄くなってい
るホトレジスト膜４端部が、エツチング工程初期の段階
で消滅してしまい、エツチング後に形成された多結晶シ
リコン膜３等の下地膜のパターン寸法が、ホトレジスト
の寸法より小さくなってしまう。今日の半導体装置の高
集積化による微細加工精度向上の必要上、上述した予想
しにくいホトレジストの後退は、形成される複数のチッ
プパターンにおける半導体装置の特性不均一を招き、信
頼性や歩留の低下を起す欠点があった。
本発明の目的は、ホトレジストパターン端部の裾引き形
状をなくし、エツチングの際のホトレジストの後退を防
ぐことができる半導体装置の製造方法を提供することに
ある。
状をなくし、エツチングの際のホトレジストの後退を防
ぐことができる半導体装置の製造方法を提供することに
ある。
本発明の半導体装置の製造方法は、基板上に塗布された
ホトレジストに所定のパターンを形成する工程と、前記
パターニングしたホトレジストを熱処理してパターン端
部が厚くなるように形状を変化させる工程とを含んで構
成される。
ホトレジストに所定のパターンを形成する工程と、前記
パターニングしたホトレジストを熱処理してパターン端
部が厚くなるように形状を変化させる工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの製造工程順に示した半導体チップの断面図である。
めの製造工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、半導体基板１表面の酸化シ
リコン膜２上に、多結晶シリコン膜３を形成し、更にこ
の上に所要のポジ型のホトレジスト４を塗布し、露光、
現像によりマスクを形成する。次に、第１図（ｂ）に示
すように、例えば、１５０°Ｃ１４０秒の熱処理をする
ことにより、ホトレジスト膜４のパターン端部が厚くな
るように形状を変化させる。これにより、従来ホトレジ
スト膜端部に形成されていた裾引き形状がなくなる。次
に、第１図（ｃ）に示すように、ホトレジスト膜４をマ
スクとして、多結晶シリコン膜３の異方性エツチングを
行なうと、端部が厚いため、ホトレジストは後退せず、
所要のパターンを得ることができる。
リコン膜２上に、多結晶シリコン膜３を形成し、更にこ
の上に所要のポジ型のホトレジスト４を塗布し、露光、
現像によりマスクを形成する。次に、第１図（ｂ）に示
すように、例えば、１５０°Ｃ１４０秒の熱処理をする
ことにより、ホトレジスト膜４のパターン端部が厚くな
るように形状を変化させる。これにより、従来ホトレジ
スト膜端部に形成されていた裾引き形状がなくなる。次
に、第１図（ｃ）に示すように、ホトレジスト膜４をマ
スクとして、多結晶シリコン膜３の異方性エツチングを
行なうと、端部が厚いため、ホトレジストは後退せず、
所要のパターンを得ることができる。
以上説明したように、本発明は、所要のパターンにパタ
ーニングしたホトレジスト膜を熱処理して、パターン端
部が厚くなるように形状を変化させることにより、従来
の方法において形成されていたホトレジストパターン端
部の裾引き形状をなくし、エツチングの際のホトレジス
トの後退を防ぐことができるため、パターン寸法通りの
下地加工ができ、これにより形成される複数のチップパ
ターンにおける半導体装置の特性不均一を防止し、信頼
性や歩留の向上が可能となる効果がある。
ーニングしたホトレジスト膜を熱処理して、パターン端
部が厚くなるように形状を変化させることにより、従来
の方法において形成されていたホトレジストパターン端
部の裾引き形状をなくし、エツチングの際のホトレジス
トの後退を防ぐことができるため、パターン寸法通りの
下地加工ができ、これにより形成される複数のチップパ
ターンにおける半導体装置の特性不均一を防止し、信頼
性や歩留の向上が可能となる効果がある。
第゛１図（ａ）〜（ｃ）は本発明の一実施例を説明する
ための製造工程順に示した半導体チップの断面図、第２
図（ａ）、（ｂ）は従来の半導体装置の製造方法の一例
を説明するための半導体チップの断面図である。 １・・・半導体基板、２・・・酸化シリコン膜、３・・
・多声 １ 図
ための製造工程順に示した半導体チップの断面図、第２
図（ａ）、（ｂ）は従来の半導体装置の製造方法の一例
を説明するための半導体チップの断面図である。 １・・・半導体基板、２・・・酸化シリコン膜、３・・
・多声 １ 図
Claims (1)
- 基板上に塗布されたホトレジストに所定のパターンを形
成する工程と、前記パターニングしたホトレジストを熱
処理する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24145688A JPH0287626A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24145688A JPH0287626A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287626A true JPH0287626A (ja) | 1990-03-28 |
Family
ID=17074584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24145688A Pending JPH0287626A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287626A (ja) |
-
1988
- 1988-09-26 JP JP24145688A patent/JPH0287626A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2952217B2 (ja) | ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH0287626A (ja) | 半導体装置の製造方法 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| KR0165417B1 (ko) | 반도체 장치의 미세 패턴 제조방법 | |
| JPH04364726A (ja) | パターン形成方法 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS61222135A (ja) | 半導体装置の製造方法 | |
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| KR20020052842A (ko) | 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법 | |
| JPH02168612A (ja) | 半導体装置の製造方法 | |
| JPS63169030A (ja) | 半導体装置の製造方法 | |
| JPS59202638A (ja) | 微細パタ−ンのエツチング方法 |