JPS59202638A - 微細パタ−ンのエツチング方法 - Google Patents

微細パタ−ンのエツチング方法

Info

Publication number
JPS59202638A
JPS59202638A JP7744083A JP7744083A JPS59202638A JP S59202638 A JPS59202638 A JP S59202638A JP 7744083 A JP7744083 A JP 7744083A JP 7744083 A JP7744083 A JP 7744083A JP S59202638 A JPS59202638 A JP S59202638A
Authority
JP
Japan
Prior art keywords
polycrystalline
film
insulating film
metal silicide
metals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7744083A
Other languages
English (en)
Inventor
Akira Kikuchi
菊地 彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7744083A priority Critical patent/JPS59202638A/ja
Publication of JPS59202638A publication Critical patent/JPS59202638A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、光を用いたリングラフィでも1μm以下のコ
ンタクト穴、配線などが容易に形成りきる微細パターン
のエツチング方法を提供するものであり、超高周波トラ
ンジスタ、大規模集積回路に適用できる。
〔発明の背景〕
微細パターンは一般に短波長の光を用いたり、X線、電
子線を用いて形成されている。
〔発明の目的〕
本発明の目的は、光リングラフィでも1μm以下のコン
タクト穴、配線が容易に形成できる方法を提供すること
である。
〔発明の概要〕
上記目的を達成するために、本発明の構成は、被エツチ
ング物上に多結晶Siを堆積し、該多結晶Siを金属シ
リサイドに変換するようにしたものである。この変換工
程において金属シリサイドは体積増加するため、この現
象を利用すれば1μm以下のパターンが容易に形成され
る。また、金属クリサイドはフッ酸、四フッ化炭素ガス
でエツチングされないため、S jCh 、S jaN
4のマスクとして適する。
〔発明の実施例〕
以下、本発明を実施例を参照して詳細に説明する。第1
図に示すように、表面に絶縁膜2を形成したSi基板1
上に多結晶8i3を堆積した後、通常のホトエツチング
法により多結晶の一部を除去する。このときのコンタク
トの大きさをtl とする。次に、第2図に示すように
、パラジウム、白金、ニッケルなどの金属4を堆積する
。次に、250〜500Cで熱処理すると上記金属と多
結晶Siの間で反応が起こり、金属シリサイド5が形成
される。上記金属のみをエツチングし、金属シリサイド
をエツチングしない液(パラジウムの場合はNH<  
I  I2又はKII2溶液、白金の場合は王水)を用
いて未反応の金属をエツチング除去すると第3図のよう
になる。多結晶Siがすべて金属シリサイドに変換する
と膜厚が約2倍になるためt2は1.よりも多結晶Sl
の膜厚の2倍分だけ減少する。従って、tl 二1μm
とし、多結晶S1の膜厚を0.25μmとして、多結晶
S1を金属シリサイドに変えるとt2=0.5μmとな
る。次に、第4図に示すように、絶縁膜2をエツチング
除去後、拡散層6を形成する。金属シリサイド5の一部
はこのまま残して低抵抗配緋として利用してもよいし、
拡散層形成後、王水でエツチング除去してもよい。
〔発明の効果〕
以上詳述したように、本発明によれば、最初、多結晶S
1に1μm程度のコンタクト穴を開けておけば、金属シ
リサイドの膜厚を制御することによす、0.5μm程度
のコンタクト穴が容易に得られる。本発明で述べた絶縁
膜としては酸化膜、窒化膜、アルミナ膜、酸化タンタル
膜などがある。
また、本発明は絶縁膜の代シに配線用金属膜を月」いれ
ば0.5μm程匿0配線も形成可能である。
【図面の簡単な説明】
第1図乃至第4図はそれぞれ本発明の一実施例を示す素
子の断面図門口である。 1・・・3i基板、2・・・絶縁膜、3・・・多結晶シ
リコン、4・・・遷移金属、5・・・金属シリサイド、
6・・・拡散+m。−代理人 弁理士 高橋明夫6′) 第 1 γン 第5

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板上に形成された絶縁膜および金属膜をホ
    トエツチングするにあだシ、該絶縁膜および該金属膜上
    に多結晶シリコンを堆積する工程、該多結晶シリコンを
    ホトエツチング法によりエツチング除去する工程、前記
    半導体基板上にパラジウム、白金、ニッケルなどの金属
    を堆積後、熱処理して前記多結晶シリコンの全部または
    一部を7リサイドに変換する工程、該シリサイド上に残
    った未反応の金属のみを選択的にエツチング除去する工
    程、前記絶縁膜または金属膜をシリサイドをマスクにし
    てエツチング除去する工程を含んでなることを特徴とす
    る微細パターンのエツチング方法。
JP7744083A 1983-05-04 1983-05-04 微細パタ−ンのエツチング方法 Pending JPS59202638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7744083A JPS59202638A (ja) 1983-05-04 1983-05-04 微細パタ−ンのエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7744083A JPS59202638A (ja) 1983-05-04 1983-05-04 微細パタ−ンのエツチング方法

Publications (1)

Publication Number Publication Date
JPS59202638A true JPS59202638A (ja) 1984-11-16

Family

ID=13634081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7744083A Pending JPS59202638A (ja) 1983-05-04 1983-05-04 微細パタ−ンのエツチング方法

Country Status (1)

Country Link
JP (1) JPS59202638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265040B2 (en) * 2002-12-05 2007-09-04 Samsung Electronics Co., Ltd. Cleaning solution and method for selectively removing layer in a silicidation process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265040B2 (en) * 2002-12-05 2007-09-04 Samsung Electronics Co., Ltd. Cleaning solution and method for selectively removing layer in a silicidation process

Similar Documents

Publication Publication Date Title
JPS5972133A (ja) 半導体素子基板の金属電極膜形成方法
JPS59202638A (ja) 微細パタ−ンのエツチング方法
JP3080400B2 (ja) 半導体装置
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置
KR100596899B1 (ko) 반도체 소자의 제조 방법
JP2906489B2 (ja) 半導体装置の製造方法
JPS6387741A (ja) 半導体装置の製造方法
JPH01208831A (ja) 半導体装置の製造方法
JPH0497523A (ja) 半導体装置の製造方法
JPS5911630A (ja) 半導体装置の製造方法
JPS59130469A (ja) 半導体装置およびその製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
JPH0682641B2 (ja) 半導体集積回路装置の製造方法
JPS62163341A (ja) 高融点金属膜のパタ−ンニング法
EP0053484B1 (en) A method for fabricating semiconductor device
JPS59115542A (ja) 半導体装置の製造方法
JPS63257249A (ja) 半導体装置の製造方法
JPH05251443A (ja) 半導体装置の製造方法
JPS6194342A (ja) 半導体素子の製造方法
JPH05308068A (ja) 半導体装置の製造方法
JPS643068B2 (ja)
JPS6310572A (ja) 半導体装置の製造方法
JPH09260349A (ja) 半導体装置の製造方法
JPS5918672A (ja) 薄膜半導体装置
JPS5863149A (ja) 光導体装置の電極製造方法