KR100636595B1 - 이종접합 바이폴라 트랜지스터의 제조방법 - Google Patents
이종접합 바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100636595B1 KR100636595B1 KR1020040090673A KR20040090673A KR100636595B1 KR 100636595 B1 KR100636595 B1 KR 100636595B1 KR 1020040090673 A KR1020040090673 A KR 1020040090673A KR 20040090673 A KR20040090673 A KR 20040090673A KR 100636595 B1 KR100636595 B1 KR 100636595B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- layer
- electrode
- base
- bipolar transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910019142 PO4 Inorganic materials 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 4
- 239000010452 phosphate Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 150000001495 arsenic compounds Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus compound Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229940093920 gynecological arsenic compound Drugs 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Abstract
본 발명은 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 서브 컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터캡층을 순차적으로 적층하는 단계와, 상기 에미터캡층 상부에 에미터 전극을 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 상기 에미터캡층 및 상기 에미터층을 순차적으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터를 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터 전극과 자기정렬되는 베이스전극을 형성하는 단계를 포함함으로써, 메사형태의 에미터와 베이스 전극간의 간격을 최소화하고 재현성 있게 제어할 수 있으며, 고주파 특성이 우수한 자기정렬 소자를 구현할 수 있는 효과가 있다.
이종접합 바이폴라 트랜지스터, 자기정렬, 결정이방성, 메사식각, 에미터 전극, 베이스 전극
Description
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 실현 예를 사진으로 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 특성을 설명하기 위한 그래프.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 기판, 110 : 서브 컬렉터층,
120 : 컬렉터층, 130 : 베이스층,
140 : 에미터층, 150 : 에미터캡층,
160 : 에미터 전극, 170 : 메사형태의 에미터,
180 : 감광막 패턴, 190a∼190c : 금속막
본 발명은 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 메사형태의 에미터가 직각 또는 역경사 식각면을 갖도록 육각형의 에미터 전극을 기판의 특정 결정방향에 따라 배치함으로써, 메사형태의 에미터와 베이스 전극간의 간격을 최소화하고 재현성 있게 제어할 수 있으며, 고주파 특성이 우수한 자기정렬 소자를 구현할 수 있는 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것이다.
일반적으로, 갈륨비소(GaAs)나 인듐인(InP) 등의 화합물반도체(compound semiconductor)를 이용한 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor, HBT)는 초고속/초고주파 특성과 함께 대전류 구동능력, 신호의 선형성 및 균일한 동작전압 등의 장점을 가지고 있기 때문에 다양한 기능을 갖는 통신용 핵심소자로서 활발하게 응용되고 있다.
이러한 이종접합 바이폴라 트랜지스터를 제작함에 있어서 메사형태의 에미터(에미터메사)와 베이스전극의 간격은 소자의 성능에 지대한 영향을 미친다. 상기 메사형태의 에미터와 베이스전극의 간격이 너무 크면, 기생(parasitic) 베이스 저항이 증가하게 되어 이종접합 바이폴라 트랜지스터(HBT) 소자의 성능을 감소시키게 된다.
종래 기술에서는 갈륨비소와 같은 화합물반도체를 이용한 이종접합 바이폴라 트랜지스터(HBT)의 제조시 메사형태의 에미터와 베이스 전극의 간격을 최소화하기 위하여 자기정렬방식이 사용되어왔다.
즉, 종래의 기술은 에미터 전극을 형성한 후 이를 마스크로 하여 메사형태의 에미터를 식각한다. 이때, 메사형태의 에미터 크기는 하부식각(undercut)에 의해 에미터 전극보다 작게된다.
따라서, 메사형태의 에미터보다 바깥쪽으로 돌출된 에미터 전극의 그늘효과(shadow effect)에 의해 베이스 전극의 리프트 오프(lift-off) 공정이 가능하게 되어 메사형태의 에미터와 베이스 전극이 자기정렬된다.
그리고, 에미터층은 인듐인(InP)이며, 베이스층은 InGaAs와 같은 InP 기판을 사용하는 이종접합 바이폴라 트랜지스터(HBT) 제작 시 메사형태의 에미터의 식각은 주로 습식 식각법을 이용한다.
그 이유는 에미터캡층 또는 베이스층으로 사용되는 InGaAs 또는 InAlAs와 같은 비소화합물(arsenide)과 에미터층으로 사용되는 InP와 같은 인산합물(phosphide)은 습식 식각용액에 따라 선택적 식각(selective etching) 특성이 있기 때문이다.
즉, 인산계열의 식각용액(예를 들어, 인산:과산화수소:물)은 비소화합물은 식각하지만 인화합물은 거의 식각하지 않는 반면, 염산이 포함된 식각용액(염산:인산)에 의해서는 인화합물은 식각되지만 비소화합물은 식각되지 않는다. 이러한 습식식각에 의한 선택적 식각 특성의 이용은 건식식각(dry etching)에 비해 식각깊이 제어 등에 있어 장점이 있다고 할 수 있다.
하지만, InP 계열의 이종접합 바이폴라 트랜지스터(HBT)의 경우에는 기판의 결정방향에 따라 식각면의 단면형태(profile) 즉, 순경사(positive slope) 이거나 역경사(negative slope)가 결정되는 특성이 있다.
특정한 결정방향에서는 순경사의 식각면이 나타나는 특성으로 인해, InP 계열의 이종접합 바이폴라 트랜지스터(HBT)의 에미터-베이스간 자기정렬을 위해서는 GaAs 계열에서와 같은 일반적인 자기정렬방식의 소자보다 과도한 하부식각을 필요로 하게된다.
이에 따라, 메사형태의 에미터와 베이스 전극 간의 간격이 확대됨과 동시에 그 간격을 일정하게 유지하기 위한 재현성에 있어 공정상의 문제가 발생한다. 또한, 에미터 전극 둘레로 위치(결정방향)에 따라 그 간격이 서로 상이하게 되어 소자특성의 불안정을 초래하게 된다.
따라서, 종래 기술에서는 하부 식각의 제어가 어렵다는 것과 메사형태의 에미터와 베이스 전극간의 간격이 최소화되지 못한다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 식각 특성의 결정이방성의 이용과 함께 선택적 식각특성을 갖는 식각용액을 사용하여 최소의 메사형태의 에미터와 베이스 전극의 간격을 갖도록 함으로써, 메사형태의 에미터를 형성하기 위한 추가적인 마스크의 사용 없이 자기정렬 소자를 형성하고 그 성능을 극대화할 수 있는 안정되고 재현성 있는 이종접합 바이폴라 트랜지스터의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, (a) 기판 상에 서브 콜렉터층, 콜렉터층, 베이스층, 에미터층 및 에미터캡층을 순차적으로 적층하는 단계; (b) 상기 에미터캡층 상부에 에미터 전극을 형성하는 단계; (c) 상기 에미터 전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 상기 에미터캡층 및 상기 에미터층을 순차적으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터를 형성하는 단계; 및 (d) 상기 에미터 전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터 전극과 자기정렬되는 베이스전극을 형성하는 단계를 포함하여 이루어지며, 상기 단계(c)에서, 상기 메사 형태의 에미터는 상기 베이스 전극과 일정한 간격으로 이격되도록 식각이방성을 이용하여 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법을 제공하는 것이다.
이때, 상기 단계(b)에서, 상기 에미터 전극은 육각형 모양으로 형성됨이 바람직하다.
이때, 상기 단계(b)에서, 상기 에미터 전극은 육각형 모양으로 형성됨이 바람직하다.
삭제
바람직하게는, 상기 단계(b)에서, 상기 에미터 전극은 형상반전 리소그라피 방법을 이용하여 역경사를 갖는 감광막을 형성한 후 금속 증착 및 리프트 오프 공정에 의해 형성된다.
바람직하게는, 상기 단계(c)에서, 상기 메사형태의 에미터가 역경사 또는 수직 단면 형상을 갖도록 상기 에미터 전극을 상기 기판의 결정방향에 대하여 특정한 방향 관계를 갖도록 배치한다.
바람직하게는, 상기 (d)단계는, (d1) 상기 베이스층의 상부에 형상반전 리소그라피 방법을 이용하여 상기 에미터 전극 영역 및 상기 에미터 전극과 일정간격으로 이격되어 베이스 전극이 둘러싸여 형성되도록 정의된 베이스 전극 영역에 역경사를 갖는 감광막 패턴을 형성하는 단계; (d2) 상기 결과물의 전체 상부에 전자빔 증착법을 이용하여 금속 박막을 증착하되, 상기 에미터 전극을 마스크로 하여 상기 베이스층의 상부에 상기 베이스 전극이 형성되도록 증착하는 단계; 및 (d3) 리프트 오프 공정을 이용하여 상기 감광막 패턴과 상기 감광막 패턴의 상부에 증착된 금속 박막을 제거하는 단계로 이루어진다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반절연성 화합물반도체 기판(100)상에 이종접합 바이폴라 트랜지스터 제작을 위해 서브컬렉터층(110), 컬렉터층(120), 베이스층(130), 에미터층(140) 및 에미터캡층(150)을 순차적으로 에피택셜(epitaxial) 성장한다.
도 1b를 참조하면, 상기 기판(100)의 상부에서 볼 때 예컨대, 육각형 모양의 에미터 전극(160)을 형상반전(image-reversal) 리소그라피 기술을 이용하여 역경사를 갖는 감광막(photoresist)을 형성하고 금속 증착 및 리프트 오프(lift-off) 공정을 이용하여 상기 기판(100) 상에 형성한다.
도 1c를 참조하면, 상기 에미터 전극(160)을 식각마스크로 하여 예컨대, "인산:과산화수소:물"로 구성된 식각용액(etchant)을 사용하여 InGaAs계열의 에미터캡층(150)을 식각하고, 연달아 예컨대, "염산:인산"으로 구성된 식각용액을 사용하여 InP 에미터층(140)을 식각하여 상기 베이스층(130)이 노출되도록 메사형태의 에미 터(170)를 형성한다.
이때, 지면에 수직인 방향은 InP 기판(100)의 (011) 방향과 같으므로 메사형태의 에미터(170)의 식각면은 기판에 수직인 층 즉, 에미터캡층(150) 또는 역경사인 층 즉, 에미터층(140)으로 이루어진다.
도 1d를 참조하면, 예컨대, 형상반전 리소그라피 기술을 이용하여 베이스 전극과 에미터 전극 영역을 역경사를 갖도록 감광막(photoresist)을 현상(exposure) 및 인화(develope)하여 감광막 패턴(180)을 형성한다.
다음으로, 예컨대, 전자-빔증착(electron beam deposition) 등의 방법으로 상기 기판(100)의 전면에 베이스 전극을 형성할 금속을 증착하면, 상기 감광막 패턴(180)상에 증착되는 금속막(190a)과 상기 에미터 전극(160) 상에 증착되는 금속막(190c)과 상기 베이스층(130)의 상부에 증착되는 금속막(190b) 즉, 베이스 전극이 형성된다.
도 1e를 참조하면, 예컨대, 리프트 오프(lift-off) 공정에 의해 상기 감광막 패턴(180)과 상기 감광막 패턴(180)의 상부에 증착된 금속막(190a)을 제거한다. 상기 베이스층(130)에 증착되는 금속막(190b) 즉, 베이스 전극은 상기 에미터 전극(160)을 마스크로 하여 형성되고, 동시에 메사형태의 에미터(170)의 역경사 특성에 의해 상기 에미터 전극(160) 상에 증착되는 금속막(190c)과는 전기적으로 연결되지 않게 된다.
한편, 상기 메사형태의 에미터(170)와 상기 베이스층(130)에 증착되는 금속막(190b) 즉, 베이스 전극과의 간격은 약 0.1㎛ 이하로 최소한의 간격을 형성하게 된다(도 2b참조).
결과적으로, 도 1e에 도시한 바와 같이, 에미터-베이스간 자기정렬된 소자의 입체적인 모양으로서, 상기 에미터 전극(160)은 육각형 모양을 갖는다. 육각형의 가장 긴 변은 (0-11) 방향에 수직이므로 이 변에 해당하는 메사형태의 에미터(170) 식각면은 수직 또는 역경사의 단면형상을 갖고, 이에 45도의 각을 이루는 4개의 짧은 변은 (001), (0-10), (00-1) 및 (010) 방향에 각각 수직이므로 메사형태의 에미터(170) 식각면은 수직의 단면형상을 갖게된다.
즉, 육각형 모양의 에미터 전극(160)을 갖는 소자구조에서는 순경사의 식각면을 갖는 (011) 방향의 변은 존재하지 않으므로, 순경사에 의한 에미터 전극(160)과 베이스 전극과의 단락(short) 또는 에미터층(140)과 베이스 전극에서의 누설전류(leakage current)의 발생 가능성 및 충분한 하부 식각을 형성하기 위한 과도한 식각의 필요성은 없어지게 된다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 실현 예를 나타낸 도면으로서, 본 발명의 효과를 설명하기 위한 사진으로, 일반적인 InP/InGaAs HBT에서 에미터캡층(emitter cap)으로 사용되는 InGaAs(또는 InGaAlAs)층과 에미터층(emitter)인 InP층을 메사식각한 후 단면을 주사전자현미경(SEM)으로 관찰한 결과이다.
도 2a를 참조하면, InP 에피기판의 (01-1) 결정방향이 사진에 수직한 방향으로서, InGaAs 및 InGaAlAs층으로 구성된 에미터캡층(emitter cap)의 식각면은 약 45도의 순경사(positive slope)를 보이며, InP 에미터층(emitter)의 식각면은 그보 다 완만한 약 60도의 순경사를 형성하고 있다.
도 2b를 참조하면, InP 에피기판의 (011) 방향이 사진에 수직한 방향으로서, 도 2a와는 달리 상기 에미터캡층(emitter cap)의 식각면은 약간의 하부 식각과 함께 거의 기판에 수직한 식각면을 보이고, 상기 InP 에미터층(emitter)은 역경사(negative slope)의 식각양상을 보임을 알 수 있다.
이와 같은 결과는 "인산:과산화수소:물"과 같은 식각액(etchant)을 사용하여 비소계열의 화합물(arsenide)을 식각하거나, "염산:인산"과 같은 식각액을 사용하여 인계열의 화합물(phosiphide)을 식각할 때 나타나는 현상이다. 한편, (011) 방향과 (01-1)에 대하여 각각 45도의 각도를 이루는 (010) 방향에 수직인 식각면은 기판에 수직한 모습을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 이종접합 바이폴라 트랜지스터의 특성을 설명하기 위한 그래프로서, 동일한 InP/InGaAs HBT 구조의 에피택셜 기판으로부터 본 발명을 이용하여 제작된 자기정렬된 소자와 자기정렬방식을 사용하지 않은 소자의 대표적인 고주파특성을 비교하였다.
도 3을 참조하면, 컬렉터 전류(Ic)에 따른 최대 공진 주파수(maximum oscillation frequency, fmax)의 변화를 나타내며, 에미터-컬렉터간 전압은 1.5V이다. 본 발명에 따른 자기정렬 소자의 경우와 비자기정렬(non self-aligned) 소자의 경우 최대 공진 주파수(fmax)는 각각 235GHz 와 167GHz로서 상당한 차이를 보여 본 발명에 따른 자기정렬된 소자의 특성이 우수함을 알 수 있었다.
전술한 바와 같이, 본 발명은 InP 등과 같은 화합물반도체를 이용하여 이종 접합 바이폴라 트랜지스터(HBT)를 제작함에 있어, 베이스 전극의 형성 시 에미터 전극(160) 및 메사형태의 에미터(또는 에미터메사)(170)에 대해 자기정렬(self-align)을 용이하게 하기 위한 방법이다.
즉, 상기 에미터 전극(160)의 형성 후 메사형태의 에미터(170)를 습식식각(wet etching) 방법에 의해 형성하고, 이에 대해 일정한 간격을 두는 베이스 전극의 형성을 위해 식각면의 결정이방성(crystalline anisotrophy)을 이용한다.
이때, 상기 식각이방성이란 반도체와 같은 단결정에서 결정방향에 따라 식각속도의 차이가 발생함에 따라 나타나는 특성으로 특정한 결정면 또는 이에 특정한 각도를 갖는 면이 식각면으로 남게되는 것이다.
이러한 식각이방성을 이용하기 위해서는 에미터 전극(160)의 형상을 기판(100)의 결정방향에 따라 특정한 방향으로 배치되도록 설계하여야 하며, InP 기판을 사용하는 InGaAs/InP HBT 소자에 있어서는 에미터 전극(160)의 둘레에서 (011) 방향에 평행한 변의 길이가 최소화되도록 하여야 한다. 본 발명을 이용하여 제작된 자기정렬소자의 경우 비자기정렬소자에 비해 월등한 고주파특성을 나타낸다.
전술한 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 이종접합 바이폴라 트랜지스터의 제조 방법에 따르면, 육각형 모양의 에미터 전극을 기판의 특정 결정방향에 따라 배치하여 직각 또는 역경사의 메사형태의 에미터 식각면 만이 존재하도록 함으로써, 종래의 기술에서 메사형태의 에미터 식각 시 불가분하게 발생하는 과도한 하부 식각의 발생을 방지할 수 있을 뿐만 아니라 최소의 메사형태의 에미터와 베이스 전극의 간격을 정밀하게 제어할 수 있는 이점이 있다.
또한, 본 발명을 이용하여 제작된 자기정렬소자의 특성은 비자기정렬소자에 비해 베이스 기생저항의 감소로 인해 월등한 고주파특성을 나타낼 수 있는 이점이 있다.
Claims (8)
- (a) 기판 상에 서브 콜렉터층, 콜렉터층, 베이스층, 에미터층 및 에미터캡층을 순차적으로 적층하는 단계;(b) 상기 에미터캡층 상부에 에미터 전극을 형성하는 단계;(c) 상기 에미터 전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 상기 에미터캡층 및 상기 에미터층을 순차적으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터를 형성하는 단계; 및(d) 상기 에미터 전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터 전극과 자기정렬되는 베이스전극을 형성하는 단계를 포함하며,상기 단계(c)에서, 상기 메사형태의 에미터는 상기 베이스 전극과 일정한 간격으로 이격되도록 식각이방성을 이용하여 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 단계(b)에서, 상기 에미터 전극은 육각형 모양으로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 단계(b)에서, 상기 에미터 전극은 형상반전 리소그라피 방법을 이용하여 역경사를 갖는 감광막을 형성한 후 금속 증착 및 리프트 오프 공정에 의해 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 단계(c)에서, 상기 메사형태의 에미터가 역경사 또는 수직 단면 형상을 갖도록 상기 에미터 전극을 상기 기판의 결정방향에 대하여 특정한 방향 관계를 갖도록 배치하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 단계(c)에서, 상기 에미터캡층 및 상기 에미터층은 습식 식각법을 이용하여 식각되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 6 항에 있어서, 상기 에미터캡층은 인산:과산화수소:물로 이루어진 식각용액을 이용하여 식각되며, 상기 에미터층은 염산:인산으로 이루어진 식각용액을 이용하여 식각되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 단계(d)는,(d1) 상기 베이스층의 상부에 형상반전 리소그라피 방법을 이용하여 상기 에미터 전극 영역 및 상기 에미터 전극과 일정간격으로 이격되어 베이스 전극이 둘러 싸여 형성되도록 정의된 베이스 전극 영역에 역경사를 갖는 감광막 패턴을 형성하는 단계;(d2) 상기 결과물의 전체 상부에 전자빔 증착법을 이용하여 금속 박막을 증착하되, 상기 에미터 전극을 마스크로 하여 상기 베이스층의 상부에 상기 베이스 전극이 형성되도록 증착하는 단계; 및(d3) 리프트 오프 공정을 이용하여 상기 감광막 패턴과 상기 감광막 패턴의 상부에 증착된 금속 박막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090673A KR100636595B1 (ko) | 2004-11-09 | 2004-11-09 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| US11/227,503 US7273789B2 (en) | 2004-11-09 | 2005-09-15 | Method of fabricating heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090673A KR100636595B1 (ko) | 2004-11-09 | 2004-11-09 | 이종접합 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060041459A KR20060041459A (ko) | 2006-05-12 |
| KR100636595B1 true KR100636595B1 (ko) | 2006-10-23 |
Family
ID=36316863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040090673A KR100636595B1 (ko) | 2004-11-09 | 2004-11-09 | 이종접합 바이폴라 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7273789B2 (ko) |
| KR (1) | KR100636595B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832816B1 (ko) | 2006-12-05 | 2008-05-28 | 한국전자통신연구원 | 이종 접합 바이폴라 트랜지스터의 제조방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003303354A1 (en) * | 2002-12-30 | 2004-07-22 | Koninklijke Philips Electronics N.V. | Method for maskless fabrication of self-aligned structures comprising a metal oxide |
| JP2018186144A (ja) | 2017-04-25 | 2018-11-22 | 株式会社村田製作所 | 半導体装置及びパワーアンプモジュール |
| CN107895696A (zh) * | 2017-11-03 | 2018-04-10 | 厦门市三安集成电路有限公司 | 一种高精度的hbt制备工艺 |
| CN109817701B (zh) * | 2018-12-25 | 2022-05-10 | 泉州三安半导体科技有限公司 | 一种异质结双极晶体管发射极结构和发射极的薄化方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139101A (ja) | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US5804487A (en) | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
| JP3345293B2 (ja) | 1997-02-27 | 2002-11-18 | 日本電信電話株式会社 | ヘテロ接合型バイポーラトランジスタ |
| US6541346B2 (en) | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
-
2004
- 2004-11-09 KR KR1020040090673A patent/KR100636595B1/ko not_active IP Right Cessation
-
2005
- 2005-09-15 US US11/227,503 patent/US7273789B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832816B1 (ko) | 2006-12-05 | 2008-05-28 | 한국전자통신연구원 | 이종 접합 바이폴라 트랜지스터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060099767A1 (en) | 2006-05-11 |
| US7273789B2 (en) | 2007-09-25 |
| KR20060041459A (ko) | 2006-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| KR100379208B1 (ko) | 개량된바이폴라트랜지스터및그제조방법 | |
| KR100277555B1 (ko) | 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조 방법 | |
| JPH08139101A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH04234130A (ja) | 自己整合ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| US7273789B2 (en) | Method of fabricating heterojunction bipolar transistor | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| US6784064B2 (en) | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor | |
| US6503808B1 (en) | Lateral bipolar transistor and method for producing the same | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| KR100275496B1 (ko) | 이종접합 쌍극자 트랜지스터 제조 방법 | |
| KR100860068B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20230163193A1 (en) | Heterojunction Bipolar Transistor and Method of Manufacturing the Same | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| KR100832816B1 (ko) | 이종 접합 바이폴라 트랜지스터의 제조방법 | |
| US5640025A (en) | High frequency semiconductor transistor | |
| KR100494559B1 (ko) | 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법 | |
| KR100379614B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| KR100308919B1 (ko) | 이종접합쌍극자트랜지스터의제조방법 | |
| KR100388489B1 (ko) | 이종접합 쌍극자 트랜지스터 및 그의 제조방법 | |
| KR100211942B1 (ko) | 자기정렬형 이종접합 쌍극자 소자의 제조방법 | |
| KR960011637B1 (ko) | 이종 접합 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |