CN105225947A - 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法 - Google Patents

磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法 Download PDF

Info

Publication number
CN105225947A
CN105225947A CN201510614892.9A CN201510614892A CN105225947A CN 105225947 A CN105225947 A CN 105225947A CN 201510614892 A CN201510614892 A CN 201510614892A CN 105225947 A CN105225947 A CN 105225947A
Authority
CN
China
Prior art keywords
emitter
metal
heterojunction
etching
indium phosphide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510614892.9A
Other languages
English (en)
Inventor
牛斌
王元
程伟
常龙
谢俊领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201510614892.9A priority Critical patent/CN105225947A/zh
Publication of CN105225947A publication Critical patent/CN105225947A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明为磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法,是一种磷化铟异质结晶体管蘑菇型发射极制作方法:使用干法刻蚀侧蚀量较大的金属制作下层发射极金属薄膜;使用干法刻蚀侧蚀量较小的金属制作上层发射极金属薄膜;光刻形成发射极条形光刻胶掩膜;干法刻蚀上下两层发射极金属;去除条形光刻胶掩膜,采用湿法腐蚀去除发射区外延材料;自对准制作基极接触金属,完成磷化铟异质结晶体管蘑菇型发射极制作;优点:利用上下两层发射极金属在干法刻蚀中的侧蚀量差异,为自对准工艺提供发射极与基极之间的电隔离间隙,可减小自对准工艺对湿法腐蚀发射区材料的侧蚀量需求,从而提高磷化铟异质结晶体管发射极成品率与可靠性。

Description

磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法
技术领域
本发明涉及的是一种磷化铟异质结晶体管发射区材料刻蚀的制作方法,属于半导体晶体管技术领域。
背景技术
磷化铟异质结双极型晶体管(InPHBT)具有十分优异的高频特性,在超高速数模混合电路、亚毫米波电路以及光电集成电路中具有广泛的用途。InPHBT按照集电区材料的不同分为磷化铟单异质结双极型晶体管(InPSHBT)和磷化铟双异质结双极型晶体管(InPDHBT)。InPSHBT的集电区为铟镓砷(InGaAs),而InPDHBT的集电区为磷化铟(InP)。InPDHBT相对InPSHBT而言,具有更高的击穿电压和更好的散热特性,因此应用范围更为广阔,是目前国内外研究及应用的热点。对于InPHBT而言,高频参数主要有两个,一是电流增益截止频率(ft);二是最高振荡频率(fmax)。为使器件高频参数增加至γ倍,发射极线宽需缩短至原来的γ-1/2倍,为获得HBT器件更好的高频特性,必须进一步减小发射极线宽。更窄的发射极线宽对发射极成品率、可靠性提出了严峻挑战。
目前常用的发射极制备工艺制作的发射极金属形貌通常为上窄下宽的正梯形,无法为自对准工艺提供发射机与基极之间的电隔离间隙。因此在发射区湿法腐蚀过程中需要增加腐蚀时间形成侧蚀来提供自对准电隔离间隙,容易导致发射区材料过窄,产生断裂,限制了器件成品率与可靠性的提升。因此,传统的用于制作发射极的方法在用于制作InPHBT亚微米发射极时,存在一定的缺点。
发明内容
本发明提出的是一种磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法,其目的旨在克服传统发射极工艺中仅采用湿法腐蚀发射区来提供自对准工艺中的发射极与基极之间的电隔离间隙,导致发射区容易断裂的问题,采用上下两层干法刻蚀侧蚀量不同的发射极金属,形成蘑菇型发射极金属形貌,提供自对准工艺所需要的电隔离间隙,提高磷化铟基异质结晶体管器件成品率与可靠性。
本发明的技术解决方案:磷化铟异质结晶体管蘑菇型发射极制作方法,包括以下步骤:
1)在磷化铟异质结晶体管外延材料上使用干法刻蚀侧蚀量较大的金属制作下层发射极金属薄膜;
2)在下层发射极金属薄膜上,使用干法刻蚀侧蚀量较小的金属制作上层发射极金属薄膜;
3)在上层发射极金属薄膜上,使用光刻工艺制作发射极条形光刻胶掩膜;
4)利用干法刻蚀设备,刻蚀上下两层发射极金属薄膜,形成上层发射极金属较宽,下层发射极金属较窄的蘑菇型发射极金属形貌;
5)利用去胶剂等有机溶剂去除发射极条形光刻胶掩膜,以发射极金属为腐蚀掩模,采用湿法腐蚀去除发射区外延材料;
6)采用自对准方法制备基极接触金属,完成磷化铟基异质结晶体管蘑菇型发射极制作。
本发明的优点:采用上下两层干法刻蚀侧蚀量不同的发射极金属,形成蘑菇型发射极金属形貌,提供自对准工艺所需要的电隔离间隙,提高磷化铟基异质结晶体管器件成品率与可靠性。
附图说明
图1是制作上下两层发射极金属薄膜后的器件剖面图;
图2是完成干法刻蚀发射极金属薄膜后的器件剖面图;
图3是完成湿法腐蚀发射区材料后的器件剖面图;
图4是通过自对准方法制作基极接触金属之后的器件剖面图。
具体实施方式
一种磷化铟异质结晶体管侧墙保护发射极的制作方法,包括以下步骤:
1)在磷化铟异质结晶体管外延材料上使用干法刻蚀侧蚀量较大的金属制作下层发射极金属薄膜,干法刻蚀单边侧蚀量大于30纳米;
2)在下层发射极金属薄膜上,使用干法刻蚀侧蚀量较小的金属制作上层发射极金属薄膜,干法刻蚀单边侧蚀量小于10纳米;
3)在上层发射极金属薄膜上,使用光刻工艺制作发射极条形光刻胶掩膜;
4)利用干法刻蚀设备,刻蚀上下两层发射极金属薄膜,形成上层发射极金属较宽,下层发射极金属较窄的蘑菇型发射极金属形貌;
5)利用去胶剂等有机溶剂去除发射极条形光刻胶掩膜,以发射极金属为腐蚀掩模,采用湿法腐蚀去除发射区外延材料;
6)采用自对准方法制备基极接触金属,完成磷化铟基异质结晶体管蘑菇型发射极制作。
下面结合附图进一步描述本发明的技术方案;
具体方法如下:
1)在磷化铟异质结晶体管外延材料上使用干法刻蚀侧蚀量较大的金属制作下层发射极金属薄膜,干法刻蚀单边侧蚀量大于30纳米,厚度范围为50纳米到500纳米;
所述的干法刻蚀单边侧蚀量是指在干法刻蚀完发射极金属后,发射极金属下边缘与同侧掩膜边缘的水平距离;
2)在下层发射极金属薄膜上,使用干法刻蚀侧蚀量较小的金属制作上层发射极金属薄膜,干法刻蚀单边侧蚀量小于10纳米,厚度范围为50纳米到500纳米;
所述的干法刻蚀单边侧蚀量是指在干法刻蚀完发射极金属后,发射极金属下边缘与同侧掩膜边缘的水平距离;
3)在上层发射极金属薄膜上,使用光刻工艺制作发射极条形光刻胶掩膜,宽度范围为50纳米到5微米,厚度范围为50纳米到5微米。如图1所示;
4)利用干法刻蚀设备,刻蚀上下两层发射极金属薄膜,形成上层发射极金属较宽,下层发射极金属较窄的蘑菇型发射极金属形貌。如图2所示;
5)利用去胶剂等有机溶剂去除发射极条形光刻胶掩膜,以发射极金属为腐蚀掩模,采用湿法腐蚀去除发射区外延材料。如图3所示;
所述的湿法腐蚀是以发射极金属为腐蚀掩膜,采用酸性腐蚀液腐蚀并去除发射区外延材料;
6)采用自对准方法制备基极接触金属,完成磷化铟基异质结晶体管蘑菇型发射极制作。如图4所示。
所述自对准方法是:先光刻出覆盖发射极,且比发射极金属更宽的图形,使图形区域无光刻胶覆盖,周围区域有光刻胶覆盖,蒸发基极接触金属,最后去除光刻胶的同时将光刻胶上的基极接触金属同时剥离,留下发射极两侧的基极接触金属与覆盖在发射极上的基极接触金属。由于蘑菇型发射极金属形貌,在发射极与基极金属之间形成了间隙,从而为自对准工艺提供发射极与基极之间的电隔离的作用。

Claims (7)

1.一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是该方法包括以下步骤:
1)在磷化铟异质结晶体管外延材料上使用干法刻蚀侧蚀量较大的金属制作下层发射极金属薄膜;
2)在下层发射极金属薄膜上,使用干法刻蚀侧蚀量较小的金属制作上层发射极金属薄膜;
3)在上层发射极金属薄膜上,使用光刻工艺制作发射极条形光刻胶掩膜;
4)利用干法刻蚀设备,刻蚀上下两层发射极金属;
5)利用去胶剂有机溶剂去除发射极条形光刻胶掩膜,以发射极金属为腐蚀掩模,采用湿法腐蚀去除发射区外延材料;
6)采用自对准方法制备基极接触金属,完成磷化铟异质结晶体管蘑菇型发射极制作。
2.根据权利要求1所述的一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是所述使用干法刻蚀侧蚀量较大的金属制作下层发射极金属薄膜,是干法刻蚀单边侧蚀量大于30纳米,厚度范围为50纳米到500纳米。
3.根据权利要求1所述的一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是所述使用干法刻蚀侧蚀量较小的金属制作上层发射极金属薄膜,是干法刻蚀单边侧蚀量小于10纳米,厚度范围为50纳米到500纳米。
4.根据权利要求1所述的一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是所述的干法刻蚀单边侧蚀量是指在干法刻蚀完发射极金属后,发射极金属下边缘与同侧掩膜边缘的水平距离。
5.根据权利要求1所述的一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是所述的制作干法刻蚀侧蚀量较大的发射极金属是在先制作,然后再制作干法刻蚀侧蚀量较小的发射极金属,在发射极光刻胶掩膜遮蔽下,干法刻蚀两层发射极金属;由于上下两层发射极金属在干法刻蚀下的侧蚀量差异,形成上层发射极金属比下层发射极金属宽度较宽的类似于蘑菇型的发射极形貌;为自对准工艺提供发射极与基极之间的电隔离间隙,减小自对准工艺对湿法腐蚀发射区材料的侧蚀量需求,从而提高磷化铟异质结晶体管发射极成品率与可靠性。
6.根据权利要求1所述的一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是所述的湿法腐蚀是以发射极金属为腐蚀掩膜,采用酸性腐蚀液腐蚀并去除发射区外延材料。
7.根据权利要求1所述的一种磷化铟异质结晶体管蘑菇型发射极制作方法,其特征是所述自对准方法是:先光刻出覆盖发射极,且比发射极金属更宽的图形,使图形区域无光刻胶覆盖,周围区域有光刻胶覆盖,蒸发基极接触金属,最后去除光刻胶的同时将光刻胶上的基极接触金属同时剥离,留下发射极两侧的基极接触金属与覆盖在发射极上的基极接触金属,由于蘑菇型发射极金属形貌,在发射极与基极金属之间形成了间隙,从而为自对准工艺提供发射极与基极之间的电隔离的作用。
CN201510614892.9A 2015-09-24 2015-09-24 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法 Pending CN105225947A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510614892.9A CN105225947A (zh) 2015-09-24 2015-09-24 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510614892.9A CN105225947A (zh) 2015-09-24 2015-09-24 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法

Publications (1)

Publication Number Publication Date
CN105225947A true CN105225947A (zh) 2016-01-06

Family

ID=54994827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510614892.9A Pending CN105225947A (zh) 2015-09-24 2015-09-24 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法

Country Status (1)

Country Link
CN (1) CN105225947A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400163A (zh) * 2018-04-19 2018-08-14 苏州闻颂智能科技有限公司 一种自对准异质结双极型晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994194A (en) * 1996-07-10 1999-11-30 Trw Inc. Self-aligned base ohmic metal for an HBT device cross-reference to related applications
JP2000082709A (ja) * 1998-09-04 2000-03-21 Toshiba Corp 半導体装置
CN103021847A (zh) * 2012-11-29 2013-04-03 中国电子科技集团公司第五十五研究所 一种实现镓砷锑双异质结双极型晶体管基极金属化的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994194A (en) * 1996-07-10 1999-11-30 Trw Inc. Self-aligned base ohmic metal for an HBT device cross-reference to related applications
JP2000082709A (ja) * 1998-09-04 2000-03-21 Toshiba Corp 半導体装置
CN103021847A (zh) * 2012-11-29 2013-04-03 中国电子科技集团公司第五十五研究所 一种实现镓砷锑双异质结双极型晶体管基极金属化的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400163A (zh) * 2018-04-19 2018-08-14 苏州闻颂智能科技有限公司 一种自对准异质结双极型晶体管及其制造方法

Similar Documents

Publication Publication Date Title
US10629711B2 (en) Semiconductor device with multiple HBTs having different emitter ballast resistances
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
CN105225947A (zh) 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法
JP3681942B2 (ja) バイポーラトランジスタの製造方法
KR20190090776A (ko) 고성능 슈퍼-베타 npn(sbnpn)
CN104485281A (zh) 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法
CN102201339A (zh) 一种减小磷化铟双异质结双极型晶体管b-c结电容方法
CN104124155A (zh) 一种磷化铟异质结晶体管侧墙保护发射极制作方法
CN104392923B (zh) 异质结双极型晶体管的制作方法
CN103247526A (zh) 一种适合于亚微米栅长半导体器件制造的栅介质刻蚀方法
CN103871858A (zh) 一种磷化铟基异质结晶体管亚微米发射极的制作方法
CN106601660B (zh) 一种基极多晶硅自对准套准结构及其制备方法
JP2010183054A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
CN107910363B (zh) 一种异质结双极晶体管基极基座使用单层光罩蚀刻方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
TWI509689B (zh) 介電質材料形成平台側壁的半導體製造方法及其半導體元件
CN103050519B (zh) 锗硅hbt器件及制造方法
JP2013008774A (ja) ヘテロ接合バイポーラトランジスタ
KR100860068B1 (ko) 이종접합 바이폴라 트랜지스터 및 그 제조방법
JP3536840B2 (ja) 半導体装置の製造方法
JP4164775B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2017191865A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
KR100357122B1 (ko) 이종접합 바이폴라 트랜지스터 및 그 제조방법
KR20000050528A (ko) 반도체 소자 제조방법
KR100818417B1 (ko) 이종접합 바이폴라 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160106