CN109979814B - 用于限定从基底突出的鳍的长度的方法 - Google Patents

用于限定从基底突出的鳍的长度的方法 Download PDF

Info

Publication number
CN109979814B
CN109979814B CN201811581609.7A CN201811581609A CN109979814B CN 109979814 B CN109979814 B CN 109979814B CN 201811581609 A CN201811581609 A CN 201811581609A CN 109979814 B CN109979814 B CN 109979814B
Authority
CN
China
Prior art keywords
walls
slice
layer
mask patterns
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811581609.7A
Other languages
English (en)
Other versions
CN109979814A (zh
Inventor
金庆燮
田炅烨
韩涩琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109979814A publication Critical patent/CN109979814A/zh
Application granted granted Critical
Publication of CN109979814B publication Critical patent/CN109979814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

可提供一种用于限定从基底突出的鳍的长度的方法，所述方法包括：使用多个硬掩模图案在设置在鳍之上的掩模材料层上形成多个第一切片壁；设置相对于多个第一切片壁自对准的多个填充掩模图案，以暴露位于多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；以及设置包括一个或更多个开口并相对于多个第二切片壁自对准的修整掩模图案，以暴露多个第一切片壁中的一个或更多个。

Description

用于限定从基底突出的鳍的长度的方法
本申请要求于2017年12月27日在美国专利商标局提交的第62/610,643号临时专利申请以及于2018年9月19日在美国专利商标局提交的第16/135,669号非临时专利申请的优先权，所述申请的内容通过引用全部包含于此。
技术领域
在此公开的发明构思的一些示例实施例涉及用于将线图案进行图案化以具有减小的长度变化的半导体制造方法，更具体地，涉及用于将从基底突出的鳍进行图案化以具有减小的长度变化的半导体制造方法。
背景技术
半导体器件的大集成度已经导致在光刻器件制造工艺中增加较短波长的光的使用。近来，正在广泛研究并采用使用极EUV波长(例如，13.5nm)的极紫外(EUV)光刻，以实现100nm或更小的设计尺寸。
正在使用从半导体基底突出的鳍来实现垂直场效应晶体管(VTFET)。在用于形成VTFET的方法中，鳍可形成为从半导体基底突出并在第一方向上延伸。然后，使用在第二方向上延伸的掩模图案切除(例如，去除)鳍中的一些鳍的一些部分以产生用于例如最终形成为使各个VTFET彼此分开的隔离区的空间。这种鳍切除工艺有时可互换地被称为“FH图案化工艺”。可以通过使用单个EUV曝光光刻来执行FH图案化工艺。然而，通过单个EUV曝光光刻实现的鳍的长度倾向于超出允许的范围而变化，因此，包括这种鳍的VTFET倾向于不能满足性能变化目标。
发明内容
发明构思的一些示例实施例提供用于将线图案图案化以具有减小的长度变化的半导体制造方法。
发明构思的一些示例实施例提供用于将从基底突出的鳍图案化以具有减小的长度变化的半导体制造方法。
发明构思的一些示例实施例提供具有改善的电性能的垂直隧道场效应晶体管(VTFET)。
根据发明构思的示例实施例，一种用于限定从基底突出的鳍的长度的方法可包括：在鳍上设置掩模材料层，鳍从基底突出并在第一方向上水平地延伸；使用多个硬掩模图案在掩模材料层上形成多个第一切片壁，多个第一切片壁在第二方向上水平地延伸，第二方向与第一方向交叉；在多个第一切片壁和掩模材料层上设置第一绝缘层；在第一绝缘层上设置多个填充掩模图案，并且将多个填充掩模图案设置为使多个填充掩模图案相对于多个第一切片壁自对准，以暴露位于多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；去除位于所述暴露的一个或更多个选定区域处的第一绝缘层和多个填充掩模图案；在所述暴露的一个或更多个选定区域处分别设置一个或更多个第二切片壁；在第一绝缘层、多个第一切片壁以及一个或更多个第二切片壁上设置第二绝缘层；在第二绝缘层上设置包括一个或更多个开口的修整掩模图案，使得修整掩模图案相对于一个或更多个第二切片壁自对准，以暴露多个第一切片壁中的一个或更多个；去除多个第一切片壁中的由修整掩模图案暴露的一个或更多个；去除修整掩模图案以及第一绝缘层和第二绝缘层；使用多个第一切片壁中的保留的第一切片壁和一个或更多个第二切片壁将掩模材料层图案化，以形成多个鳍切除掩模图案；以及使用多个鳍切除掩模图案切除鳍。
根据发明构思的示例实施例，一种用于将线形状结构图案化的方法可包括：在基底上设置多个线形状结构，多个线形状结构在第一方向上水平地延伸；在多个线形状结构上设置掩模材料层；在掩模材料层上设置第一材料层；在第一材料层上设置多个第一硬掩模图案；使用多个硬掩模图案将第一材料层图案化以形成多个第一切片壁，多个第一切片壁在第二方向上水平地延伸，第二方向与第一方向交叉；在多个第一切片壁和掩模材料层上设置第一绝缘层；在第一绝缘层上设置多个填充掩模图案，使得多个填充掩模图案的在第二方向上延伸的一些侧面分别与多个第一切片壁中的相应的第一切片壁的中心位置对准，以暴露位于多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；去除在所述暴露的一个或更多个选定区域处的第一绝缘层和多个填充掩模图案；在所述暴露的一个或更多个选定区域处设置一个或更多个第二切片壁；在第一绝缘层、多个第一切片壁以及一个或更多个第二切片壁上设置第二绝缘层；在第二绝缘层上设置修整掩模图案，第二绝缘层上的修整掩模图案包括一个或更多个开口，使得一个或更多个开口的沿第二方向延伸的选定侧面分别与一个或更多个第二切片壁中的相应的第二切片壁的中心位置对准，以暴露多个第一切片壁中的一个或更多个；去除多个第一切片壁中的由修整掩模图案暴露的一个或更多个；去除修整掩模图案以及第一绝缘层和第二绝缘层；使用多个第一切片壁的保留的第一切片壁以及一个或更多个第二切片壁将掩模材料层图案化，以形成多个第二硬掩模图案；以及使用多个第二硬掩模图案将多个线形状结构图案化。
根据发明构思的示例实施例，一种用于限定线图案的方法可包括：在基底上设置多个线图案，多个线图案在第一方向上水平地延伸；在包括多个线图案的基底上设置掩模材料层；使用自对准双图案化(SADP)形成多个第一切片壁，多个第一切片壁在与第一方向不同的第二方向上水平地延伸；在多个第一切片壁中的由多个填充掩模图案暴露的一个或更多个成对的相邻第一切片壁之间设置一个或更多个第二切片壁，多个填充掩模图案的一些侧面沿第二方向延伸并分别与多个第一切片壁中的相应的第一切片壁的中心位置对准；去除多个第一切片壁中的由修整掩模图案暴露的一个或更多个，修整掩模图案包括一个或更多个开口，使得一个或更多个开口的选定侧面沿第二方向延伸并分别与一个或更多个第二切片壁的相应的第二切片壁的中心位置对准；使用多个第一切片壁的保留的第一切片壁以及一个或更多个第二切片壁作为多个硬掩模图案来使掩模材料层图案化；以及使用多个掩模图案将多个线图案图案化。
附图说明
通过参照附图详细地描述本发明的一些示例实施例，本发明的以上和其它特征以及优点将变得更加明显，在附图中：
图1示出了在平面图中位于多个鳍上的多个鳍切除掩模图案；
图2示出了根据发明构思的示例实施例在平面图中的多个鳍和多个鳍切除掩模图案；
图3A和图3B是示出根据发明构思的示例实施例用于形成图2的多个鳍切除掩模图案以及使用多个鳍切除掩模图案作为掩模来切除多个鳍的操作的流程图；
图4A、图5、图6、图7、图8、图9、图10A、图11、图12、图13、图14、图15A、图16、图17、图18和图19是根据发明构思的示例实施例沿图2的线IV-IV'截取以解释图3A和图3B的操作的剖视图；以及
图4B、图10B和图15B是根据发明构思的示例实施例在图4A、图10A和图15A中分别示出的掩模图案的平面图。
具体实施方式
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接或结合到所述另一元件或层，或者可以存在中间元件或层。相反，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。
如这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。当诸如“……中的至少一个/者”的表达在所列元件之后时，修饰整列的元件而不修饰该列中的个别元件。因此，例如，“A、B和C中的至少一个”和“A、B和/或C”都表示A、B、C或A、B、C的任意组合。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员通常所理解的意思相同的意思。还将理解的是，除非这里明确如此定义，否则术语(诸如在通用词典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的意思一致的意思，而将不以理想的或者过于正式的含义进行解释。
在下文中，将参照附图解释本发明构思的一些示例实施例。
图1示出了在平面图中位于多个鳍上的多个鳍切除掩模图案。多个鳍120是从半导体基底(或称为基底)100突出的结构。多个鳍120可在第一方向D1上延伸，并且多个鳍切除掩模图案(也被称为多个FH图案化掩模图案)340可在与第一方向D1交叉的第二方向D2上延伸。在一些示例实施例中，第二方向D2可以与第一方向D1垂直。
在在单个极紫外(EUV)曝光光刻中使用多个鳍切除掩模图案340来执行鳍切除工艺(可互换地称为FH图案化工艺)的情况下，在基于40nm设计规则的SRAM器件中观察到大约4.2nm(对应于4σ)的长度变化Δ。这种长度变化Δ会导致所得的SRAM器件的不期望的大的性能变化。
图2示出了根据发明构思的示例实施例在平面图中的多个鳍和多个鳍切除掩模图案。为了简洁起见，可由相似或相同的附图标记来识别之前描述的元件而不重复其重复的描述。
参照图2，多个鳍120可在第一方向D1上延伸，多个鳍切除掩模图案340可在与第一方向D1垂直的第二方向D2上延伸。如所示出的，多个鳍切除掩模图案340可沿第二方向D2(例如，多个鳍切除掩模图案340的延伸方向)具有不同的宽度。多个鳍切除掩模图案340当中的最左边的鳍切除掩模图案340对于从顶部起的第一鳍120、第二鳍120和第三鳍120具有3个单位宽度，对于从顶部起的第四鳍120和第五鳍120具有2个单位宽度，并且对于从顶部起的第六鳍120具有3个单位宽度。类似地，从多个鳍切除掩模图案340当中左起的第二鳍切除掩模图案340对于从顶部起的第一鳍120、第二鳍120和第三鳍120具有3个单位宽度，对于从顶部起的第四鳍120和第五鳍120具有2个单位宽度，并且对于从顶部起的第六鳍120具有3个单位宽度。从多个鳍切除掩模图案340当中左起的最左边的鳍切除掩模图案340和第二鳍切除掩模图案340可相对于在第二方向D2(例如，多个鳍切除掩模图案340中的每个的延伸方向)上位于它们之间的假想线对称。从多个鳍切除掩模图案340当中左起的第三鳍切除掩模图案340对于从顶部起的第一鳍120和第二鳍120具有3个单位宽度，对于从顶部起的第三鳍120和第四鳍120具有1个单位宽度，并且对于从顶部起的第五鳍120和第六鳍120具有3个单位宽度。从多个鳍切除掩模图案340当中左起的最右边的鳍切除掩模图案340对于第一鳍120至第六鳍120具有2个单位宽度。如所示出的，左起的第一鳍切除掩模图案、第二鳍切除掩模图案和第三鳍切除掩模图案中的每个包括位于一侧处的凹形状。
图3A和图3B是示出根据发明构思的示例实施例用于形成图2的多个鳍切除图案以及使用多个鳍切除图案作为掩模来切除多个鳍的操作的流程图。
参照图3A和图3B，在操作S10中，多个鳍可从基底突出并在第一方向上延伸，掩模材料层形成在包括多个鳍的基底上。在操作S20中，可通过使用自对准双图案化(SADP)工艺将使第一材料层图案化来形成多个第一切片壁(或称为薄片壁)。SADP工艺指这样的图案化工艺：通过在预图案化特征件(例如，心轴)上沉积膜层或使膜层反应而在预图案化特征件的侧壁上形成膜层；蚀刻膜层以去除水平表面上的所有膜材料并仅留下预图案化特征件的侧壁上的膜材料来形成多个间隔部；去除原始的预图案化特征件以仅留下多个间隔部。因为每条线有两个间隔部，所以如果通过使用SADP工艺将线图案化，则线密度可以加倍。
在一些示例实施例中，可以对预图案化特征件(例如，心轴)进行设计，使得多个间隔部中的一些成对的面对的间隔部彼此合并，以限定不同的鳍长度。
随后，在操作S30中，可在包括多个第一切片壁的基底上设置第一绝缘层，在操作S40中，可通过使用多个填充掩模图案来暴露位于多个第一切片壁中的一些成对的相邻第一切片壁之间的选定区域。在操作S50中，可在暴露的选定区域处分别用多个第二切片壁来替代第一绝缘层。
在操作S60中，可在包括多个第一切片壁、多个第二切片壁和第一绝缘层的基底上设置第二绝缘层。然后，在操作S70中，可通过使用修整掩模图案来暴露第一切片壁中选定的一个或更多个，在操作S80中，可去除由修整掩模图案暴露的第一切片壁中的一个或更多个。在操作S90中，可使用多个填充掩模图案来暴露在多个第一切片壁中的一些成对的相邻第一切片壁之间的选定区域。然后，在操作S100中，可去除第一绝缘层和第二绝缘层以及修整掩模图案。在操作S110中,可使用多个第一切片壁的保留的第一切片壁和多个第二切片壁将掩模材料层图案化以形成鳍切除掩模图案。然后，在操作S120中，可使用鳍切除掩模图案将多个鳍图案化(例如，切除)。
在下文中，将参照图4A至图19详细地解释操作S10至操作S120。
图4A、图5、图6、图7、图8、图9、图10A、图11、图12、图13、图14、图15A、图16、图17、图18和图19是根据发明构思的示例实施例沿图2的线IV-IV'截取以解释图3A和图3B的操作的剖视图。图4B、图10B和图15B是根据发明构思的示例实施例在图4A、图10A和图15A中分别示出的掩模图案的平面图。为了简洁起见，可由相似或相同的附图标记来识别之前描述的元件而不重复其重复的描述。
图4A以及图5至图8是沿图2的线IV-IV'截取以解释操作S20的剖视图。图4B是心轴掩模图案的平面图。
参照图4A，鳍120可设置在半导体基底100上，掩模材料层140可设置在鳍120上，第一材料层160可设置在掩模材料层140上，心轴层180可设置在第一材料层160上，多个心轴掩模图案200可设置在心轴层180上。
基底100可以是体硅。例如，基底100可以是硅基底，或可包括除硅之外的材料(包括但不限于Ge、SiGe、SiC、GeP、GeN、InGaAs、GaAs、InSb、InAs、GaSb和InP)。半导体基底100可以是体硅晶片的一部分。
基底100可以是绝缘体上硅(SOI)。基底100可以是绝缘体上硅(SOI)晶片的硅部分。在一些示例实施例中，基底100可以指在基体基底上外延生长的半导体层。
可通过使用心轴掩模图案200蚀刻半导体基底100来使鳍120形成为沿第一方向D1延伸。在一些示例实施例中，可在基底100上使用外延生长工艺来形成鳍120。
心轴层180相对于下面的第一材料层160可具有高蚀刻选择性。在一些示例实施例中，掩模材料层140可包括硬掩模材料(例如，倍半硅氧烷材料或硅烷醇材料)，第一材料层160可包括氮化物，心轴层180可包括由旋涂有机硬掩模(SOH)材料制成的有机层。SOH材料可以是硅基材料或碳基材料。
参照图4B，心轴掩模图案200可在与多个鳍120延伸所沿的第一方向D1垂直的第二方向D2上延伸。可通过将光掩模上的图案投影到涂覆在基底100上的光致抗蚀剂(未示出)上来形成心轴掩模图案200，该基底100包括鳍120、掩模材料层140、第一材料层160和心轴层180。
参照图5，可通过使用心轴掩模图案200作为掩模将心轴层180图案化(例如，通过执行反应离子蚀刻(RIE)工艺)来形成多个心轴结构180a。
参照图6，可在多个心轴结构180a的侧壁上形成多个间隔部220。例如，可通过使用例如化学气相沉积法或原子层沉积法在多个心轴结构180a上共形地沉积间隔层。然后，可蚀刻间隔层以在多个心轴结构180a的侧壁上留下多个间隔部220。可以对心轴结构180a进行设计使得待形成的多个间隔部220中的一些成对的面对的间隔部彼此合并，以在它们之间不留下空间，如由虚线圆VI所示。在一些示例实施例中，可布置心轴结构180a使得合并的间隔部的横向宽度可以比间隔部220的2倍宽度小。
间隔层可包括氮化物(例如，Si3N4)或氧化物(例如，SiO2)。间隔层可包括相对于第一材料层160具有高蚀刻选择性的材料。例如，间隔层可包括Si3N4，第一材料层160可包括SOH材料。
参照图7，可通过执行例如湿法蚀刻工艺来去除多个心轴结构180a。在多个心轴结构180a包括SOH材料并且多个间隔部220包括氮化硅的情况下，可通过与氮化硅相比对SOH材料而言具有高蚀刻选择性的湿蚀刻工艺来去除多个心轴结构180a。因此，仅多个间隔部220可保留在第一材料层160上。在一些示例实施例中，可通过干蚀刻工艺(例如，反应离子蚀刻工艺)来去除多个心轴结构180a，只要与氮化硅相比对SOH材料而言该工艺具有高蚀刻选择性即可。
参照图8，可使用保留的间隔部220作为掩模来蚀刻第一材料层160，以形成多个第一切片壁160a。间隔层可包括相对于第一材料层160具有高蚀刻选择性的材料。例如，第一材料层160可包括氮化物(例如，Si3N4)，间隔层可包括氧化物(例如，SiO2)
参照图9，可在图8中形成的多个第一切片壁上沉积第一绝缘层240。图9对应于图3A的操作S30。
图10A是沿图2的线IV-IV'截取的剖视图。图10B是多个填充掩模图案的平面图。图10A和图10B对应于图3A的操作S40。
参照图10A，可在第一绝缘层240上形成多个填充掩模图案260。可通过使用例如化学沉积工艺或原子层沉积工艺来形成第一绝缘层240。例如，第一绝缘层240可包括SOH材料。
参照图10B，多个填充掩模图案260可在与多个鳍120延伸所沿的第一方向D1垂直的第二方向D2上延伸。可在第一绝缘层240上设置多个填充掩模图案260，使得多个填充掩模图案260中的一些分别相对于多个第一切片壁160a中的相应的第一切片壁160a自对准，以暴露多个第一切片壁160a中的一些成对的相邻第一切片壁之间的选定区域。例如，设置多个填充掩模图案260，使得沿第二方向D2延伸的多个填充掩模图案260中的至少一个填充掩模图案260的至少一个侧面与多个第一切片壁160a中的相应的至少一个第一切片壁160a的中心位置对准。
因为设置多个填充掩模图案260使得沿第二方向D2延伸的多个填充掩模图案260中的至少一个填充掩模图案260的至少一个侧面与多个第一切片壁160a中的相应的至少一个第一切片壁160a的中心位置对准，所以由单个EUV曝光光刻引起的变化可被限制在多个第一切片壁160a中的所述相应的至少一个第一切片壁160a的宽度内。因此，可防止会由例如单个EUV曝光光刻引起的尺寸变化(例如，多个鳍的长度变化)反映在多个鳍的实际最终图案上。
图11、图12和图13对应于图3A的操作S50。参照图11，可通过使用例如RIE工艺来蚀刻位于由多个填充掩模图案260暴露的选定区域处的第一绝缘层240。如图12和图13中所示，可形成第二绝缘层280以填充第一绝缘层240被去除的选定区域并覆盖多个第一切片壁160a和第一绝缘层240，然后，可回蚀刻第二材料层280，以留下一个或更多个第二切片壁280a，所述一个或多个第二切片壁280a位于多个第一切片壁160a中的在由多个填充掩模图案260暴露的选定区域处的相应的成对的第一切片壁160a之间。
第二材料层280相对于多个第一切片壁160a(例如，第一材料层160)可具有高蚀刻选择性。第二材料层280相对于第一绝缘层240可不具有高蚀刻选择性。例如，第二材料层280可包括氧化物，多个第一切片壁160a(例如，第一材料层160)可包括氮化物(例如，Si3N4)，第一绝缘层240可包括SOH材料。
参照图14，可在多个第一切片壁160a、一个或更多个第二切片壁280a和第一绝缘层240上沉积第二绝缘层300。图14对应于图3A的操作S60。可通过使用例如化学沉积工艺或原子层沉积工艺来形成第二绝缘层300。第一绝缘层240和第二绝缘层300可具有相当的蚀刻特性。例如，第一绝缘层240和第二绝缘层300可包括SOH材料。
图15A是沿图2的线IV-IV'截取的剖视图。图15B是修整掩模图案的平面图。图15A和图15B对应于图3A的操作S70。
参照图15A，可在第二绝缘层300上设置修整掩模图案320。参照图15B，修整掩模图案320可在与多个鳍120延伸所沿的第一方向D1垂直的第二方向D2上延伸。可在第二绝缘层300上设置修整掩模图案320，使得修整掩模图案320相对于相应的一个或更多个第二切片壁280a自对准，以暴露多个第一切片壁160a中的一个或更多个。例如，设置修整掩模图案320，使得修整掩模图案320的沿第二方向D2延伸的至少一个侧面与一个或更多个第二切片壁280a中的相应的至少一个第二切片壁280a的中心位置对准。
因为修整掩模图案320被设置为使得修整掩模图案320的沿第二方向D2延伸的至少一个侧面与一个或更多个第二切片壁280a中的相应的至少一个第二切片壁280a的中心位置对准，所以由单个EUV曝光光刻引起的变化可被限制在一个或更多个第二切片壁280a的相应的至少一个第二切片壁280a的宽度内。因此，可防止会由例如单个EUV曝光光刻引起的尺寸变化(例如，多个鳍的长度变化)反映在多个鳍的实际最终图案上。
通过在SADP工艺期间适当地布置心轴结构的位置、使用多个填充掩模图案来阻挡某些区域以及使用修整掩模图案中的一个或更多个开口来使某些区域开口，可将与EUV光刻相关的工艺变化限制在相应的一个或更多个第一切片壁以及相应的一个或更多个第二切片壁之内。因此，EUV光刻诱导的工艺变化可不被投射到由此限定的鳍图案上，因此限定的鳍图案可在较小程度上变化。
通过使用多个填充掩模图案和具有一个或更多个开口的修整掩模图案，可以相对容易地实现如图2中所示的各种鳍切除掩模图案340。例如，多个鳍切除掩模图案340中的一些可期望在一侧以直角横向凹入。根据本发明构思的一些示例实施例，可相对容易地实现这种掩模图案。
参照图16，可通过使用例如湿蚀刻工艺来去除多个第一切片壁160a中的由修整掩模图案320暴露的一个或更多个第一切片壁160a。一个或更多个第二切片壁280a(例如，第二材料层280)相对于多个第一切片壁160a(例如，第一材料层160)可具有蚀刻选择性。例如，一个或多个第二切片壁280a(例如，第二材料层280)可包括氧化物(例如，SiO2)，并且多个第一切片壁160a(例如，第一材料层160)可包括氮化物(例如，Si3N4)。在这种情况下，可通过使用例如基于磷酸的湿蚀刻工艺来去除由氮化物(例如，Si3N4)制成的多个第一切片壁160a(例如，第一材料层160)中的由修整掩模图案320暴露的一个或更多个第一切片壁160a。图16对应于图3A的操作S80。
参照图17，可去除修整掩模图案320、第二绝缘层300和第一绝缘层240，以留下多个第一切片壁160a中的未被去除的第一切片壁160a以及一个或更多个第二切片壁280a。图17对应于图3B的操作S100。
参照图18，可通过使用保留的第一切片壁160a和保留的一个或更多个第二切片壁280a作为掩模来蚀刻掩模材料层140以形成多个鳍切除掩模图案340。图18对应于图3B的操作S110。
参照图19，可通过使用多个鳍切除掩模图案340作为掩模来切除(例如，蚀刻)鳍120，以形成多个切除鳍图案360。图19对应于图3B的操作S120。
根据发明构思的一些示例实施例，可通过使用SADP工艺、阻挡基底的某些区域的多个填充掩模图案以及使一个或更多个区域开口的修整掩模图案来限定从基底突出的鳍的长度。
根据发明构思的一些示例实施例，可通过适当地布置用于SADP工艺的心轴结构使得间隔部中的一些彼此合并而其它间隔部彼此不合并，来限定具有各种长度的多个鳍。
根据发明构思的一些示例实施例，可防止由EUV光刻引起的长度变化被投射到所得到的鳍上。
根据发明构思的一些示例实施例，可相对容易地实现如图2所示的各种鳍切除掩模图案。
根据发明构思的一些示例实施例，多个鳍可被限定为具有比通过使用EUV光刻限定的多个鳍小的长度变化。
前述内容是对示例实施例的说明，而不应被解释为对其进行限制。尽管已经描述了一些示例实施例，但本领域技术人员将容易理解的是，在实质上不脱离示例实施例的新颖教导和优点的情况下，在示例实施例中能够进行许多修改。因此，所有这样的修改意图被包括在如权利要求中限定的示例实施例的范围内。

Claims (20)

1.一种用于限定从基底突出的鳍的长度的方法，所述方法包括下述步骤：
在鳍上设置掩模材料层，鳍从基底突出并在第一方向上水平地延伸；
使用多个硬掩模图案在掩模材料层上形成多个第一切片壁，所述多个第一切片壁在第二方向上水平地延伸，第二方向与第一方向交叉；
在所述多个第一切片壁和掩模材料层上设置第一绝缘层；
在第一绝缘层上设置多个填充掩模图案，并且将所述多个填充掩模图案设置为使所述多个填充掩模图案相对于所述多个第一切片壁自对准，以暴露位于所述多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；
去除位于所述暴露的一个或更多个选定区域处的第一绝缘层和所述多个填充掩模图案；
在所述暴露的一个或更多个选定区域处分别设置一个或更多个第二切片壁；
在第一绝缘层、所述多个第一切片壁以及所述一个或更多个第二切片壁上设置第二绝缘层；
在第二绝缘层上设置包括一个或更多个开口的修整掩模图案，使得修整掩模图案相对于所述一个或更多个第二切片壁自对准，以暴露所述多个第一切片壁中的一个或更多个；
去除所述多个第一切片壁中的由修整掩模图案暴露的所述一个或更多个；
去除修整掩模图案以及第一绝缘层和第二绝缘层；
使用所述多个第一切片壁中的保留的第一切片壁和所述一个或更多个第二切片壁来将掩模材料层图案化，以形成多个鳍切除掩模图案；以及
使用所述多个鳍切除掩模图案切除鳍。
2.根据权利要求1所述的方法，其中，形成所述多个第一切片壁的步骤包括：
在掩模材料层上设置第一材料层；
在第一材料层上设置所述多个硬掩模图案；以及
使用所述多个硬掩模图案将第一材料层图案化，以形成所述多个第一切片壁。
3.根据权利要求2所述的方法，其中，设置所述多个硬掩模图案的步骤包括：
在第一材料层上设置多个心轴结构，所述多个心轴结构在第二方向上延伸；
在所述多个心轴结构的侧壁上形成多个间隔部；以及
去除所述多个心轴结构，以留下所述多个间隔部作为所述多个硬掩模图案。
4.根据权利要求3所述的方法，其中，形成所述多个间隔部的步骤包括使所述多个间隔部中的一个或更多个选定的成对的间隔部形成为彼此合并。
5.根据权利要求3所述的方法，其中，所述多个间隔部和第一材料层彼此具有蚀刻选择性。
6.根据权利要求3所述的方法，其中，设置所述多个心轴结构的步骤包括：
在第一材料层上设置心轴材料层；
在心轴材料层上设置心轴掩模图案；
使用心轴掩模图案将心轴材料层图案化；以及
去除心轴掩模图案。
7.根据权利要求1所述的方法，其中，设置所述多个填充掩模图案的步骤包括：设置相对于所述多个第一切片壁自对准的所述多个填充掩模图案，使得所述多个填充掩模图案的沿第二方向延伸的第一侧面分别与所述多个第一切片壁中的相应的第一切片壁的中心位置对准。
8.根据权利要求1所述的方法，其中，设置修整掩模图案的步骤包括：设置相对于所述多个第二切片壁自对准的修整掩模图案，使得所述一个或更多个开口的沿第二方向延伸的第一侧面分别与所述多个第二切片壁中的相应的第二切片壁的中心位置对准。
9.根据权利要求1所述的方法，其中，设置所述一个或更多个第二切片壁的步骤包括：
去除位于由填充掩模图案暴露的所述一个或更多个选定区域处的第一绝缘层以及填充掩模图案；
在第一绝缘层上设置第二材料层以填充所述一个或更多个选定区域；以及
回蚀刻第二材料层以在所述一个或更多个选定区域处分别形成所述一个或更多个第二切片壁。
10.根据权利要求1所述的方法，其中，所述多个第一切片壁和所述一个或更多个第二切片壁彼此具有蚀刻选择性。
11.根据权利要求10所述的方法，其中，所述多个第一切片壁包括氮化物，所述一个或更多个第二切片壁包括氧化物。
12.一种用于使线形状结构图案化的方法，所述方法包括下述步骤：
在基底上设置多个线形状结构，所述多个线形状结构在第一方向上水平地延伸；
在所述多个线形状结构上设置掩模材料层；
在掩模材料层上设置第一材料层；
在第一材料层上设置多个第一硬掩模图案；
使用所述多个第一硬掩模图案将第一材料层图案化以形成多个第一切片壁，所述多个第一切片壁在第二方向上水平地延伸，第二方向与第一方向交叉；
在所述多个第一切片壁和掩模材料层上设置第一绝缘层；
在第一绝缘层上设置多个填充掩模图案，使得所述多个填充掩模图案的沿第二方向延伸的第一侧面分别与所述多个第一切片壁中的相应的第一切片壁的中心位置对准，以暴露位于所述多个第一切片壁中的一个或更多个成对的相邻第一切片壁之间的一个或更多个选定区域；
去除位于所述暴露的一个或更多个选定区域处的第一绝缘层以及所述多个填充掩模图案；
在所述暴露的一个或更多个选定区域处设置一个或更多个第二切片壁；
在第一绝缘层、所述多个第一切片壁以及所述一个或更多个第二切片壁上设置第二绝缘层；
在第二绝缘层上设置修整掩模图案，修整掩模图案包括位于第二绝缘层上的一个或更多个开口，使得所述一个或更多个开口的沿第二方向延伸的第一侧面分别与所述一个或更多个第二切片壁中的相应的第二切片壁的中心位置对准，以暴露所述多个第一切片壁中的一个或更多个；
去除所述多个第一切片壁中的由修整掩模图案暴露的所述一个或更多个；
去除修整掩模图案以及第一绝缘层和第二绝缘层；
使用所述多个第一切片壁的保留的第一切片壁以及所述一个或更多个第二切片壁将掩模材料层图案化，以形成多个第二硬掩模图案；以及
使用所述多个第二硬掩模图案将所述多个线形状结构图案化。
13.根据权利要求12所述的方法，其中，设置所述多个第一硬掩模图案的步骤包括：
在第一材料层上设置多个心轴结构，所述多个心轴结构在第二方向上延伸；
在所述多个心轴结构的侧壁上形成多个间隔部；以及
去除所述多个心轴结构以留下所述多个间隔部作为所述多个第一硬掩模图案。
14.根据权利要求13所述的方法，其中，设置所述多个心轴结构的步骤包括：
在第一材料层上设置心轴层；
在心轴层上设置多个心轴掩模图案；以及
使用所述多个心轴掩模图案将心轴层图案化，以形成所述多个心轴结构。
15.根据权利要求13所述的方法，其中，形成所述多个间隔部的步骤包括使所述多个间隔部中的一个或更多个选定的成对的间隔部形成为彼此合并。
16.根据权利要求13所述的方法，其中，所述多个间隔部和第一材料层彼此具有蚀刻选择性。
17.根据权利要求12所述的方法，其中，设置所述一个或更多个第二切片壁的步骤包括：
去除位于由所述多个填充掩模图案暴露的所述一个或更多个选定区域处的第一绝缘层；
在第一绝缘层上设置第二材料层以填充已经去除第一绝缘层的所述一个或更多个选定区域；以及
回蚀刻第二材料层以在所述一个或更多个选定区域处形成所述一个或更多个第二切片壁。
18.根据权利要求12所述的方法，其中，所述多个第一切片壁以及所述一个或更多个第二切片壁相对于彼此具有蚀刻选择性。
19.一种用于限定线图案的方法，所述方法包括下述步骤：
在基底上设置多个线图案，所述多个线图案在第一方向上水平地延伸；
在包括所述多个线图案的基底上设置掩模材料层；
使用自对准双图案化形成多个第一切片壁，所述多个第一切片壁在与第一方向不同的第二方向上水平地延伸；
在所述多个第一切片壁之上设置多个填充掩模图案；
设置一个或更多个第二切片壁，以填充所述多个第一切片壁中的由所述多个填充掩模图案暴露的相应的成对的相邻第一切片壁之间的空间，所述多个填充掩模图案的第一侧面沿第二方向延伸并分别与所述多个第一切片壁中的相应的第一切片壁的中心位置对准；
去除所述多个第一切片壁中的由修整掩模图案暴露的一个或更多个第一切片壁，修整掩模图案包括一个或更多个开口，使得所述一个或更多个开口的第一侧面沿第二方向延伸并分别与所述一个或更多个第二切片壁中的相应的第二切片壁的中心位置对准；
使用所述多个第一切片壁中的保留的第一切片壁和所述一个或更多个第二切片壁作为多个第一硬掩模图案来使掩模材料层图案化；以及
使用所述多个第一硬掩模图案来使所述多个线图案图案化。
20.根据权利要求19所述的方法，其中，使用自对准双图案化形成所述多个第一切片壁的步骤包括：
在掩模材料层上设置第一材料层；
在第一材料层上设置多个心轴结构，所述多个心轴结构在第二方向上延伸；
在所述多个心轴结构的侧壁上形成多个间隔部；
去除所述多个心轴结构以留下所述多个间隔部作为多个第二硬掩模图案；以及
使用所述多个第二硬掩模图案将第一材料层图案化以形成所述多个第一切片壁。
CN201811581609.7A 2017-12-27 2018-12-24 用于限定从基底突出的鳍的长度的方法 Active CN109979814B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762610643P 2017-12-27 2017-12-27
US62/610,643 2017-12-27
US16/135,669 2018-09-19
US16/135,669 US10566207B2 (en) 2017-12-27 2018-09-19 Semiconductor manufacturing methods for patterning line patterns to have reduced length variation

Publications (2)

Publication Number Publication Date
CN109979814A CN109979814A (zh) 2019-07-05
CN109979814B true CN109979814B (zh) 2022-11-25

Family

ID=66951469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811581609.7A Active CN109979814B (zh) 2017-12-27 2018-12-24 用于限定从基底突出的鳍的长度的方法

Country Status (2)

Country Link
US (1) US10566207B2 (zh)
CN (1) CN109979814B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640655B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111834212B (zh) * 2019-04-23 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263516B1 (en) * 2014-08-12 2016-02-16 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1073112A1 (en) * 1999-07-26 2001-01-31 STMicroelectronics S.r.l. Process for the manufacturing of a SOI wafer by oxidation of buried cavities
DE10153310A1 (de) * 2001-10-29 2003-05-22 Infineon Technologies Ag Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte
KR100674982B1 (ko) * 2005-07-06 2007-01-29 삼성전자주식회사 반도체 소자의 제조방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US8026179B2 (en) * 2009-04-09 2011-09-27 Macronix International Co., Ltd. Patterning method and integrated circuit structure
KR20120062385A (ko) 2010-12-06 2012-06-14 에스케이하이닉스 주식회사 반도체 메모리 소자의 형성방법
JP2014072226A (ja) 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US8921225B2 (en) 2013-02-13 2014-12-30 Globalfoundries Inc. Method for off-grid routing structures utilizing self aligned double patterning (SADP) technology
US8927424B1 (en) * 2013-06-28 2015-01-06 International Business Machines Corporation Self-aligned patterning technique for semiconductor device features
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
US10186577B2 (en) * 2014-09-04 2019-01-22 Globalfoundries Inc. Multiple directed self-assembly material mask patterning for forming vertical nanowires
US9437481B2 (en) * 2014-12-05 2016-09-06 Globalfoundries Inc. Self-aligned double patterning process for two dimensional patterns
US10020196B2 (en) * 2015-09-24 2018-07-10 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning
US9536750B1 (en) * 2015-09-30 2017-01-03 International Business Machines Corporation Method for fin formation with a self-aligned directed self-assembly process and cut-last scheme
KR102403736B1 (ko) 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법
US20170300608A1 (en) 2016-04-19 2017-10-19 Globalfoundries Inc. Method, system and program product for sadp-friendly interconnect structure track generation
US9934970B1 (en) * 2017-01-11 2018-04-03 International Business Machines Corporation Self aligned pattern formation post spacer etchback in tight pitch configurations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263516B1 (en) * 2014-08-12 2016-02-16 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures

Also Published As

Publication number Publication date
KR20190079506A (ko) 2019-07-05
US20190198340A1 (en) 2019-06-27
US10566207B2 (en) 2020-02-18
CN109979814A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
KR102449793B1 (ko) 나노와이어 또는 나노시트 트랜지스터 디바이스의 트랜지스터 딜레이를 제어하기 위한 방법
US10304689B2 (en) Margin for fin cut using self-aligned triple patterning
WO2017053296A1 (en) Methods of forming etch masks for sub-resolution substrate patterning
US20190139767A1 (en) Method for preparing a semiconductor structure
US20140264603A1 (en) Partially isolated fin-shaped field effect transistors
US20150035064A1 (en) Inverse side-wall image transfer
CN110021519B (zh) 制造半导体装置的方法
TWI792366B (zh) 半導體裝置及其形成方法
US20150014772A1 (en) Patterning fins and planar areas in silicon
US10586736B2 (en) Hybrid fin cut with improved fin profiles
CN109979814B (zh) 用于限定从基底突出的鳍的长度的方法
US9984930B2 (en) Method for processing a carrier
US11120996B2 (en) Method for preparing a semiconductor structure
CN109119470B (zh) 边界间隔物结构以及集成
US10529570B1 (en) Method for preparing a semiconductor structure
US10332749B2 (en) Method for preparing a semiconductor pattern having semiconductor structure of different lengths
CN110783272A (zh) 鳍式场效应晶体管的截断工艺方法
KR102677929B1 (ko) 반도체 장치의 제조 방법
KR20060117018A (ko) 반도체 소자의 미세 패턴 형성 방법
US10580651B2 (en) Integration of device regions
US20200052067A1 (en) Semiconductor structure and method for preparing the same
US9978608B2 (en) Fin patterning for a fin-type field-effect transistor
EP3419047A1 (en) A method for patterning a target layer
CN109994382B (zh) 修复的掩模结构以及产生的下方图案化结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant