CN100576537C - FinFET结构及其形成方法 - Google Patents

FinFET结构及其形成方法 Download PDF

Info

Publication number
CN100576537C
CN100576537C CN200610144646A CN200610144646A CN100576537C CN 100576537 C CN100576537 C CN 100576537C CN 200610144646 A CN200610144646 A CN 200610144646A CN 200610144646 A CN200610144646 A CN 200610144646A CN 100576537 C CN100576537 C CN 100576537C
Authority
CN
China
Prior art keywords
active area
insulation layer
semiconductor substrate
field insulation
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610144646A
Other languages
English (en)
Other versions
CN1967842A (zh
Inventor
金龙成
郑泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1967842A publication Critical patent/CN1967842A/zh
Application granted granted Critical
Publication of CN100576537C publication Critical patent/CN100576537C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

公开了用于使用第一硬掩模图形来限定有源区和第二硬掩模图形来保护有源区之间的部分绝缘区，形成FinFET方法。所得场绝缘结构具有由从通过有源区的表面限定的基准面的垂直偏移区别开的三个不同区域。这三个区域将包括在由镶嵌蚀刻所得的凹陷开口中的下表面、中间表面和横向场绝缘区的剩余部分上的上表面。基准面和中间表面之间的通常对应将导致抑制或者消除在形成栅电极期间该区域中的残留栅电极材料，由此改进相邻有源区之间的电隔离并改进所得半导体器件的性能。

Description

FinFET结构及其形成方法
技术领域
示例性实施例涉及用于制造半导体器件的方法，更具体，涉及制造包括鳍型沟道区的半导体器件的方法。
背景技术
由于半导体器件的集成密度增加，用于形成传统金属氧化物半导体场效应晶体管(MOSFET)的可用面积因此减小。对于利用传统平面晶体管的半导体器件而言，更高的集成密度还导致这种器件中使用的晶体管的沟道长度的相应减小。沟道长度的减小将导致所得器件的某些参数的和/或操作特性的改进，例如，增加的操作速度。
将平面晶体管的沟道长度减小到大约100nm以下的级别，还导致降低所得器件的其他参数的和/或操作的特性。与短沟道器件相关联的一个特定问题包括由于在栅电极的相对侧上设置的相应源区和漏区之间的减小的距离所导致的增加的漏电流。解决这些问题的一种方法包括增加沟道区的掺杂度，但是，尽管趋于减小漏电流，增加的掺杂会降低晶体管的有源开关功能。结果，可由于增加的漏电流和较不稳定和一致的子阈值电压所引起的短沟道效应(SCE)而降低所得MOSFET器件的整体性能。
解决MOSFET器件的SCE问题的一种方法包括制造具有非平面沟道结构的双栅场效应晶体管，其具有在非平整的沟道的相对面上形成的两个栅。以这种方式制造的双栅场效应晶体管将展示出改进的沟道控制性能，其至少部分地归结于使用两个栅控制沟道，由此减小SCE问题。此外，当施加到双栅场效应晶体管的栅电极的电压足够将晶体管置于“开启”状态时，反转层将从由栅电极控制的非平面沟道的每个表面延伸，并将增加“开启”电流电平Ion，其可以相对于在相同表面区域中形成的传统平面晶体管而获得。
已经使用鳍(fin)沟道结构制造了场效应晶体管(在下文中，称为finFET)，用于改进所得半导体器件中的特定器件性能参数。使用finFET结构的半导体器件的一个实例包括双栅场效应晶体管，其可以使用一方法制造，该方法通过使用硬掩模蚀刻半导体衬底、使用例如氧化硅的绝缘材料填充所得凹陷、露出有源区的部分垂直和水平表面、在有源区的露出表面上形成例如薄氧化物的栅介质膜、并在栅介质膜上形成栅电极，形成有源区(在某些情况下，其还称为鳍结构)，由此提供对于所得晶体管的阈值电压的额外控制。
FinFET器件的另一实例包括集成电路场效应晶体管器件，包括衬底，该衬底包括初级表面和在初级表面上形成的有源沟道图形。该有源沟道图形可包括一系列层叠的沟道，其彼此分离以限定相邻沟道之间的至少一个隧道。然后在沟道的露出表面上形成栅电极，包括通过至少一个隧道延伸的部分露出表面。
由于FinFET的鳍的顶表面和侧表面可用作沟道区，FinFET可以提供比可以在衬底的相同表面区域中形成的传统平面晶体管更宽的有效沟道区。因此，FinFET可以提供增加的操作电流，由此提供相对于相应平面晶体管的改进的性能和/或增加的集成密度，同时还保持可接受的参数和性能特性。
使用绝缘体上硅(SOI)衬底制造许多传统FinFET，其中鳍结构与大(bulk)衬底体电绝缘。因此，不能使用体偏压有效地控制这种FinFET晶体管的阈值电压，由此使得控制所得CMOS晶体管的阈值电压的努力变的复杂。然而，如果使用传统大衬底来允许更有效的体偏压控制，漏极耗尽区的范围的所得增加可以增加结(junction)漏电流、关闭电流和结电容，由此降低半导体器件的性能。此外，在高度集成的器件中，由于短沟道效应，会有阈值电压的额外增加和关闭电流的相应增加。
与finFET相关的另一个问题是高接触阻抗。例如，传统finFET结构可包括横跨并接触鳍的顶表面而形成的位线接触。然而，由于位线接触仅接触鳍的窄的顶表面，这些位线接触的阻抗可以增加到将降低所得器件的性能的程度。可以改进鳍的配置，以增加用于形成位线接触的可用面积并减小接触阻抗。然而，重新配置鳍结构以提供额外的接触面积会增加半导体器件制造的复杂性和/或减小可以获得的集成密度的程度，由此增加费用并降低产量。
根据某些传统教导，可以增加与鳍接触的源区和漏区的尺寸，以提供更大的接触面积。然而，由于增加鳍之间的距离以容纳增大的源区和漏区，可以减小在所得finFET器件中获得的集成的整体及程度。
与制造finFET相关的另一问题是对从衬底突起的薄的鳍的损坏和/或倒塌。由于减小了鳍的宽度，这种损坏或倒塌的可能性增加。例如，根据传统工序的从衬底突起的增大的鳍初始地没有提供任何支撑或加固结构。因此，以这样的方式形成鳍导致展示出对于机械损坏的增加的易感性，并且其可导致在随后的制造工序期间的鳍结构的倒塌或损坏。
发明内容
例子实施例包括制造半导体器件的方法，其提供栅电极材料的改进的除去，特别在那些在纵向方向上分隔相邻鳍的区域中，由此允许在栅电极形成期间的减小的过蚀刻和/或减小的缺陷。根据例子实施例的方法还用于在各种衬底上制造finFET，例如绝缘体上硅(SOI)衬底或可以提供改进的体偏压控制的半导体衬底，展示出改进的操作电流和减小的接触阻抗。
例子实施例还包括其中由场绝缘材料分隔多个有源区的方法，其中沿着多个平行的纵向轴排列有源区，具有相对于沿着相邻纵向轴排列的有源区在纵向方向上偏移的沿着单个纵向轴排列的有源区，其中每个有源区通过特定场绝缘区与沿着相同轴排列的相邻有源区分隔，并且通过纵向场绝缘区与沿着每个相邻轴排列的相邻有缘区分隔；在有源区上提供第一硬掩模材料的硬掩模图形；形成露出特定场绝缘区的图形；从露出的特定场绝缘区除去场绝缘材料，以在场绝缘材料中形成开口；除去该图形；淀积第二硬掩模材料层，以填充开口；除去第二硬掩模材料的上部，以平整化表面并露出横向场绝缘区的上表面；以相对于平行纵向轴从10到90度的角度形成镶嵌图形，其露出横向场绝缘区的部分上表面；从横向场绝缘区的露出部分除去场绝缘材料，以形成由剩余部分横向场绝缘区分隔的凹陷的栅开口；除去镶嵌图形；除去第一和第二硬掩模材料，以露出三个场绝缘材料表面，其具有凹陷的栅开口中的下表面、特定场绝缘区中的中间表面以及横向场绝缘区的剩余部分中的上表面；在有源区的露出表面上形成栅介质；淀积栅电极材料层；以及构图并蚀刻栅电极材料以形成分隔的栅电极结构。
纵向方向上的偏移将典型地对应于基于例如操作设计规则、有源区的配置以及相邻有源区之间的纵向和/或横向程度(pitch)的单个有源区的长度的百分比。在多数情况下，期望纵向方向中的偏移落在25％和75％之间，例如33％或50％，使得每两行或每三行中的有源区将对准。结果，横跨单个有源区延伸的栅电极的组将不会都横跨相邻行中的最接近的有源区，例如在目标有源区的任一侧上的平行纵向轴对准的有源区延伸。
方法的例子实施例还可以包括具有主尺寸和次尺寸的有源区，主尺寸对次尺寸的比率至少是2∶1、具有通常椭圆形配置并具有100至300nm的主尺寸的有源区、具有通常椭圆形配置并具有从160至200nm的主尺寸以及从10至60nm的次尺寸的有源区。
方法的例子实施例还可以包括使用氮化硅作为第一硬掩模材料，具有在半导体材料上形成的第一硬掩模材料的硬掩模图形，以保护有源区并露出衬底的场区；从场区除去半导体材料，以形成围绕突起半导体衬底的场开口；使用绝缘材料填充场开口；然后除去绝缘材料的上部分，以平整化表面并露出硬掩模图形的上表面。
方法的例子实施例还可以包括在半导体材料的表面和第一硬掩模材料之间形成焊盘(pad)层。如果使用的话，焊盘层可以由具有至
Figure C20061014464600132
的厚度的半导体氧化物层形成。第一硬掩模材料可以是具有从
Figure C20061014464600133
至
Figure C20061014464600134
的厚度Tm1的氮化硅；以及第二硬掩模材料可以具有从
Figure C20061014464600135
至的厚度Tm2。用于形成栅电极的材料可以例如包括一或更多p型掺杂的足够级，以相对于未掺杂或传统n型栅电极材料增加功函至少0.5V。在镶嵌蚀刻期间在横向场绝缘区中形成的场开口将典型地在由有源区的上表面所限定的基准平面之下具有至少的深度，但是将小于这些区域中的场绝缘材料的深度。
方法的例子实施例还可以包括通过在突起的半导体结构的露出表面上形成氧化物层，使用绝缘材料填充场开口；在氧化物层上形成氮化硅层；并在氮化硅层上淀积至少一个氧化物材料的足够厚度，以完全填充场开口。
方法的例子实施例还可以包括从包括氮化硅、氮氧化硅和多晶硅的组中选择第二硬掩模材料。对于其阻抗在除去横向场绝缘区中的绝缘材料中所使用的蚀刻化学物质或多种化学物质的能力，来选择第二硬掩模材料，由此保护分隔沿着它们的纵向轴对齐的相邻有源区特定场绝缘区。
以上述方式处理半导体衬底的结果是，所得finFET结构将展示出三个不同的场绝缘材料表面，它们在垂直方向上从由有源区的表面所限定的基准平面偏移，在其中凹陷的栅开口中的场绝缘材料表面在基准平面之下至少
Figure C20061014464600141
在特定场绝缘区中的场绝缘材料表面从基准平面偏移至少
Figure C20061014464600142
以及横向场绝缘区的剩余部分的场绝缘表面将位于基准平面之上。例如，例子实施例将包括finFET结构，其中栅凹陷中的场绝缘材料表面在基准平面之下500至特定场绝缘区中的场绝缘材料表面从基准平面偏移至少
Figure C20061014464600144
以及横向场绝缘区的剩余部分的场绝缘表面在特定场绝缘区的表面之上至少
Figure C20061014464600145
根据所公开方法制造的例子实施例还可包括一结构，其中栅凹陷中的场绝缘材料表面在基准面之下500至特定场绝缘区中的场绝缘材表面从基准面偏移小于
Figure C20061014464600147
以及横向场绝缘区的剩余部分的场绝缘表面在特定场绝缘区的表面之上至少
方法的例子实施例还可以包括限定由场绝缘材料围绕的多个拉长的有源区，其中沿着平行的纵轴排列有源区，每个有源区通过特定场绝缘区与相邻有源区分开，并且被横向场绝缘区围绕；在有源区上提供第一硬掩模材料的硬掩模图形；形成露出特定场绝缘区的图形；从露出的特定场绝缘区除去场绝缘材料，以在场绝缘材料中形成开口；除去该图形；淀积第二硬掩模材料层以填充开口；除去第二硬掩模材料的上部，以平整化表面并露出横向场绝缘区的上表面；以对平行纵轴10至90的角度形成镶嵌图形，沿着该平行纵轴对准有源区，以露出横向场绝缘区的部分上表面；从横向场绝缘区的露出部分除去场绝缘材料，以形成由横向场绝缘区的剩余部分分开的栅凹陷；除去镶嵌图形；除去第一和第二硬掩模材料，以露出三个场绝缘材料表面，下表面在栅凹陷中，中间表面在特定场绝缘区中，上表面在横向场绝缘区的剩余部分中；在有源区的露出表面上形成栅介质；淀积栅电极材料层；以及构图并蚀刻栅电极材料以形成单独的栅电极结构。
附图说明
在下面参照附图更完整地说明在制造所公开的鳍结构和合并该结构的半导体器件的方法的例子实施例，在附图中：
图1A至16A是说明根据实例实施例的制造半导体器件的方法的透视图；
图1B至16B是沿着图1A至16A所示的一系列有源区的纵轴的B-B平面的截面图，说明根据实例实施例的制造半导体器件的方法；
图10C至16C是沿着图10A至16A所示的横向场绝缘区的纵轴的C-C平面的截面图，说明根据实例实施例的制造半导体器件的方法；
图17A、18A和22A至25A是说明根据实例实施例的制造半导体器件的方法的一系列有源区的平面图；
图17B、18B和22B至25B是沿着图17A、18A和22A至25A的线A-A’所取的截面图，沿着由单个特定场区分开的两个相邻的有源区，说明根据实例实施例的制造半导体器件的方法；
图19至21是说明根据实例实施例的在图18B和22A中说明的中间步骤的制造半导体器件的方法的步骤的截面图；
图26A是根据实例实施例所制造的半导体器件的镶嵌区的平面图；
图26B是通过沿着线B-B’所取的在图24A中说明的结构的截面图；以及
图27是具有在其上形成栅电极的部分有源区的正交图，具有所指的基准尺寸。
应理解，这些图旨在说明特定例子实施例的方法和材料的通常特性，以支持在下面提供的文本说明书。然而，这些附图不是按照比例的，并不精确地反映任何给定实施例的特性，并且不应该被解释为限定或者限制权利要求的范围内的实施例的数值或特征的范围。特别地，为了清楚起见可以减小或放大层或区域的相对厚度和位置。在不同的图中使用相似或相同的参考标号，旨在指示相似或着相同的元件或特性的存在。
具体实施方式
下面，将参照附图更全面地说明例子实施例，在附图中示出例子结构和制造这种结构的处理步骤。本领域技术人员将理解，所关联的数字仅仅是说明性的，其他实施例可以采用许多不同的形势。因此，下面的权利要求书不应被构建为显著与例子实施例。提供这些例子实施例使得本发明是完整的和完全的，并完全地将由实例实施的概念传达给本领域技术人员。当然，基于在本公开中提供的教导，根据传统知识，其他相关实施例对于本领域人员是显而易见的，并且被包括旨在与在此详述的例子实施例一致地扩展。
应理解，尽管在此使用术语第一、第二等来描述各种元件，这些序数指定仅用于更清楚地在元件之间区分，并且不应理解为限制这些术语。例如，仅仅指定“第一”元件为“第二”元件不在所指的结构中造成任何材料或者实质的变化，或者背离在此公开的例子实施例的范围。此外，如在此使用，术语“和/或”指示可以使用的一个或多个相关列项的任何或者所有组合。
应理解，当元件被称为在另一元件“之上”或“相邻”时，可以存在中间结构，例如，有源区被称为“相邻”，尽管被场绝缘区分开，反过来，这可以包括多个绝缘材料的结构。相反地，当元件被称为在另一元件“直接之上”或者“直接相邻”时，该语言应被理解为指示没有中间元件。
在此使用的术语仅仅是为了描述特定例子实施例的目的，不旨在限定本发明的例子实施例。如在此使用，单数形势“a”、“an”和“the”通常应被理解为也包括复数形式，除非上下文清楚地指示这种复数形式是显然不可能的。还应理解，当在此使用时，术语“comprises”、“comprising”、“includes”和/或“including”指示所述特性、数字、步骤、操作、单元、组件和/或群的存在，但是不排除一个或更多其他特性、数字、步骤、操作、单元、组件和/或群的存在或增加。
还应理解，在某些替换实现中可以在附图或所描述的相应上下文中反映的顺序出现功能/处理。例如，在两个连续的图中所反映的结构变化实际上可以基本上同时地执行，某些时候可以以相反的顺序执行，和/或基于所包括的功能/操作以及相应说明的上下文，不反映其间的步骤。
根据例子实施例的半导体器件可以是具有鳍结构的场效应晶体管(在下文，称为finFET)，其中鳍用作沟道区和/或形成部分存储器件单元。存储器件可以是随机存取存储器，例如，动态随机存取存储器(DRAM)、相变随机存取存储器(PRAM)、阻抗随机存取存储器(RRAM)、铁电随机存取存储器(FeRAM)和/或NOR型闪存，或者任何其他能够使用finFET结构的半导体器件。
如图1A和1B所示，在半导体衬底100的表面上形成例如氮化硅的硬掩模材料102的层。如图2A和2B所示，然后使用例如传统光刻工序构图硬掩模材料层，然后典型地使用适宜的等离子体蚀刻工序蚀刻硬掩模材料层以除去露出的部分，以形成第一硬掩模图形102a。如图3A和3B所示，然后该硬掩模图形102a用作蚀刻掩模，用于除去半导体衬底100的上部，以限定从半导体衬底100a的残留部分向上突起或延伸的有源区104。在完成蚀刻之后，每个有源区104将通过凹陷区106与相邻有源区分开。
如图4A和4B所示，然后使用绝缘材料或者一系列绝缘材料来填充凹陷区106，以形成分开并电绝缘相邻有源区104的场区108。然后使用例如化学机械抛光(CMP)工序除去场区108的上部，以露出有源区104的上表面，并且形成适于后续处理的平整的表面。因此，所得结构的表面包括有源区104的图形，每个有源区被场绝缘区108所围绕。
如图5A和5B所示，然后在有源区104和场绝缘区108的表面上形成接触型掩模图形110。接触型掩模图形110包括开口图形，其露出场绝缘区108的表面上的一系列区域，即，特定场绝缘区。特定场绝缘区是在沿着公共纵轴对齐的相邻有源区之间的场绝缘区108的那些区域，与沿着单独的但是平行的纵轴对齐的相邻有源区104之间的横向场绝缘区相反。
如图6A和6B所示，使用接触型掩模图形110，从特定场绝缘区除去场绝缘区108的上部，以在场绝缘区108a的剩余部分中形成凹陷区112的图形。尽管凹陷区112示为具有通常等于第一硬掩模图形102a的剩余厚度的深度，本领域人员应理解，基于用于确保整个半导体衬底的足够的除去深度和/或说明露出额外衬底的加载问题的多个因素，该凹陷的深度可以比第一硬掩模图形的深度更大或者更小，所述因素包括例如所使用材料、所使用的蚀刻化学物质、对于露出的材料的蚀刻选择性以及过蚀刻的量。期望在大多数情况下，凹陷区112的深度在第一硬掩模图形102a的厚度的大约±
Figure C20061014464600181
的范围内，尽管在某些情况下，更大的偏离是可接受的，或者更小的偏离是优选的。如图7A和7B所示，然后除去接触型图形110，并制备用于其他处理的衬底。
如图8A和8B所示，然后在图7A所示的衬底的表面上将至少一个第二硬掩模材料114的层淀积到足以使用第二硬掩模材料填充凹陷区112的深度。典型地对于第二硬掩模材料与第一硬掩模图形的兼容性来选择第二硬掩模材料，例如，提供与随后用来除去部分场绝缘区108a的镶嵌蚀刻化学品相似的蚀刻阻抗，并且可以是用于形成第一硬掩模的相同材料。如图9A和9B所示，然后除去第二硬掩模材料的上部，以形成由填充凹陷区112的第二硬掩模材料114的那些部分构成的第二硬掩模图形114a，露出第一硬掩模图形102a的上表面并露出场绝缘区108a的剩余部分的上表面。使用CMP工序除去第二硬掩模材料的上部，由此提供用于后续处理的平整的表面。
如图10A至10C所示，然后在图9A所示的结构的表面上形成镶嵌图形116，以限定将由于后续的形成栅介质层和栅电极而被除去的场绝缘区108a的那些区域。如图10B所示，由镶嵌图形116露出部分第一硬掩模图形102a和第二硬掩模图形114a。如图11A至11C所示，然后蚀刻场绝缘区108a的露出部分，以在相邻有源区104之间的横向场绝缘区中形成多个凹陷区118，如图11C。然而，如图11B所示，由第二硬掩模图形114a保护的特定场绝缘区中的残留场绝缘区108b的那些部分，因此在蚀刻工序期间不被除去。如图12A至12C所示，然后除去镶嵌图形116，并制备用于后续工序的衬底表面。
如图13A至13C所示，然后除去第一硬掩模图形102a和第二硬掩模图形114a，以分别露出有源区104和场绝缘区108b的特定场绝缘区的上表面。然后，在有源区104的露出表面上形成单层或多层栅介质(未示出)，包括由凹陷区118露出的上表面和侧表面。
如图14A至14C所示，然后将栅电极层120形成为足以填充凹陷区118的厚度并且横跨有源区104和场绝缘区108b的其他露出表面延伸。如图15A和15C所示，然后在栅电极层120上形成栅电极图形122，以保护将变为栅电极的栅电极层的那些部分。如图16A至16C所示，然后使用适宜的蚀刻来除去由栅电极图形122露出的部分栅电极层120，以形成栅电极120a。在蚀刻完成之后，除去栅电极图形122，并制备用于额外处理的衬底。
在图17A中说明了形成上述结构的方法的例子实施例，在淀积和平整化场绝缘材料108之后，对应于上述图4A的器件的显微照像(photomicrograph)。在图17B中说明沿着线A-A’横跨两个对齐的有源区104的截面。根据例子实施例的衬底的处理在图18A和18B中继续，在图18A和18B中形成接触型图形110以露出沿着单个轴对齐的相邻有源区之间的那些特定场绝缘区。
在图17A所示的例子实施例中，有源区104沿着它们的主(纵向)轴具有大约180nm的尺寸，以及沿着它们的次(横向)轴有大约50nm的尺寸。第一硬掩模图形102a包括在具有大约
Figure C20061014464600201
的厚度的焊盘(pad)氧化物层上形成的大约
Figure C20061014464600202
的SiN。该第一硬掩模图形用于在沟槽蚀刻期间保护有源区104的上表面，在该沟槽蚀刻期间，除去大约
Figure C20061014464600203
厚度的原始衬底材料100，以在衬底的残留上部中限定拉长的有源区104结构。然后可以使用薄的焊盘氧化物层和氮化硅衬垫(liner)来保护露出的半导体表面。然后可以使用一种或多种绝缘材料填充沟槽的剩余部分，例如，使用3000至
Figure C20061014464600204
的氧化硅，然后平整化以露出由场绝缘材料围绕的第一硬掩模图形的上侧壁。
如图18A和18B所示，然后形成光刻胶图形110以露出相邻有源区104之间的部分场绝缘材料。由于被除去的场绝缘材料的量不是特别大，光刻胶层可以相对薄，例如大约
Figure C20061014464600205
取决于所采用的曝光系统、阻抗成分和蚀刻化学物，以提供改进的尺寸控制。
尽管称为“接触型”掩模，本领域技术人员可理解，在器件制造处理的该阶段，没有使用该掩模形成接触。而是，如在此使用，“接触型”指横跨衬底表面形成的相对小的开口的所得阵列，以及其相似于随后形成的接触图形。
此外，尽管是用单个掩模形成该图形，基于在下结构和可用掩模的结构，根据实例实施例的“接触型”掩模实际上表示两个或更多组合曝光，以获得期望的开口结构。相似地，光刻胶经历额外的处理，以获得或保持优选的临界尺寸。所形成的开口通常是圆形或椭圆的，并典型地包括相邻有源区104的端部，同时限制进入有源区的平行的行之间的场绝缘区108的程度。
图19-21说明使用接触型图形110在场绝缘区108a的残留部分中形成凹陷区112，并对应于上述的图6A-8A。如图22A和22B所示，然后使用绝缘材料填充凹陷区112，该绝缘材料例如氮化硅，其提供比场绝缘材料更大的蚀刻阻抗。然后平整化所得结构，以提供不同种类的表面，包括用于形成有源区104、残留场绝缘区108a和第二硬掩模图形114a的第一硬掩模图形102a。
如图19所示，从特定场绝缘区除去用以形成凹陷区112的场缘材料的厚度通常对应于第一硬掩模图形102a的厚度，在例子实施例中例如大约
Figure C20061014464600211
如图20所示，然后例如使用灰化工序和/或湿法工序除去光刻胶图形110，以制备用于额外处理的衬底。如图21所示，然后将第二硬掩模材料层114淀积为足以填充凹陷区112的厚度。在形成第二硬掩模中使用的材料是对后续的用于开口场绝缘区中的凹陷区118蚀刻工序显示出良好阻抗的材料。
例如在该例子实施例中，如果场绝缘区是氧化硅，第二硬掩模材料可以是大约
Figure C20061014464600212
的氮化硅、多晶硅或其他材料，其将提供对场绝缘材料的足够的时刻选择性。选择相同的第一和第二硬掩模材料将导致简化后续的除去，但是如果后续的处理是或者可以适用于顺序地或者基本同时地除去两个硬掩模图形而没有对于在下结构的不可接受的损坏级别，可以使用不同的材料。
如图23A和23B所示，然后形成镶嵌图形116以限定场绝缘区108a的那些区域，其将被除去以形成有源区104的凹陷相邻部分。如图24A和24B所示，使用镶嵌图形116，除去部分场绝缘区108a以形成第二场绝缘区108b，在该场绝缘区108b中形成具有小于有源区104的整个高度的深度的凹陷。基于镶嵌图形116的相对对准，有源区104和轴在对准的有源区的相邻组之间偏移，镶嵌图形116的某些开口部分将导致露出至少某些特定绝缘区，其形成在沿着单个轴对齐的有源区104的组的相邻一个之间。
在图26A和26B中说明这些不同区域之间的关系。如图26A所示，在形成凹陷区118期间，相邻有源区104之间的特定绝缘区，以及部分场绝缘区108a，可以露出到镶嵌图形116的开口区域116a中的蚀刻化学品，该开口区域例如可以具有大约35-45nm的间隔宽度，其可以例如具有大约85-95nm的宽度的光刻胶线，即，图形线大约是相应交替间隔的宽度的两倍。后续的除去镶嵌图形116、第一硬掩模图形102a和第二硬掩模图形114a将制造在图25A和25B中所说明的结构。
由于在特定绝缘区中增加的材料展示出对用于形成凹陷118的蚀刻化学品更大的阻抗，在整个蚀刻中，有源区104之间的材料保持其基本整个厚度。在图24B和25B中说明的例子实施例中，凹陷区118的深度可以是场绝缘区108的深度的大约50％，在该情况下大约1500至
Figure C20061014464600221
然而，本领域技术人员将理解，需要时可以修改这些尺寸，以补偿各种因素，包括例如更严格或较不严格的设计规则、参数化特性、材料和/或蚀刻选择性的变化。
如图26B所示，使用两个硬掩模图形产生具有三个独特表面208a、208b和208c的结构，如在图26A指示的沿着线B-B’所取的截面中反映。上表面208a对应于在形成凹陷区118期间没有被除去的那部分场绝缘区108b。下表面208c对应于在蚀刻之后和形成栅介质层和栅电极层之前的凹陷区118的底部。中间表面208b对应于除去第二硬掩模掩模之后的特定场绝缘区中的表面。
这三个绝缘表面208a、208b、208c的相对水平面可以通过它们从对应于有源区104的上表面的基准平面P的各个垂直偏移来限定。如图26B所示，当除去第一硬掩模图形102a时，相对于场绝缘区108b的周围未蚀刻部分，将有源区104的露出表面蚀刻距离基准平面P的垂直偏移距离Lf。
相反地，除去部分场绝缘区108b以形成凹陷区118将会生成表面208c，其相对于基准平面P凹陷垂直偏移距离Ld。然而，通过除去第二硬掩模图形114a而露出的中间表面208b，经受初始截短(abbreviate)或部分蚀刻，然后被保护不受稍后用于除去场绝缘材料的其他部分的蚀刻的影响。结果，中间表面208b可以展示出在相对于基准平面P的正或负垂直方向上的垂直偏移距离，但是在任何情况下，该垂直偏移距离的大小将小于与其他表面208a、208c相关联的垂直偏移Lf和Ld的大小。例如，中间表面208b可以与基准面P偏移小于或者甚至小于并通常在正垂直方向，即相对于基准面P向上偏移，或者从特定场绝缘区抑制或者消除残留栅电极材料。
如图27所示，在例子实施例中使用的基本场效应晶体管结构将包括拉长的薄体有源区104，具有沿着次轴的厚度Tb，从衬底100a的残留部分延伸。有源区104被场绝缘区108b的残留部分所围绕，并被掺杂以提供具有深度xj的沟道区。有源区还部分地被栅介质层(未示出)和栅电极120a所覆盖，该栅电极120a具有栅长度Lg并沿着有源区的垂直表面延伸以限定鳍高度Hf，该鳍高度Hf通常对应于在镶嵌蚀刻期间在场绝缘区中形成的开口118的深度。如虚线所示，以虚像示出场绝缘区和栅电极的一部分，以更好地说明在下结构。
可以在各种器件，例如存储器件的制造方法中使用根据本发明的例子实施例的自对准局部镶嵌(“SLD”)。形成第二硬掩模图形将导致增加栅电极的后续形成的未对准(M/A)，即M/A余量。当然，在某些实施例中，M/A余量可以以比在传统图像中容差的M/A余量高100％数量级增长，这将保持所得器件的产量和性能。
例如，如上所述，形成为包括相邻有源区104的相对端的通常圆形或椭圆形的开口可以用于限定保护区，该保护区包括特定场绝缘区和沿着有源区延伸的环绕横向场绝缘区的某些部分。过大的椭圆开口允许增加的M/A余量，其基于将协作以形成半导体器件的功能部分的特定元件的临界尺寸(CD)，可以在28-30nm的数量级上。该改进的M/A余量还可以用来扩展ArF图像系统的效用并延迟需要采用浸没ArF光刻来获得适宜的图像解析度，由此改进产量和/或减小制造成本。
使用根据例子实施例的方法可以合并到使用低压公共集电极(“LVCC”)结构的凹陷单元阵列晶体管(“RCAT”)和矛状(spear-shaped)凹陷单元阵列晶体管(“SRCAT”)，并操作为提供展示出减小的漏电流和改进的子阈值性能并同时还提供比在相同衬底的表面面积中形成的传统平面器件更满意的和/或改进的“开启”电流性能的结构。
本领域技术人员将理解，对于由根据例子实施例的方法所包括的有源区和栅电极的相对指向没有特别的限制。然而，近来，通过其中对准的有源区的组的平行轴相对于栅电极从垂直定向偏移例如20°和35°之间的角度θ的结构，获得了更高的集成密度。由于设计规则减小，通过当前方法的例子实施例提供的增加的M/A将变得更加重要，由此即使由于下一代器件的生产减小了临界尺寸，改进或保持产量和器件可靠性。
应理解，根据例子实施例的方法还可以引入其他技术，来进一步改进所得器件的性能。例如，并非传统n掺杂多晶硅栅电极材料，可以掺杂其他材料以改进阈值电压控制。一个这种材料是p+掺杂的多晶硅，其可以增加n沟道晶体管的阈值电压达0.8V或更多。可以将使用CMOS器件中的栅电极的差分掺杂的功函工程用来提供p沟道和n沟道的增加的阈值电压。相似地，使用适宜的半导体衬底将允许使用体偏压技术，用于阈值电压的改进的控制。
特定场区中的残留场绝缘材料的存在，特别是达到其重叠一个或两个相邻有源区104的端部分并包括具有相对小的，如果有的话，从由有源区104的表面限定的基准面P垂直偏移的表面208b的程度，改进所得器件的性能。该改善部分地由于减小或消除相邻有源区104之间的无关的“栅电极”结构的形成。
因此，相对于根据其中相邻有源区的相对端部分地由“栅电极”结构围绕的传统方法形成的器件，所得器件将趋于展示减小的漏电流。因此，此外可改进所得器件的功能性能和可靠性。

Claims (31)

1.一种在半导体衬底上形成FinFET的方法，包括：
在衬底上提供第一硬掩模材料层的硬掩模图形，以限定多个有源区；
形成由场绝缘材料分隔的多个有源区，其中沿着多个平行纵向轴排列有源区，具有
相对于沿着相邻纵向轴排列的有源区在纵向方向上偏移的沿着单个纵向轴排列的有源区，
其中沿着单个纵向轴排列的每个有源区与相邻有源区通过特定场绝缘区分隔，并且
其中每个沿着第一纵向轴排列的有源区与沿着相邻纵向轴排列的相邻有源区通过横向场绝缘区分隔；
形成露出特定场绝缘区的图形；
从露出的特定场绝缘区除去场绝缘材料，以在场绝缘材料中形成开口；
除去所述图形；
淀积第二硬掩模材料层，以填充开口；
除去第二硬掩模材料层的上部，以平整化表面并露出横向场绝缘区的上表面；
以相对于平行纵向轴从10到90度的角度形成镶嵌图形，以露出部分横向场绝缘区；
从横向场绝缘区的露出部分除去场绝缘材料的部分厚度，以形成由剩余部分横向场绝缘区分隔的凹陷开口；
除去镶嵌图形；
除去第一和第二硬掩模材料层，以露出三个场绝缘材料表面，该三个场绝缘材料表面包括
凹陷的栅开口中的下表面，
特定场绝缘区中的中间表面，以及
横向场绝缘区的剩余部分中的上表面；
在有源区的露出表面上形成栅介质；
淀积栅电极材料层；以及
构图并蚀刻栅电极材料，以形成栅电极。
2.如权利要求1的在半导体衬底上形成FinFET的方法，其中：
有源区被拉长，并包括主尺寸和次尺寸，主尺寸和次尺寸的比至少是2∶1。
3.如权利要求2的在半导体衬底上形成FinFET的方法，其中：
拉长的有源区是椭圆形，并具有100至300nm的主尺寸。
4.如权利要求3的在半导体衬底上形成FinFET的方法，其中：
拉长的有源区是椭圆形，并具有160至200nm的主尺寸和10至60nm的次尺寸。
5.如权利要求1的在半导体衬底上形成FinFET的方法，其中：
第一硬掩模材料层是氮化硅。
6.如权利要求1的在半导体衬底上形成FinFET的方法，还包括：
在半导体衬底的主表面上形成第一硬掩模材料层；
形成露出部分第一硬掩模材料层的光刻胶图形；
蚀刻第一硬掩模材料的露出部分，以露出部分半导体衬底并形成第一硬掩模图形；
蚀刻半导体衬底的露出部分，以限定从半导体衬底的残留部分延伸并被场开口分隔的有源区；以及
除去所述光刻胶图形。
7.如权利要求6的在半导体衬底上形成FinFET的方法，还包括：
使用绝缘材料填充场开口；以及
除去绝缘材料的上部，以平整化表面并露出硬掩模图形的上表面。
8.如权利要求6的在半导体衬底上形成FinFET的方法，还包括：
在半导体材料的表面和第一硬掩模材料之间形成焊盘层。
9.如权利要求8的在半导体衬底上形成FinFET的方法，其中：
焊盘层是具有
Figure C2006101446460004C1
至
Figure C2006101446460004C2
的厚度的半导体氧化物层；
第一硬掩模材料是具有从
Figure C2006101446460004C3
至
Figure C2006101446460004C4
的厚度Tm1的氮化硅；以及
第二硬掩模材料具有从至
Figure C2006101446460004C6
的厚度Tm2。
10.如权利要求1的在半导体衬底上形成FinFET的方法，还包括：
使用足够的p型掺杂剂掺杂栅电极材料，以相对于n掺杂的栅电极材料增加功函至少0.5V。
11.如权利要求10的在半导体衬底上形成FinFET的方法，还包括：
使用所述p型掺杂剂充分地掺杂栅电极材料，以相对于所述n掺杂的栅电极材料增加功函至少0.8V。
12.如权利要求6的在半导体衬底上形成FinFET的方法，还包括：
形成到半导体衬底的残留部分的电连接，用于建立足够改变阈值电压的体偏压。
13.如权利要求6的在半导体衬底上形成FinFET的方法，其中：
场开口具有在由有源区的表面所限定的基准面之下的至少
Figure C2006101446460004C7
的深度。
14.如权利要求6的在半导体衬底上形成FinFET的方法，其中：
凹陷开口具有场开口深度的百分之40至百分之75的深度。
15.如权利要求14的在半导体衬底上形成FinFET的方法，其中：
所述凹陷开口具有所述场开口深度的百分之45至百分之55的深度。
16.如权利要求7的在半导体衬底上形成FinFET的方法，其中使用绝缘材料填充场开口还包括：
在突起的半导体结构的露出表面上形成氧化物层；
在氧化物层上形成氮化硅层；以及
在氮化硅层上淀积足以完全填充场开口的厚度的至少一个氧化物材料。
17.如权利要求1的在半导体衬底上形成FinFET的方法，其中：
第二硬掩模材料选自包括氮化硅、氮氧化硅和多晶硅的组。
18.如权利要求1的在半导体衬底上形成FinFET的方法，其中：
三个场绝缘材料表面的每一个在垂直方向上从由有源区的表面所限定的基准面偏移，并且进一步其中：
下表面位于基准面之下；
上表面位于基准面之上；以及
中间表面在所述垂直方向上位于所述下表面与所述上表面之间。
19.如权利要求18的在半导体衬底上形成FinFET的方法，其中：
下表面在基准面之下500至
中间表面从基准面偏移不超过
Figure C2006101446460005C2
上表面在中间表面之上至少
Figure C2006101446460005C3
20.如权利要求19的在半导体衬底上形成FinFET的方法，其中：
下表面在基准面之下500至
Figure C2006101446460005C4
以及
中间表面从基准面偏移不超过
Figure C2006101446460005C5
21.如权利要求19的在半导体衬底上形成FinFET的方法，其中：
中间表面在基准面之上。
22.一种在半导体衬底上形成FinFET的方法，以下面的顺序：
在半导体衬底上提供具有厚度Tm1的来自第一硬掩模材料层的硬掩模图形；
限定由场绝缘材料围绕的多个拉长的有源区，其中沿着纵向轴排列有源区，每个有源区通过特定场绝缘区与相邻有源区分隔开，并被横向场绝缘区包围；
形成露出特定场绝缘区和相邻于特定场绝缘区的有源区的端部分的图形；
从露出的特定场绝缘区除去场绝缘材料的部分厚度，以在场绝缘材料中形成具有深度Do的开口；
除去该图形；
淀积具有厚度Tm2的第二硬掩模材料层，其中Tm2≥Do；
除去第二硬掩模材料层的上部，以平整化表面并露出横向场绝缘区的上表面；
以相对于平行纵向轴的偏移角θ形成镶嵌图形，以露出部分横向场绝缘区；
从横向场绝缘区的露出部分除去场绝缘材料的部分厚度，以形成由横向场绝缘区的剩余部分分隔的栅凹陷，并露出有源区的表面部分；
除去镶嵌图形；
除去第一和第二硬掩模材料层，以露出三个场绝缘材料表面，该三个场绝缘材料表面包括
栅凹陷中的下表面，
特定场绝缘区中的中间表面，以及
横向场绝缘区的剩余部分上的上表面；
在有源区的露出表面部分上形成栅介质；
淀积栅电极材料层；以及
构图并蚀刻栅电极材料，以形成栅电极结构。
23.如权利要求22的在半导体衬底上形成FinFET的方法，其中：
第一和第二硬掩模材料层是氮化硅；以及
满足表达式Tm1≥Do。
24.如权利要求22的在半导体衬底上形成FinFET的方法，其中：
偏移角θ从15至30度。
25.如权利要求22的在半导体衬底上形成FinFET的方法，其中形成露出特定场绝缘区和相邻于特定场绝缘区的有源区的端部分的图形还包括：
处理图形以保持临界尺寸。
26.如权利要求22的在半导体衬底上形成FinFET的方法，其中形成露出特定场绝缘区和相邻于特定场绝缘区的有源区的端部分的图形还包括：
形成光刻胶层；
执行第一曝光，以限定具有第一定向的线和间隔；
执行第二曝光，以限定具有第二定向的线和间隔，其中第一和第二定向偏移至少45度；以及
在第一和第二曝光之后，显影光刻胶层，以获得图形。
27.如权利要求26的在半导体衬底上形成FinFET的方法，其中：
其中第一和第二定向偏移小于90度。
28.一种FinFET结构，包括：
第一组有源区，从半导体衬底突起，沿着第一纵向轴对准并通过特定场绝缘区与相邻有源区分隔；
第二组有源区，通过横向场绝缘区与第一组有源区分隔，并沿着第二纵向轴对准，并且通过所述特定场绝缘区与相邻有源区分隔，其中第一和第二纵向轴平行，并且进一步其中第二组有源区在纵向方向上从第一组有源区偏移，包括所述特定场绝缘区和所述横向场绝缘区的场绝缘区上面包括平行于基准面的第一到第三表面，该基准面由第一组和第二组有源区的上表面来限定，所述场绝缘区还包括第一和第二凹部，该第一和第二凹部具有所述第一和第二表面，所述第一表面位于基本与所述基准面相同的高度，而所述第二表面位于低于所述第一表面的高度，所述第三表面位于高于所述第一表面的高度，所述第一凹部沿着纵向布置在所述第一组有源区之间以及所述第二组有源区之间，而所述第二凹部沿着垂直于所述纵向的方向布置在所述第一和第二组有源区之间，从而部分地暴露所述第一和第二组有源区的侧壁；并且
多个栅电极，跨越第一和第二组有源区延伸，该栅电极被配置为使得至少某些横跨第一组的有源区延伸的栅电极将横跨分隔第二组中的相邻有源区的所述特定场绝缘区延伸；
其中所述栅电极上面具有对应于所述第二凹部的突起区域。
29.如权利要求28的FinFET结构，其中：
所述突起区域配置为在基准面之下并沿着所述第一和第二组有源区的所述部分暴露的侧壁延伸，突起区域在基准面之下延伸至少
Figure C2006101446460008C1
30.如权利要求28的FinFET结构，其中：
每个有源区被两个栅电极横跨，每个栅电极包括两个在基准面之下并沿着有源区的相对侧壁延伸的突起区域，突起区域在基准面之下延伸至少
Figure C2006101446460008C2
并通过部分横向场绝缘区彼此电隔离。
31.如权利要求28的FinFET结构，其中：
栅电极由p型材料形成。
CN200610144646A 2005-11-14 2006-11-10 FinFET结构及其形成方法 Expired - Fee Related CN100576537C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050108796A KR100653712B1 (ko) 2005-11-14 2005-11-14 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들
KR1020050108796 2005-11-14
US11/508,992 2006-08-24

Publications (2)

Publication Number Publication Date
CN1967842A CN1967842A (zh) 2007-05-23
CN100576537C true CN100576537C (zh) 2009-12-30

Family

ID=37732028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610144646A Expired - Fee Related CN100576537C (zh) 2005-11-14 2006-11-10 FinFET结构及其形成方法

Country Status (3)

Country Link
US (2) US7488654B2 (zh)
KR (1) KR100653712B1 (zh)
CN (1) CN100576537C (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090065754A (ko) * 2007-12-18 2009-06-23 주식회사 동부하이텍 반도체 소자 및 그 제조방법
KR100912965B1 (ko) * 2007-12-24 2009-08-20 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US9190494B2 (en) * 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US7808042B2 (en) 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
US7608495B1 (en) * 2008-09-19 2009-10-27 Micron Technology, Inc. Transistor forming methods
US8202780B2 (en) * 2009-07-31 2012-06-19 International Business Machines Corporation Method for manufacturing a FinFET device comprising a mask to define a gate perimeter and another mask to define fin regions
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
KR101929478B1 (ko) * 2012-04-30 2018-12-14 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
US8716094B1 (en) * 2012-11-21 2014-05-06 Global Foundries Inc. FinFET formation using double patterning memorization
KR101983633B1 (ko) 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN103296022B (zh) * 2012-12-21 2016-04-20 上海中航光电子有限公司 显示面板的开关电路及显示面板
KR102193674B1 (ko) 2014-01-22 2020-12-21 삼성전자주식회사 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
CN105513944B (zh) * 2014-09-26 2018-11-13 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN106206461A (zh) 2015-04-30 2016-12-07 联华电子股份有限公司 半导体结构
TWI547983B (zh) * 2015-05-27 2016-09-01 旺宏電子股份有限公司 半導體元件及其製造方法
CN108091611B (zh) * 2016-11-23 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
EP3404703A1 (en) * 2017-05-15 2018-11-21 IMEC vzw A method for forming vertical channel devices
EP3404707A1 (en) * 2017-05-15 2018-11-21 IMEC vzw Method for forming interconnected vertical channel devices and semiconductor structure
CN116133368A (zh) * 2021-08-12 2023-05-16 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6967807B2 (en) * 2003-08-18 2005-11-22 Seagate Technology Llc Selecting physical cylinders in a disc drive employing discs with pre-written servo patterns
US6876042B1 (en) * 2003-09-03 2005-04-05 Advanced Micro Devices, Inc. Additional gate control for a double-gate MOSFET
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
ATE306821T1 (de) * 2003-09-18 2005-11-15 Pm Int Ag Pulver zum ansatz für eine probiotische joghurtspeise
KR100505712B1 (ko) * 2003-10-22 2005-08-02 삼성전자주식회사 리세스 채널 어레이 트랜지스터의 제조 방법
KR100506460B1 (ko) * 2003-10-31 2005-08-05 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100574340B1 (ko) * 2004-02-02 2006-04-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
KR100642632B1 (ko) * 2004-04-27 2006-11-10 삼성전자주식회사 반도체소자의 제조방법들 및 그에 의해 제조된 반도체소자들

Also Published As

Publication number Publication date
US20090121292A1 (en) 2009-05-14
US7902607B2 (en) 2011-03-08
KR100653712B1 (ko) 2006-12-05
US20070111455A1 (en) 2007-05-17
CN1967842A (zh) 2007-05-23
US7488654B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
CN100576537C (zh) FinFET结构及其形成方法
US9634012B2 (en) Method of forming active patterns, active pattern array, and method of manufacturing a semiconductor device
JP5176180B2 (ja) 縦型のｕ字形トランジスタを有するｄｒａｍセル
KR100763330B1 (ko) 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자
US8372715B2 (en) Vertical channel transistors and methods for fabricating vertical channel transistors
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
US7749844B2 (en) Method for fabricating semiconductor device having vertical-type channel
KR102596497B1 (ko) 반도체 장치 및 그 제조 방법
US11678478B2 (en) Semiconductor devices
US7061040B2 (en) Memory device
JP5718585B2 (ja) 半導体装置及びその製造方法、並びにデータ処理システム
US9318494B2 (en) Methods of forming positioned landing pads and semiconductor devices including the same
US20140227851A1 (en) Semiconductor device and method for manufacturing the same
US7745290B2 (en) Methods of fabricating semiconductor device including fin-fet
US9530840B2 (en) Semiconductor device including a wall oxide film and method for forming the same
JP2008021828A (ja) 半導体装置の製造方法
CN113437071B (zh) 半导体存储装置及其制作工艺
TWI443778B (zh) 半導體元件的單元接觸和位元線的製作方法
US20210057288A1 (en) Semiconductor device and method of fabricating the same
US11068635B2 (en) Method of designing a mask and method of manufacturing a semiconductor device using the same
JP2007142408A (ja) コンタクトタイプマスクパターンを用いたローカルダマシンＦｉｎＦＥＴＳを製造する方法（ＭＥＴＨＯＤＳＯＦＦＡＢＲＩＣＡＴＩＮＧＬＯＣＡＬＤＡＭＡＳＣＥＮＥＦｉｎＦＥＴＳＵＳＩＮＧＣＯＮＴＡＣＴＴＹＰＥＭＡＳＫＰＡＴＴＥＲＮ）
CN215342596U (zh) 半导体存储装置
US20220384191A1 (en) Dynamic random access memory and method for forming the same
US7060561B2 (en) Method for fabricating memory device
CN113471194A (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20141110

EXPY Termination of patent right or utility model