CN113471194A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN113471194A
CN113471194A CN202110837426.2A CN202110837426A CN113471194A CN 113471194 A CN113471194 A CN 113471194A CN 202110837426 A CN202110837426 A CN 202110837426A CN 113471194 A CN113471194 A CN 113471194A
Authority
CN
China
Prior art keywords
active
length
memory device
semiconductor memory
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110837426.2A
Other languages
English (en)
Other versions
CN113471194B (zh
Inventor
张钦福
童宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202110837426.2A priority Critical patent/CN113471194B/zh
Priority to CN202310999846.XA priority patent/CN117038666A/zh
Publication of CN113471194A publication Critical patent/CN113471194A/zh
Priority to US17/516,713 priority patent/US11784184B2/en
Application granted granted Critical
Priority to US18/239,720 priority patent/US20230411387A1/en
Publication of CN113471194B publication Critical patent/CN113471194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体存储装置,包括衬底、有源结构、浅沟渠隔离以及多个字线。有源结构设置于衬底内,并包括多个第一有源片段以及多个第二有源片段,各个第一有源片段以及各个第二有源片段相互平行地朝着第一方向延伸,第二有源片段设置在所有的第一有源片段外侧。浅沟渠隔离设置于衬底内,环绕有源结构并包括多个第一部分以及多个第二部分。字线相互平行地沿着第二方向延伸并设置于所述衬底内。所述字线中至少两条仅与所述第二有源片段交错,或者至少一条不穿过任何第二部分。藉此,可有效地避免字线与位线直接导通。

Description

半导体存储装置
技术领域
本发明涉及一种半导体存储装置,尤其是涉及一种包括有源结构以及浅沟渠隔离的半导体存储装置。
背景技术
随着半导体装置微小化以及集成电路的复杂化,组件的尺寸不断地减小,结构亦不断地变化,因此,维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中,多半是在衬底上定义出多个有源区域作为基础,再于所述有源区域上形成所需组件。一般来说,有源区域为利用光刻及蚀刻等制作工艺在衬底上所形成多个图案,但在尺寸微缩的要求下,有源区域的宽度逐渐缩减,而各个有源区域之间的间距也渐缩小,使得其制作工艺也面临许多限制与挑战,以至于无法满足产品需求。
发明内容
本发明之一目的在于提供一种半导体存储装置,其设置于外侧的字线系作为虚设字线,以保护设置于内侧的字线,避免设置于内侧的字线透过有源结构而与后续形成的位线直接导通。在此设置下,本发明之半导体存储装置可达到较为优化的组件效能。
为达上述目的,本发明之一实施例提供一种半导体存储装置,包括衬底、有源结构、浅沟渠隔离以及多个字线。所述有源结构设置于所述衬底内,并包括多个第一有源片段以及多个第二有源片段,各个所述第一有源片段以及各个所述第二有源片段相互平行地朝着第一方向延伸,所述第二有源片段设置在所有的所述第一有源片段外侧。其中,所述第一有源片段在所述第一方向上皆具有相同的第一长度,所述第二有源片段在所述第一方向上具有第二长度,所述第二长度大于或小于所述第一长度。所述浅沟渠隔离设置于所述衬底内,以环绕所述有源结构。所述字线相互平行地沿着第二方向延伸并设置于所述衬底内,所述字线中至少两条仅与所述第二有源片段交错,所述第二方向相交且不垂直于所述第一方向。
为达上述目的,本发明之一实施例提供另一种半导体存储装置,包括衬底、有源结构、浅沟渠隔离以及多个字线。所述有源结构设置于所述衬底内,并包括多个第一有源片段以及多个第二有源片段,各个所述第一有源片段以及各个所述第二有源片段相互平行地朝着第一方向延伸,所述第二有源片段设置在所有的所述第一有源片段外侧,所述第一有源片段在所述第一方向上皆具有相同的第一长度,所述第二有源片段在所述第一方向上分别具有不同于所述第一长度的长度。其中,所述第一有源片段以及所述第二有源片段在不垂直于所述第一方向的第二方向上具有相同的第一间隔,所述第一有源片段以及所述第二有源片段在垂直于所述第二方向的第三方向上具有相同的第二间隔,所述第二间隔大于所述第一间隔。所述浅沟渠隔离设置于所述衬底内,以环绕所述有源结构,其中,所述浅沟渠隔离包含分别填入所述第一间隔以及所述第二间隔的多个第一部分以及多个第二部分。所述字线相互平行地沿着第二方向延伸并设置于所述衬底内,所述字线中至少一条不穿过任何所述第二部分。
附图说明
图1至图2绘示本发明第一优选实施例中半导体存储装置的示意图;其中
图1为本发明的半导体存储装置的俯视示意图;以及
图2为图1沿切线A-A’的剖面示意图。
图3绘示本发明第二优选实施例中半导体存储装置的示意图。
图4绘示本发明第三优选实施例中半导体存储装置的示意图。
其中,附图标记说明如下:
300、400、500 半导体存储装置
110 衬底
112 浅沟渠
120 浅沟渠隔离
130 有源结构
131 第一有源区
131a 第一有源片段
131b 第二有源片段
133、433、533 第二有源区
133a、433a、533a 第一侧边
133b、43b3、533b 第二侧边
140 埋藏式闸极结构
140a 第一字线
140b 第二字线
141 沟渠
142 介电层
143 闸极介电层
144 闸极
145 盖层
401、402、501、502 开口
D1 第一方向
D2 第二方向
D3 第三方向
g1、g2 间隔
L1、L2、L3、L4、L5 长度
P1 间距
T1、W 宽度
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明,下文特列举本发明的数个优选实施例,并配合所附的附图,详细说明本发明的构成内容及所欲达成的功效。熟习本发明所属领域的技术人员能在不脱离本发明的精神下,参考以下所举实施例,而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
请先参照图1至图2,所绘示者为本发明优选实施例中半导体存储装置300的制作工艺示意图,其中,图1以及图2分别为半导体存储装置300的俯视示意图以及剖面示意图。半导体存储装置300包括一衬底110,例如是一硅基底、含硅基底(如SiC、SiGe)或硅覆绝缘(silicon-on-insulator,SOI)基底等,衬底110内设置至少一浅沟渠隔离(shallow trenchisolation,STI)120,以在衬底110定义出一有源结构(active structure)130,意即,浅沟渠隔离120系环绕有源结构130设置。其中,有源结构130进一步包括设置在一区域(例如是组件积集度相对较高的存储区域)内的第一有源区131,以及设置在另一区域内的第二有源区133(例如是组件积集度相对较低的周边区域)。优选地,所述另一区域(例如是周边区域)系设置于所述区域(例如是存储区域)的外侧,使得第二有源区133可环绕设置于第一有源区131的外侧,如图1所示,但并不以此为限。
请参照图1以及图2所示,第一有源区131细部包括多个第一有源片段131a以及多个第二有源片段131b,第一有源片段131a以及第二有源片段131b系相互平行且相互间隔地沿着第一方向D1延伸,并且在第一方向D1上相互交替地设置,其中,第一方向D1例如是相交且不垂直于y方向(例如是第二方向D2)或x方向(例如是第三方向D3)。细部来说,各第一有源片段131a例如在第一方向D1上具有相同的长度L1,各第二有源片段131b则在第一方向D1上具有不同的长度,例如是长度L2、L3、L4、L5,皆不同于长度L1。其中,在第二方向D2或第三方向D3上相邻的任两个第二有源片段131b可优选地具有不同的长度,例如是皆大于长度L1的长度L2及长度L3、或是分别大于及小于长度L1的长度L3及长度L4、或是皆小于长度L1的长度L4、L5,如图1所示,但不以此为限。
需注意的是,相邻的第一有源片段131a及/或相邻的第二有源片段131b在第二方向D2以及第一方向D1上分别具有相同的间隔(gap)g1、g2,并且,在第一方向D1上的间隔g2系大于第二方向D2上的间隔g1,如图1所示。如此,第一有源片段131a即可按照相同的间隔g2而沿着第一方向D1依序排列,而第二有源片段131b则同样按照相同的间隔g2依序排列于所有的第一有源片段131a的外侧,例如是位于所有的第一有源片段131a的左侧、下侧、右侧以及上侧(未绘示),使得第一有源区131可整体呈现一特定排列,例如是图1所示的阵列排列(array arrangement)等,但并不限于此。
在一实施例中,第一有源区131的形成可借助但并不限定于以下所述的图案化制作工艺。例如,先在衬底110上形成一掩膜层(未绘示),所述掩膜层包括可用以定义第一有源片段131a以及第二有源片段131b的多个图案并暴露出部分的衬底110,利用所述掩膜层进行一蚀刻工艺,移除所述部分的衬底110形成至少一浅沟渠(shallow trench)112,再于浅沟渠112内填入绝缘材料(未绘示),如氧化硅、氮化硅或氮氧化硅等,即可形成顶面切齐衬底110表面的浅沟渠隔离120,同时定义出第一有源片段131a以及第二有源片段131b,如图1以及图2所示。在一实施例中,第一有源区131的形成还可借助一自对准双重图案化(self-aligned double patterning,SADP)制作工艺,或者是一自对准反向图案化(self-aligned reverse patterning,SARP)制作工艺,但并不限于此。
请再参照图1所示,第二有源区133系环绕地设置于第一有源区131外侧。在本实施例中,第二有源区133细部包括沿着第二方向D2延伸的至少二第一侧边133a,以及沿着第三方向D3延伸的至少一第二侧边133b,各个第一侧边133a彼此相对,并且与第二侧边133b相互邻接且依序设置,使得第二有源区133可整体呈现一矩框状(未绘示)并直接接触所有的第二有源片段131b。也就是说,在设置第二有源区133时,可使得第二有源片段131b可进一步连接至第二有源区133的第一侧边133a或第二侧边133b,并且,部分的第二有源片段131b可同时接触第一侧边133a以及第二侧边133b,如图1所示。另一方面,第一有源片段131a则完全不会连接至第二有源区133的第一侧边133a及/或第二侧边133b,而是与之分隔设置。此外,第一侧边133a以及第二侧边133b可具有相同的宽度T1,并且,其宽度T1可优选地大于各个第一有源片段131a或第二有源片段131b的宽度W,但并不限于此。在此设置下,第二有源区133可较为均匀地承受来自于第二有源片段131b以及浅沟渠隔离120的应力影响,透过长度L2、L3、L4、L5不等的第二有源片段131b均匀地将所承受的应力分散到四周,而获得较稳定的结构。然而,在其他实施例(未绘示)中,还可依据实际组件需求,而选择使第二有源区133完全不接触任何的第二有源片段131b,或者,亦可选择使第一侧边133a以及第二侧边133b的宽度T1等同或小于第一有源片段131a或第二有源片段131b的宽度W。本领域者应可理解,所述第一侧边或所述第二侧边的具体设置数量皆可依据实际组件需求而调整,或是还可另包含其他侧边,而使得所述第二有源区可整体呈现其他形状,不以前述矩框状为限。
需注意的是,在本实施例中,第二有源区133的形成同样可借助衬底110的图案化制作工艺,并且,可选择与第一有源区131的图案化制作工艺一并进行。也就是说,在本实施例中,可利用相同或不同的掩膜层同时定义或分别定义第一有源区131以及第二有源区133的图案,再一并蚀刻衬底110、并填入所述绝缘材料。于此,第一有源区131以及第二有源区133可包括相同的材质(即衬底110的材质),并且,第二有源区133的第一侧边133a、第二侧边133b以及与之连接的第二有源片段131b即可一体成形,如图1所示。在此情况下,第一有源区131中连接至第二有源区133的第一侧边133a、第二侧边133b的第二有源片段131b即可视为第二有源区133的第一侧边133a、第二侧边133b向内延伸的一延伸部,借助第二有源片段131b长短不等的长度L2、L3、L4、L5可将第二有源区133所承受的应力均匀地导向四周,使得第二有源区133可具有较为稳定、强化的结构,以保护设置于其内侧的第一有源片段131a,避免发生结构倒塌或毁损。然而,本领域技术人员应可理解,所述第二有源区的形成并不以前述制作工艺为限,还可借助其他制作工艺形成,例如可与所述第一有源区的制作工艺分开进行。例如,在另一实施例中,所述第二有源区的制作工艺亦可选择在所述第一有源区的制作工艺之前进行,先利用所述衬底的图案化制作工艺形成所述第二有源区,再借助一外延生长制作工艺(epitaxial growth process,未绘示)形成所述第一有源区,于此,所述第二有源区与所述第一有源区的顶面即可能不共平面(未绘示);或者,在另一实施例中,所述第二有源区的制作工艺亦可选择在所述第一有源区的制作工艺之后进行,先利用所述衬底的图案化制作工艺形成所述第一有源区,再借助一沉积制程形成所述第二有源区(例如包含多晶硅、介电材质等不同于所述衬底的材质),于此,所述第二有源区与所述第一有源区即可包含不同的材质。
接着,再如图1以及图2所示,于衬底110内形成多个闸极结构,优选为埋藏式闸极结构140。在本实施例中,是先在衬底110内形成多个相互平行且相互间隔地沿着第二方向D2延伸的沟渠141。然后,依序形成覆盖各沟渠141整体表面的介电层142、覆盖各沟渠141下半部表面的闸极介电层143、填满各沟渠141下半部的闸极144以及填满各沟渠141上半部的盖层145。如此,盖层145的表面可切齐衬底110的顶表面,如图2所示,使得位于衬底110内的埋藏式闸极结构140可作为半导体存储装置300的埋层式字线(word line,WL)。各字线(即埋藏式闸极结构140)系平行于第二有源区133的第一侧边133a,并且,以相同的间距(pitch)P1沿着第三方向D3依序排列。细部来说,字线包括多条第一字线140a以及多条第二字线140b,其中,第一字线140a系延伸于第二方向D2上,并依序与第二有源片段131b、第一有源片段131a交错,以接收或传递各存储单元(memory cell,未绘示)的电压信号;第二字线140b则同样延伸于第二方向D2上,并在第三方向D3上设置于所有的第一字线140a的两相对侧,如图1所示。需注意的是,第二字线140b仅与第二有源片段131b交错,以作为一虚设字线(dummy word line),如此,可避免设置于内侧的第一字线140a透过第一有源区131而与后续形成的位线(bit line,未绘示)直接导通。此外,另需注意的是,第一字线140a以及部分的第二字线140b可同时穿过浅沟渠隔离120填入间隔g1、g2的第一部分(未绘示)以及第二部分(未绘示),而至少一条第二字线140b仅穿过浅沟渠隔离120填入间隔g1的所述第一部分,而完全不穿过浅沟渠隔离120填入间隔g2的所述第二部分,如图1所示。
本领域者应可轻易理解,第二字线140b(即虚设字线)的具体设置数量可依据实际组件需求而有所不同,在本实施例中系于第一字线140a的两侧分别设置至少两条第二字线140b,但不以此为限。在另一实施例中,亦可选择设置两条以上的虚设字线,以进一步隔绝设置于内侧的第一字线140a。该些虚设字线与第一字线140a因具有相同的间距P1以及线宽,因此,可透过相同的光刻(photolithography)制作工艺一并形成。如此,可在制作工艺简化的前提下,维持所有字线整体的积集度,避免第一字线140a的制作工艺受到该些虚设字线的影响。
由此,即完成本发明优选实施例之半导体存储装置300。半导体存储装置300具有长短不等并直接连接至第二有源区133的第二有源片段131b,可将第二有源区133所承受的应力均匀地导向四周,使得第二有源区133可具有较为稳定、强化的结构,以保护设置于其内侧的第一有源片段131a,避免发生结构倒塌或毁损。此外,半导体存储装置300进一步具有设置于内侧的第一字线140a以及设置于外侧的第二字线140b(即虚设字线),其中,至少一条第二字线140b仅穿过浅沟渠隔离120填入间隔g1的所述第一部分,而不穿过任何所述第二部分,或者,至少两条第二字线140b仅与第二有源片段131b交错。由此,可借助第二字线140b(即虚设字线)前述的设置态样保护设置于内侧的第一字线140a,以避免设置于内侧的第一字线140a透过第一有源区131而与后续形成的位线(bit line,未绘示)直接导通。在此设置下,本发明之半导体存储装置可达到较为优化的组件效能。
然而,本领域者应可轻易了解,为能满足实际组件品需求的前提下,本发明之半导体存储装置及其制作工艺亦可能有其它态样或可以其他手段达成,并不限于前述。举例来说,在一实施例中,亦可能在进行所述第二有源区的图案化制作工艺时,透过调整蚀刻条件,而使得所形成的边角部分圆角化,但不以此为限。下文将进一步针对半导体存储装置的其他实施例或变化型进行说明。且为简化说明,以下说明主要针对各实施例不同之处进行详述,而不再对相同之处作重复赘述。此外,本发明之各实施例中相同之组件系以相同之标号进行标示,以利于各实施例间互相对照。
请参照图3所示,所绘示者为本发明第二优选实施例中半导体装置400的示意图。本实施例的半导体装置400大体上与前述第一优选实施例中的半导体装置300相同,同样包括衬底110;有源结构130(例如包含第一有源区131以及第二有源区433);浅沟渠隔离120;以及字线(例如包含第一字线140a以及第二字线140b),相同之处容不再赘述。而本实施例与前述实施例的主要差异在于第二有源区433上额外设置多个开口401、402,将第二有源区433的第一侧边433a以及第二侧边433b分别截断为多个片段(未绘示)。
细部来说,第一侧边433a的所述片段被各开口401分隔,并直接接触在第二方向D2上相邻的两个第二有源片段131b,同样地,第二侧边433b的所述片段被各开口402分隔,并直接接触在第三方向D3上相邻的两个第二有源片段131b。换言之,任两相邻的第二有源片段131b可透过第一侧边433a或第二侧边433b的所述片段彼此相连、俩俩分隔。并且,连结于同一个所述片段的第二有源片段131b在第一方向D1上的长度互不相同,例如是皆大于长度L1的长度L2及长度L3、或是分别大于及小于长度L1的长度L3及长度L4、或是皆小于长度L1的长度L4、L5,如图3所示,但不以此为限。
由此,本发明第二优选实施例的半导体装置400同样具有长短不一并直接连接至第二有源区433的第二有源片段131b,可将第二有源区433所承受的应力均匀地导向四周。同时,本实施例中的第二有源区433上还额外设置多个开口401、402,可进一步分散第二有源区433的各侧边(包含第一侧边433a以及第二侧边433b)所承受的应力,使得第二有源区433可具有较为稳定、强化的结构,以保护设置于其内侧的第一有源片段131a,避免发生结构倒塌或毁损。在此设置下,本发明之半导体存储装置可达到较为优化的组件效能。
请参照图4所示,所绘示者为本发明第三优选实施例中半导体装置500的示意图。本实施例的半导体装置500大体上与前述第一优选实施例中的半导体装置300相同,同样包括衬底110;有源结构130(例如包含第一有源区131以及第二有源区533);浅沟渠隔离120;以及字线(例如包含第一字线140a以及第二字线140b),相同之处容不再赘述。而本实施例与前述实施例的主要差异在于第二有源区533上额外设置多个开口501、502,将第二有源区533的第一侧边533a以及第二侧边533b分别截断为多个片段(未绘示)。
细部来说,第一侧边533a的所述片段被各开口501分隔,并分别接触排列于第二方向D2上的各个第二有源片段131b,同样地,第二侧边533b的所述片段被各开口502分隔并分别接触排列于第三方向D3上的各个第二有源片段131b。如此,任两相邻的第二有源片段131b可彼此分隔设置,并且个别地连结于第一侧边533a或第二侧边533b的所述片段,如图4所示。
由此,本发明第三优选实施例的半导体装置500同样具有长短不一并直接连接至第二有源区533的第二有源片段131b,可将第二有源区533所承受的应力均匀地导向四周。同时,本实施例中的第二有源区533上还额外设置多个开口501、502,可进一步分散第二有源区533的各侧边(包含第一侧边533a以及第二侧边533b)所承受的应力,使得第二有源区533可具有较为稳定、强化的结构,以保护设置于其内侧的第一有源片段131a,避免发生结构倒塌或毁损。在此设置下,本发明之半导体存储装置可达到较为优化的组件效能。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (20)

1.一种半导体存储装置,其特征在于包括:
衬底;
有源结构,设置于所述衬底内,所述有源结构包括多个第一有源片段以及多个第二有源片段,各个所述第一有源片段以及各个所述第二有源片段相互平行地朝着第一方向延伸,所述第二有源片段设置在所有的所述第一有源片段外侧,其中,所述第一有源片段在所述第一方向上皆具有相同的第一长度,所述第二有源片段在所述第一方向上具有第二长度,所述第二长度大于或小于所述第一长度;
浅沟渠隔离,设置于所述衬底内,以环绕所述有源结构;以及
多个字线,相互平行地沿着第二方向延伸并设置于所述衬底内,所述字线中至少两条仅与所述第二有源片段交错,所述第二方向相交且不垂直于所述第一方向。
2.依据权利要求第1项所述之半导体存储装置,其特征在于,任两相邻的所述第二有源片段在所述第一方向上具有不相同的所述第二长度以及第三长度。
3.依据权利要求第2项所述之半导体存储装置,其特征在于,所述第二长度大于所述第一长度,且所述第三长度小于所述第一长度。
4.依据权利要求第2项所述之半导体存储装置,其特征在于,所述第二长度以及所述第三长度皆大于或小于所述第一长度。
5.依据权利要求第1项所述之半导体存储装置,其特征在于,所述第一有源片段以及所述第二有源片段在所述第二方向上具有相同的第一间隔,所述第一有源片段以及所述第二有源片段在所述第一方向上具有相同的第二间隔,所述第二间隔大于所述第一间隔,并且,所述浅沟渠隔离包含分别填入所述第一间隔以及所述第二间隔的多个第一部分以及多个第二部分。
6.依据权利要求第5项所述之半导体存储装置,其特征在于,所述字线中至少一条不穿过任何所述第二部分。
7.依据权利要求第5项所述之半导体存储装置,其特征在于,所述字线依序穿过所述第一部分以及所述第二部分。
8.依据权利要求第1项所述之半导体存储装置,其特征在于,任两相邻的所述第二有源片段相互分隔设置。
9.依据权利要求第1项所述之半导体存储装置,其特征在于,任两相邻的所述第二有源片段彼此相连。
10.依据权利要求第1项所述之半导体存储装置,其特征在于,所述有源结构还包括有源区,环绕着所述第一有源片段以及所述第二有源片段设置,所有的所述第二有源片段直接接触所述有源区。
11.依据权利要求第10项所述之半导体存储装置,其特征在于,所述有源区包括延伸于所述第二方向上的至少一第一侧边,以及延伸于垂直于所述第二方向的第三方向上的至少一第二侧边,部分的所述第二有源片段同时接触所述第一侧边以及所述第二侧边。
12.一种半导体存储装置,其特征在于包括:
衬底;
有源结构,设置于所述衬底内,所述有源结构包括多个第一有源片段、多个第二有源片段,各个所述第一有源片段以及各个所述第二有源片段相互平行地朝着第一方向延伸,所述第二有源片段设置在所有的所述第一有源片段外侧,所述第一有源片段在所述第一方向上具有相同的第一长度,所述第二有源片段在所述第一方向上分别具有不同于所述第一长度的长度,其中,所述第一有源片段以及所述第二有源片段在不垂直于所述第一方向的第二方向上具有相同的第一间隔,所述第一有源片段以及所述第二有源片段在所述第一方向上具有相同的第二间隔,所述第二间隔大于所述第一间隔;
浅沟渠隔离,设置于所述衬底内,以环绕所述有源结构,其中,所述浅沟渠隔离包含分别填入所述第一间隔以及所述第二间隔的多个第一部分以及多个第二部分;以及
多个字线,相互平行地沿着所述第二方向延伸并设置于所述衬底内,所述字线中至少一条不穿过任何所述第二部分。
13.依据权利要求第12项所述之半导体存储装置,其特征在于,任两相邻的所述第二有源片段相互分隔设置。
14.依据权利要求第12项所述之半导体存储装置,其特征在于,任两相邻的所述第二有源片段彼此相连。
15.依据权利要求第12项所述之半导体存储装置,其特征在于,所述有源结构还包括有源区,环绕着所述第一有源片段以及所述第二有源片段设置,所有的所述第二有源片段直接接触所述有源区。
16.依据权利要求第15项所述之半导体存储装置,其特征在于,所述有源区包括延伸于所述第二方向上的至少一第一侧边,以及延伸于垂直于所述第二方向的第三方向上的至少一第二侧边,部分的所述第二有源片段同时接触所述第一侧边以及所述第二侧边。
17.依据权利要求第12项所述之半导体存储装置,其特征在于,任两相邻的所述第二有源片段在所述第一方向上分别具有第二长度以及第三长度。
18.依据权利要求第17项所述之半导体存储装置,其特征在于,所述第二长度大于所述第一长度,且所述第三长度小于所述第一长度。
19.依据权利要求第17项所述之半导体存储装置,其特征在于,所述第二长度以及所述第三长度皆大于或小于所述第一长度。
20.依据权利要求第12项所述之半导体存储装置,其特征在于,所述字线中至少两条仅与所述第二有源片段交错。
CN202110837426.2A 2021-07-23 2021-07-23 半导体存储装置 Active CN113471194B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110837426.2A CN113471194B (zh) 2021-07-23 2021-07-23 半导体存储装置
CN202310999846.XA CN117038666A (zh) 2021-07-23 2021-07-23 半导体存储装置
US17/516,713 US11784184B2 (en) 2021-07-23 2021-11-02 Semiconductor memory device
US18/239,720 US20230411387A1 (en) 2021-07-23 2023-08-29 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110837426.2A CN113471194B (zh) 2021-07-23 2021-07-23 半导体存储装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310999846.XA Division CN117038666A (zh) 2021-07-23 2021-07-23 半导体存储装置

Publications (2)

Publication Number Publication Date
CN113471194A true CN113471194A (zh) 2021-10-01
CN113471194B CN113471194B (zh) 2023-08-29

Family

ID=77882122

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110837426.2A Active CN113471194B (zh) 2021-07-23 2021-07-23 半导体存储装置
CN202310999846.XA Pending CN117038666A (zh) 2021-07-23 2021-07-23 半导体存储装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310999846.XA Pending CN117038666A (zh) 2021-07-23 2021-07-23 半导体存储装置

Country Status (1)

Country Link
CN (2) CN113471194B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204201A1 (en) * 2015-01-09 2016-07-14 Jeonghoon Oh Semiconductor devices having channels with retrograde doping profile
US20160233297A1 (en) * 2015-02-10 2016-08-11 Micron Technology, Inc. Semiconductor Device Having Shallow Trench Isolation Structure
CN207503976U (zh) * 2017-11-29 2018-06-15 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构
CN108172620A (zh) * 2017-12-29 2018-06-15 睿力集成电路有限公司 半导体器件结构及其制造方法
CN111969044A (zh) * 2020-08-31 2020-11-20 福建省晋华集成电路有限公司 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204201A1 (en) * 2015-01-09 2016-07-14 Jeonghoon Oh Semiconductor devices having channels with retrograde doping profile
US20160233297A1 (en) * 2015-02-10 2016-08-11 Micron Technology, Inc. Semiconductor Device Having Shallow Trench Isolation Structure
CN207503976U (zh) * 2017-11-29 2018-06-15 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构
CN108172620A (zh) * 2017-12-29 2018-06-15 睿力集成电路有限公司 半导体器件结构及其制造方法
CN111969044A (zh) * 2020-08-31 2020-11-20 福建省晋华集成电路有限公司 半导体装置

Also Published As

Publication number Publication date
CN113471194B (zh) 2023-08-29
CN117038666A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
CN100576537C (zh) FinFET结构及其形成方法
KR100763330B1 (ko) 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자
US10971630B2 (en) Semiconductor structure having both gate-all-around devices and planar devices
KR101225641B1 (ko) 반도체 소자 및 그 제조 방법
CN111969044B (zh) 半导体装置
US11895838B2 (en) Vertical memory devices
US20230282248A1 (en) Semiconductor device and method of fabricating the same
CN213026133U (zh) 半导体装置
CN113437071B (zh) 半导体存储装置及其制作工艺
CN215342596U (zh) 半导体存储装置
CN215600374U (zh) 半导体装置
CN116264819A (zh) 去耦电容器结构及包括其的半导体器件
CN113471194B (zh) 半导体存储装置
CN215342597U (zh) 半导体存储装置
CN113224061B (zh) 半导体存储装置及其形成方法
CN214477467U (zh) 半导体装置
CN214411197U (zh) 半导体存储装置
US11784184B2 (en) Semiconductor memory device
CN113299738B (zh) 半导体装置及其形成方法
CN113437061B (zh) 半导体装置及其形成方法
US11706919B2 (en) Vertical memory devices
US20240355935A1 (en) Semiconductor structure having both gate-all-around devices and planar devices
US20220293421A1 (en) Semiconductor device and method of fabricating the same
US20240120378A1 (en) Semiconductor device including nanosheet transistor
KR20070107336A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant