CN214477451U - 半导体存储装置 - Google Patents
半导体存储装置 Download PDFInfo
- Publication number
- CN214477451U CN214477451U CN202120957359.3U CN202120957359U CN214477451U CN 214477451 U CN214477451 U CN 214477451U CN 202120957359 U CN202120957359 U CN 202120957359U CN 214477451 U CN214477451 U CN 214477451U
- Authority
- CN
- China
- Prior art keywords
- pattern
- edge
- active region
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 3
- 238000012432 intermediate storage Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型公开了一种半导体存储装置，其特征在于包含一基底，定义有一存储区以及一围绕存储区的一边缘区；多个有源区，位于基底表面且位于存储区内，并且各有源区沿着一斜向方向排列，边缘区内包含有一虚设有源区图案，虚设有源区图案包含有一第一边缘主轴图案，以及多条第一长分支与多条短分支连接边缘主轴图案；多个存储节点接触，接触虚设有源区图案的第一长分支，但不接触虚设有源区图案的短分支。本实用新型将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，可以降低制程的难度，且周围的存储节点接触可以充当保护结构以保护中间存储区组件，防止组件受到物理或是电性上的影响。
Description
技术领域
本实用新型涉及一种半导体装置，尤其是涉及一种半导体存储装置。
背景技术
随着各种电子产品朝小型化发展之趋势，动态随机存储器(dynamicrandomaccess memory,DRAM)单元的设计也必须符合高集成度及高密度之要求。对于一具备凹入式闸极结构之DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构之DRAM单元。
一般来说，具备凹入式闸极结构之DRAM单元会包含一晶体管组件与一电荷贮存装置，以接收来自于位线及字线的电压信号。然而，受限于工艺技术之故，现有具备凹入式闸极结构之DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器组件之效能及可靠度。
实用新型内容
本实用新型公开了一种半导体存储装置，其特征在于包含一基底，定义有一存储区以及一围绕存储区的一边缘区；多个有源区，位于基底表面且位于存储区内，并且各有源区沿着一斜向方向排列，边缘区内包含有一虚设有源区图案，虚设有源区图案包含有一第一边缘主轴图案，以及多条第一长分支与多条短分支连接边缘主轴图案；多个存储节点接触，接触虚设有源区图案的第一长分支，但不接触虚设有源区图案的短分支。
本实用新型的特征在于，有别于公知技术中通常仅将存储节点接触(storagenodecontact，简称SC)设置在存储区内的有源区(active area，AA)两端，而不设置在边缘区中，本实用新型除了将存储节点接触设置在有源区上，也同时将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，其中虚设有源区图案虽然并未当作组件使用，但是将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，可以降低制程的难度，且周围的存储节点接触可以充当保护结构以保护中间存储区组件，防止组件受到物理或是电性上的影响。
附图说明
图1绘示本实用新型一存储区内的有源区以及边缘区内的虚设有源区图案的部分上视示意图。
图2绘示根据本实用新型一实施例，形成存储节点接触(SC)在有源区以及虚设有源区图案上的示意图。
图3绘示根据本实用新型另一实施例，形成存储节点接触(SC)在有源区以及虚设有源区图案上的示意图。
其中，附图标记说明如下：
10:基底
11:存储区
12:边缘区
20(AA):有源区
25(STI):浅沟渠隔离
30:虚设有源区图案
31:第一边缘主轴图案
32:第一长分支
33:第二长分支
34:短分支
41:第二边缘主轴图案
42:第二边缘分支
50:存储节点接触
具体实施方式
为使熟悉本实用新型所属技术领域的一般技术者能更进一步了解本实用新型，下文特列举本实用新型的数个优选实施例，并配合所附的附图，详细说明本实用新型的构成内容及所欲达成的功效。
如图1所示，本实用新型提供一半导体装置1，其包含有一基底10，基底上定一有一存储区(memory cell region)11以及围绕该存储区的一边缘区(periphery region)12。其中，半导体存储装置例如是包含一凹入式闸极的随机动态处理存储器(dynamic randomaccess memory,DRAM)，其包含有至少一晶体管组件(未绘示)以及至少一电容结构(未绘示)，以作为DRAM阵列中的最小组成单元并接收来自于字线(word line,WL)及位线(bitline,BL)的电压信号。本实施例中，为了简化图式，并未绘出字线以及位线的位置。
具体来说，该半导体存储装置包含一基底10，例如是一硅基底、含硅基底(如SiC、SiGe)或硅覆绝缘(silicon-on-insulator,SOI)基底等，基底10的存储区11内定义有多个有源区(active area,AA)20，有源区20相互平行且相互间隔地沿着一斜向方向D1延伸，而呈一矩阵排列。有源区20的制作方法例如为先形成多条沿着斜向方向D1平行排列的条状图案，接着再利用蚀刻等图案化步骤将该条状结构截断成多段，接下来再形成一浅沟渠隔离(shallow trench isolation,STI)25覆盖于基底10上，其中被浅沟渠隔离(STI)25所曝露的区域就定义为有源区20。上述有源区20的制作方法属于本领域的公知技术，其余细节不多加赘述。
此外，在边缘区12内包含有虚设有源区图案30，其中虚设有源区图案30来自在上述有源区20的制作过程中，一些未被完全截断的边缘图案留在基底10上的边缘区12内，因此而形成了虚设有源区图案30。这些虚设有源区图案30可能不像有源区20会彼此分离，而是彼此连接而构成一连续性结构，因此在实际制程中通常无法当作组件使用。在公知技术中，也通常不会在虚设有源区图案30上继续形成组件。
本实施例包含有虚设有源区图案30，位于边缘区12的其中一个边界(例如为左侧边界)，且虚设有源区图案30包含有边缘主轴图案还有复数个长分支与短分支与边缘主轴图案相连。举例来说，第一边缘主轴图案31沿着一第一方向(例如为Y方向)排列，复数个第一长分支32、复数个第二长分支33与复数个短分支34连接第一边缘主轴图案31。其中第一长分支32的长度大于第二长分支33，而第二长分支33的长度又大于短分支34。沿着第一方向由上至下来看，各分支依照短分支34、第二长分支33以及第一长分支32的顺序循环排列。此外，上述第一长分支32、第二长分支33与短分支34皆沿着斜向方向D1排列，也就是与有源区20的排列方向相同。
另外，除了上述第一边缘主轴图案31以及其分支位于边缘区12的其中一边，边缘区12的其他边界可能也包含有虚设有源区图案。举例来说，如图1所示，虚设有源区图案30的另一部分位于边缘区12的下方边界，虚设有源区图案30的下方边界部分可能如上述虚设有源区图案30的左侧边界部分一样，包含有长分支与短分支交错排列，或着是仅包含有相同长度的分支。以本实施例为例，虚设有源区图案30的下方边界部分包含有第二边缘主轴图案41沿着一第二方向(例如为X方向)排列，且多个第二边缘分支42连接第二边缘主轴图案41并沿着斜向方向D1排列，其中各个第二边缘分支42的长度彼此相同。
可理解的是，图1中仅画出边缘区12的两个边界，分别是第一边缘主轴图案31与第二边缘主轴图案41。但是实际上边缘区12可能包含有更多边界，例如上方边界与右侧边界，为了图式简洁本实施例并未画出。
图2绘示根据本实用新型一实施例，形成存储节点接触(SC)在有源区以及虚设有源区图案上的示意图。如图2所示，形成多个存储节点接触50。这里所述的存储节点接触50例如是连接基底(有源区20)与电容结构(图未示)的接触组件。一般来说，因为只有存储区11内的有源区20当作组件使用，因此公知技术中仅会在存储区11内的每一个有源区20的两端形成存储节点接触50。而本实用新型与公知技术不同之处在于，除了在存储区11内的有源区20上形成存储节点接触50以外，存储节点接触50也会一并形成在边缘区12内一部分的虚设有源区图案上，例如形成在虚设有源区图案30上。
以本实施例为例，一部分的存储节点接触50形成在虚设有源区图案30上，其中存储节点接触50可形成在较为靠近存储区11的第一长分支32以及第二长分支33的末端，然而却不形成在短分支34上。这种配置方式的优点在于，在形成存储节点接触50时，将存储节点接触50的分布范围稍微扩大至边缘区12内，因为不需要过度着重边界细节，因此在制作上难度可以降低。除此之外，形成在边缘区12内的存储节点接触50虽然并没有当作电子组件使用，但是其排列在存储区11的周围，也可以达到保护有源区内组件的功效，避免有源区内的组件受到物理上或电性的影响。
在本实用新型的其他实施例中，存储节点接触50也可以形成于另一边的虚设有源区图案上，例如形成在虚设有源区图案30的各第二边缘分支42的末端。或是如图3所示，图3绘示根据本实用新型另一实施例，形成存储节点接触(SC)在有源区以及虚设有源区图案上的示意图。在本实施例中，存储节点接触50也可以不只形成在各第二边缘分支42的末端，也可形成在例如第二边缘分支42的中段(原先位于第二边缘分支42的末端的存储节点接触50可以选择性地存在或不存在)，也属于本实用新型的涵盖范围。
值得注意的是，在形成上述存储节点接触50之前，还形成有一些其他的组件，例如字线、位线、位线接触等。而在形成上述存储节点接触50之后，还可能包含形成例如电容结构以连接存储节点接触与有源区。这些组件属于本领域的公知技术，本实用新型中为了图式简洁并未画出这些组件，但是这些组件理应存在于半导体存储装置中。
综合以上说明书与图式，本实用新型提供一种半导体存储装置，其特征在于包含一基底10，定义有一存储区11以及一围绕存储区11的一边缘区12；多个有源区20，位于基底10表面且位于存储区11内，并且各有源区20沿着一斜向方向D1排列，边缘区12内包含有一虚设有源区图案30，虚设有源区图案30包含有一第一边缘主轴图案31，以及多条第一长分支32与多条短分支34连接边缘主轴图案31；多个存储节点接触50，接触虚设有源区图案30的第一长分支32，但不接触虚设有源区图案30的短分支34。
在一些实施例中，其中多个存储节点接触50，更接触存储区11内的多个有源区20的两端点。
在一些实施例中，其中虚设有源区图案30的第一边缘主轴图案31沿着一第一方向(Y方向)排列，其中第一方向不同于斜向方向D1。
在一些实施例中，其中沿着第一方向，第一长分支32与短分支34交互排列。
在一些实施例中，其中虚设有源区图案30更包含有一第二边缘主轴图案41，其中第二边缘主轴图案41沿着一第二方向(X方向)排列，其中第二方向与第一方向互相垂直。
在一些实施例中，其中第二边缘主轴图案41包含有多个第二边缘分支42，连接第二边缘主轴图案41，且各第二边缘分支42沿着斜向方向D1排列。
在一些实施例中，其中一部分的存储节点接触50位于第二边缘分支42的末段。
在一些实施例中，其中有一部分的存储节点接触50位于第二边缘分支42的中段。
在一些实施例中，其中虚设有源区图案30的第一长分支32与短分支34皆沿着斜向方向D1排列。
在一些实施例中，其中第一长分支32的一末端呈现椭圆形，另一末端与边缘主轴图案连接。
在一些实施例中，其中虚设有源区图案30更包含有多条第二长分支33，沿着斜向方向D1排列，且连接第一边缘主轴图案31。
在一些实施例中，其中至少有一存储节点接触50接触第二长分支33。
在一些实施例中，其中各存储区11内的有源区20不接触边缘区12内的虚设有源区图案30。
在一些实施例中，其中更包含有一浅沟渠隔离25，位于基底10上，其中各有源区20以及虚设有源区图案30被浅沟渠隔离25暴露出。
在一些实施例中，其中有源区20的材质包含有硅，且虚设有源区图案30的材质也包含硅。
综上所述，本实用新型的特征在于，有别于公知技术中通常仅将存储节点接触(storage node contact，简称SC)设置在存储区内的有源区(active area，AA)两端，而不设置在边缘区中，本实用新型除了将存储节点接触设置在有源区上，也同时将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，其中虚设有源区图案虽然并未当作组件使用，但是将一部分的存储节点接触设置在边缘区中的虚设有源区图案上，可以降低制程的难度，且周围的存储节点接触可以充当保护结构以保护中间存储区组件，防止组件受到物理或是电性上的影响。
以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (14)
1.一种半导体存储装置，其特征在于包含：
一基底，定义有一存储区以及一围绕该存储区的一边缘区；
多个有源区，位于该基底表面且位于该存储区内，并且各有源区沿着一斜向方向排列，该边缘区内包含有一虚设有源区图案，该虚设有源区图案包含有一第一边缘主轴图案，以及多条第一长分支与多条短分支连接该边缘主轴图案；以及
多个存储节点接触，接触该虚设有源区图案的该第一长分支，但不接触该虚设有源区图案的该短分支。
2.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该多个存储节点接触，更接触该存储区内的该多个有源区的两端点。
3.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该虚设有源区图案的该第一边缘主轴图案沿着一第一方向排列，其中该第一方向不同于该斜向方向。
4.依据权利要求第3项所述之半导体存储装置，其特征在于，其中沿着该第一方向，该第一长分支与该短分支交互排列。
5.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该虚设有源区图案更包含有一第二边缘主轴图案，其中该第二边缘主轴图案沿着一第二方向排列，其中该第二方向与该第一方向互相垂直。
6.依据权利要求第5项所述之半导体存储装置，其特征在于，其中该第二边缘主轴图案包含有多个第二边缘分支，连接该第二边缘主轴图案，且各第二边缘分支沿着该斜向方向排列。
7.依据权利要求第6项所述之半导体存储装置，其特征在于，其中一部分的该存储节点接触位于该第二边缘分支的末段。
8.依据权利要求第6项所述之半导体存储装置，其特征在于，其中有一部分的该存储节点接触位于该第二边缘分支的中段。
9.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该虚设有源区图案的该第一长分支与该短分支皆沿着该斜向方向排列。
10.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该第一长分支的一末端呈现椭圆形，另一末端与该边缘主轴图案连接。
11.依据权利要求第1项所述之半导体存储装置，其特征在于，其中该虚设有源区图案更包含有多条第二长分支，沿着该斜向方向排列，且连接该第一边缘主轴图案。
12.依据权利要求第11项所述之半导体存储装置，其特征在于，其中至少有一存储节点接触接触该第二长分支。
13.依据权利要求第1项所述之半导体存储装置，其特征在于，其中各该存储区内的该有源区不接触该边缘区内的该虚设有源区图案。
14.依据权利要求第1项所述之半导体存储装置，其特征在于，其中更包含有一浅沟隔离结构，位于该基底上，其中各该有源区以及该虚设有源区图案被该浅沟隔离结构暴露出。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120957359.3U CN214477451U (zh) | 2021-05-07 | 2021-05-07 | 半导体存储装置 |
| US17/376,114 US11610900B2 (en) | 2021-05-07 | 2021-07-14 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120957359.3U CN214477451U (zh) | 2021-05-07 | 2021-05-07 | 半导体存储装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214477451U true CN214477451U (zh) | 2021-10-22 |
Family
ID=78181049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120957359.3U Active CN214477451U (zh) | 2021-05-07 | 2021-05-07 | 半导体存储装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214477451U (zh) |
-
2021
- 2021-05-07 CN CN202120957359.3U patent/CN214477451U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0121992B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100403066B1 (ko) | 반도체 메모리 셀 어레이 구조물 형성 방법 | |
| KR100230426B1 (ko) | 집적도가 향상된 스태틱 랜덤 억세스 메모리장치 | |
| CN108389860B (zh) | 半导体装置 | |
| US7250335B2 (en) | Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin | |
| US4855953A (en) | Semiconductor memory device having stacked memory capacitors and method for manufacturing the same | |
| KR100384326B1 (ko) | 고집적dram을위한유니트셀배치및전송게이트설계방법 | |
| CN108878424B (zh) | 一种采用埋入式位线的晶体管结构及其制造方法 | |
| US5895241A (en) | Method for fabricating a cell structure for mask ROM | |
| KR100500261B1 (ko) | Dram-셀장치및그제조방법 | |
| US20040197989A1 (en) | DRAM memory having vertically arranged selection transistors | |
| US5250458A (en) | Method for manufacturing semiconductor memory device having stacked memory capacitors | |
| US11610900B2 (en) | Semiconductor memory device | |
| CN113540094A (zh) | 半导体结构及其形成方法 | |
| CN214477451U (zh) | 半导体存储装置 | |
| KR100251229B1 (ko) | 노아형 마스크 롬의 개선된 구조 및 그 제조방법 | |
| KR100260560B1 (ko) | 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법 | |
| CN113224060B (zh) | 半导体存储装置 | |
| US6180972B1 (en) | Buried, implanted plate for DRAM trench storage capacitors | |
| CN109830480B (zh) | 动态随机存取存储器 | |
| US8653622B2 (en) | Semiconductor device including transistor and fuse circuit and semiconductor module including the same | |
| US4263663A (en) | VMOS ROM Array | |
| EP4439667A1 (en) | Semiconductor device including esd diode and method for manufacturing the same | |
| KR20100038975A (ko) | 커패시터 없는 디램 소자 | |
| US6423597B1 (en) | Structure of a DRAM and a manufacturing process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |