JP3846016B2 - 電子シェーディングダメージの測定方法 - Google Patents
電子シェーディングダメージの測定方法 Download PDFInfo
- Publication number
- JP3846016B2 JP3846016B2 JP06860898A JP6860898A JP3846016B2 JP 3846016 B2 JP3846016 B2 JP 3846016B2 JP 06860898 A JP06860898 A JP 06860898A JP 6860898 A JP6860898 A JP 6860898A JP 3846016 B2 JP3846016 B2 JP 3846016B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- flat band
- etching
- band voltage
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体プロセスの測定に関し、特にプラズマを用いた半導体プロセスにおける電子シェーディングダメージの測定に関する。
【０００２】
本明細書において、「電子シェーディングダメージ」とは、電子が遮蔽（シェーディング）されることにより、導電性表面に正電荷が過剰に注入されることに起因するダメージをいう。
【０００３】
【従来の技術】
半導体集積回路装置の製造において、高集積化（微細化）と半導体ウエハの大口径化が進んでいる。これらの変化に伴い、低圧高密度プラズマが半導体微細加工技術として必須のものとなっている。これらのプラズマ加工において、プラズマから半導体基板に注入されるチャージによる悪影響を避けるため、プラズマ内での正電荷と負電荷の均一化が計られている。
【０００４】
しかしながら、平坦な表面に対しては均一な電荷分布を示すプラズマを用いても、アスペクト比の高い開口部を有するレジスト（または絶縁膜）マスクを用いたプラズマ加工においては、電子シェーディングダメージと呼ばれる高密度プラズマ特有のチャージングダメージが発生することが報告されている。
【０００５】
電子シェーディングダメージは、電子とイオンの行動の差によって生じるものと考えられる。エッチング対象である導電層と半導体基板とが電気的に分離され、且つゲート酸化膜等の薄い絶縁膜を介して基板と対向している場合を考える。
【０００６】
通常、半導体基板とプラズマ間にはバイアス電位が生じ、正電荷を有するイオンが基板に対して加速されながら入射する。これに対し、負電荷を有する電子は、電界によって減速される。これらの結果、イオンは基板に対してほぼ垂直に入射するのに対し、電子は基板表面方向の速度成分が大きくなり、基板に対し斜めに入射する。
【０００７】
加工すべき導電性表面を囲んで絶縁物のパターンがあると、斜め入射する電子は絶縁物パターンに遮られてしまう。このような絶縁物のパターンがあっても、垂直に入射するイオンは絶縁物パターンに遮蔽されることなく、加工すべき導電性表面に垂直に入射する。このため、導電性表面には過剰な正電荷が流入することになる。
【０００８】
絶縁物パターン側壁上に電子が捕獲されると、入射する電子をはね返す向きの電場が形成される。垂直方向の運動エネルギが小さな電子は、この電場によってほとんどはね返されてしまう。このようにして電子シェーディングが生じると考えられる。
【０００９】
正電荷を有するイオンは、この電場によってはね返されることなく、絶縁物パターン下の導電性表面に入射する。絶縁物パターン下の導電層には、正電荷が蓄積されることになる。導電層が絶縁ゲート電極に接続されている場合、蓄積された正電荷によりゲート絶縁膜に電界が印加されることになる。この電界によってゲート絶縁膜にトンネル電流が流れると、導電層に蓄積される正電荷は定常状態に達するであろう。しかし、ゲート絶縁膜は、トンネル電流によって劣化する。
【００１０】
ゲート絶縁膜の厚さが厚い場合は、トンネル電流がなかなか流れず、導電層の蓄積正電荷が大きくなる。すると、蓄積された正電荷により、表面に電子を引き込む方向の電場を発生させる。この電場によって電子が引き込まれると、トンネル電流が流れなくても定常状態になると考えられる。
【００１１】
ＭＯＳトランジスタの微細化に伴い、ゲート酸化膜の厚さはますます薄くなる傾向にある。ゲート絶縁膜が薄くなると、トンネル電流が流れ易くなり、電子シェーディングに起因するトンネル電流によってゲート絶縁膜の寿命が短くなってしまう。
【００１２】
低圧高密度プラズマを用いて半導体基板を加工する場合、電子シェーディングによるチャージングダメージ（電子シェーディングダメージ）がどの程度生じるかを測定することは製造される半導体装置の信頼性向上のため欠くことができないものとなる。
【００１３】
電子シェーディングダメージの測定方法としては、たとえばＭＯＳトランジスタのゲート電極に櫛形アンテナを接続し、櫛形アンテナにプラズマ処理を行なうことによって生じるＭＯＳトランジスタの閾値電圧シフトを測定する方法が知られている。
【００１４】
電子シェーディングダメージにより、ゲート酸化膜にトンネル電流が流れると、ＭＯＳトランジスタの閾値電圧はシフトする。シフトした閾値電圧を測定することにより、ゲート酸化膜に流れた電荷量を推定することができる。
【００１５】
この方法は、電子シェーディングダメージを測定するためにＭＯＳトランジスタを作成することが必要となる。プロセスの立ち上げ時においては、種々のプロセスパラメータを最適化することが要求される。このような場合、プロセスの状態をモニタするだけの目的で、ＭＯＳトランジスタを作成したサンプルを作ることはコストの上昇につながる。
【００１６】
より簡単な測定用サンプルとしては、ＭＯＳトランジスタ構造とせず、ＭＯＳキャパシタ（ゲート電極のみ）を用いる方法がある。ＭＯＳキャパシタをサンプルとする場合、閾値電圧は測定できないため、ＭＯＳキャパシタの絶縁膜の耐圧を測定することになる。しかしながら、ＭＯＳキャパシタの絶縁耐圧測定は、精度が低く、要求されるチャージングダメージの程度を定量化することが困難である。
【００１７】
【発明が解決しようとする課題】
このように、ＭＯＳトランジスタをテスト素子としてプロセスをモニタすれば、電子シェーディングダメージを定量的に測定することができるが、サンプル作成のコストが高くなる。ＭＯＳキャパシタをテスト素子とすれば、サンプル作成のコストは低減できるが、測定精度が低くなってしまう。
【００１８】
通常、半導体基板全面上に形成された導電層は、いずれかの場所（たとえばスクライブライン）において半導体基板に電気的に接続されている。
【００１９】
電子シェーディングダメージは、オープンスペースの導電性被エッチング層のエッチングが終了した後、マイクロローディング効果により残存した配線間の狭いスペース部の被エッチング層がオーバーエッチングされ終わるまでの間に被エッチング層に注入され、ゲート酸化膜に流れた電荷によって生じるものである。
【００２０】
従って、電子シェーディングダメージは、オープンスペースでの主エッチング終了時から狭いスペース部でのオーバーエッチング終了時点までの時間の長短に依存する。すなわち、電子シェーディングダメージの測定は、被エッチング層のオーバーエッチングの時間長に依存し、オーバーエッチングの時間が短いと十分な精度で測定を行うことが難しい。
【００２１】
測定しようとするプラズマの電子シェーディングダメージを詳細に究明しようとする場合等、所望の十分長い時間電子シェーディングダメージを測定できることが望まれる。
【００２２】
本発明の目的は、サンプルの作成コストが低く、かつ十分な精度を与えることのできる電子シェーディングダメージ測定方法を提供することである。
【００２３】
本発明の目的は、所望の時間長電子シェーディングダメージを測定することのできる電子シェーディングダメージ測定方法を提供することである。
【００２４】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板上に導電層／窒化膜／酸化膜を積層した第１キャパシタ構造に強制的に電流を流し、注入電荷量に対するフラットバンド電圧の変化を測定した特性曲線を準備する工程と、半導体基板上に導電層／窒化膜／酸化膜を積層した第２キャパシタ構造を準備する工程と、前記第２キャパシタ構造上に開口を有する絶縁層を前記半導体基板上に形成し、その上にＴｉＮまたはＴｉＯＮの下層とマイクロローディング効果を生じる導電体の上層を含み、前記開口で前記導電層に接続される導電性のアンテナ層を形成し、その上に低密度パターン領域と高密度パターン領域を含む絶縁性マスクパターンを形成したサンプルを形成する工程と、第１のプラズマによるドライエッチング工程であって、低密度パターン領域においてアンテナ層がなくなるまでエッチングする第１エッチング工程と、第１エッチング工程に続いて、ハロゲン含有ガスと酸素との混合ガス、ＨＢｒ、フッ素系ガスのいずれかのプラズマによるプラズマ処理を行う工程と、ウエットエッチングにより高密度パターン領域に残る導電性アンテナ層のうち、少なくともＴｉＮまたはＴｉＯＮの下層をエッチングする第２エッチング工程と、前記プラズマ処理工程前後の前記第２キャパシタ構造のフラットバンド電圧を測定し、その変化を算出する工程と、前記特性曲線を用いて、得られたフラットバンド電圧の変化から前記プラズマ処理で前記第２キャパシタ構造に注入された電荷量を推定する工程とを含む電子シェーディング効果の測定方法が提供される。
【００２５】
導電層／窒化膜／酸化膜／半導体基板の積層（ＭＮＯＳ）キャパシタ構造を作成することにより、注入電荷量に対して敏感に変化するフラットバンド電圧を得ることができる。フラットバンド電圧の変化を測定することにより、キャパシタ構造に注入された電荷量を推定することができる。
【００２６】
測定対象であるＨＢｒ、酸素含有ガス、あるいはフッ素系ガスのプラズマはＴｉＮまたはＴｉＯＮをほとんどエッチングしない。従ってこれらのガスのプラズマ処理を所望の時間行うことができる。プラズマ生成条件によらず、一定時間のプラズマ処理を行えるので、データの比較、解釈が容易になる。
【００２７】
【発明の実施の形態】
半導体集積回路装置の構成要素のうち、電子シェーディングダメージによって最も影響を受ける要素は、通常ＭＯＳトランジスタのゲート酸化膜である。ゲート電極に上部配線が接続されている場合、上部配線のエッチング時に注入された電荷は、ゲート電極に集中し、ゲート酸化膜を流れるトンネル電流となる。
【００２８】
ゲート酸化膜は、流れたトンネル電流の累積値によってほぼその寿命が制限される。したがって、プロセス中ゲート酸化膜に流れたトンネル電流の累積値を知ることが重要となる。
【００２９】
図１（Ａ）、（Ｂ）、（Ｃ）は、プロセスのモニタ前に行なっておく予備実験を示す。図１（Ａ）は予備実験に用いるサンプルおよびこのサンプルに電流ストレスを印加する工程を示し、図１（Ｂ）はストレス印加前後のサンプルのＣ−Ｖ測定の結果を概略的に示し、図１（Ｃ）は予備実験により得られる注入電荷量Ｑに対するフラットバンド電圧Ｖｆｂの変化を示す。
【００３０】
図１（Ａ）に示すように、ｎ型Ｓｉ基板１の表面上に活性領域に開口部を有するフィールド酸化膜２をＬＯＣＯＳによりたとえば厚さ約４００ｎｍ形成する。フィールド酸化膜２の開口部に、たとえば厚さ約２ｎｍの酸化膜３を熱酸化により形成し、その上にたとえば厚さ約１００ｎｍの窒化膜４をＣＶＤにより成長する。なお、酸化膜３の面積は、たとえば約５００μｍ×５００μｍである。
【００３１】
窒化膜４の上に、多結晶Ｓｉで形成された電極５をＣＶＤにより成長する。電極５は、絶縁ゲート電極に相当し、たとえば厚さ数百ｎｍ程度である。ただし、この電極の厚さは低抵抗が得られればよく、厳密なものではない。また、多結晶Ｓｉ電極の代わりに、多結晶Ｓｉの下層とシリサイドの上層からなるポリサイド電極を用いてもよい。金属電極を用いることも可能である。電極５、窒化膜４の積層を、パターニングして測定用サンプルを作成する。なお、測定に供するサンプルは測定前にアニーリングして加工時の影響を除去しておくことが望ましい。
【００３２】
初めに、図１に示す測定用サンプルのキャパシタンスを印加電圧の関数として測定し、Ｃ−Ｖ特性を測定する。Ｃ−Ｖ測定は、たとえば周波数１ＭＨｚ、電圧−５Ｖ〜＋５Ｖで行なう。なお、窒化膜４の厚さを薄くした時は測定電圧範囲を狭める。
【００３３】
測定しているＭＮＯＳキャパシタの容量が、式（１）に示した、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタのフラットバンド容量ＣFBになるようなゲート電圧Ｖｇをフラットバンド電圧Ｖｆｂと定義する。
【００３４】
【数１】
ＣFB＝εｉ／｛ｄ＋（εｉ／εｓ）（ｋＴεｓ／ｎｉ／ｑ2 ）1/2 ｝…（１）
ただし、ｄ；絶縁膜の厚さ、εｉ；絶縁膜の誘電率、εｓ；半導体基板の誘電率、ｎｉ；真性キャリア密度である。初期フラットバンド電圧をＶｆｂ０とする。
【００３５】
ｎ型Ｓｉ基板１を接地し、Ｓｉ電極５を正極とし、定電流源６から電流を注入する。定電流源６には、電流計７を接続し、流れた電流をモニタする。電流計７は、たとえば基準抵抗とその両端の電圧降下を測定する電圧計で構成される。電極５を負極とし、逆極性電流ストレスを印加するサンプルも準備する。
【００３６】
定電流源６を用い、Ｓｉ電極５、窒化膜４、酸化膜３、ｎ型Ｓｉ基板１からなるＭＮＯＳキャパシタに電流を流すと、窒化膜４、酸化膜３にトンネル電流が流れ、酸化膜３はトンネル電流によるダメージを受ける。このトンネル電流によるダメージは、酸化膜３を流れた電荷量、すなわち電流計７を流れた電流の累積値によって推定することができる。電流ストレス印加後、再びＣ−Ｖ測定を行う。
【００３７】
図１（Ｂ）は、Ｃ−Ｖ測定の結果を概略的に示すグラフである。ストレス印加前のＣ−Ｖ特性が曲線Ｃφで示され、ストレス印加後のサンプルのＣ−Ｖ特性がＣ１で示される。ストレス印加後のＣ−Ｖ特性のフラットバンド電圧をＶｆｂ１で示す。すなわち、電流ストレス印加により、フラットバンド電圧はΔＶｆｂ＝Ｖｆｂ１−Ｖｆｂ０だけ変化している。このフラットバンド電圧の変化量ΔＶｆｂを、定電流源６から流した電荷量の関数として得る。
【００３８】
図１（Ｃ）は、注入電荷量Ｑの関数としてフラットバンド電圧のシフト量ΔＶｆｂを示す。横軸が注入電荷量Ｑ（μＣ／ｃｍ2 ）を示し、縦軸がフラットバンド電圧のシフト量ΔＶｆｂ（Ｖ）を示す。用いたＭＮＯＳキャパシタは、上述のように、電極面積２５００００μｍ2 、窒化膜の厚さ１００ｎｍ、酸化膜の厚さ２ｎｍを有する。
【００３９】
図１（Ｃ）に示すように、注入電荷量Ｑの関数としてのフラットバンド電圧シフト量ΔＶｆｂを一旦得れば、その後同一構成のサンプルを用い、測定対象であるプロセスを行ない、フラットバンド電圧シフト量を測定すれば、プロセス中に酸化膜に流れた電荷量を知ることができる。
【００４０】
図２（Ａ）、（Ｂ）、（Ｃ）、図３（Ａ）、（Ｂ）、（Ｃ）は、プロセスモニタ用サンプルの構成を示す。
【００４１】
図２（Ａ）において、ｎ型Ｓｉ基板１の上にフィールド酸化膜２、酸化膜３、窒化膜４、電極５を作成する。これらの構成は、図１（Ａ）に示した電流ストレス測定用のサンプルと同一である。このＭＮＯＳキャパシタ構造を作成した後、４００℃、３０分間のアニーリングをＯ2 ／Ｎ2 雰囲気中で行ない、電極５のエッチング工程の影響を除去する。その後、初期Ｃ−Ｖ測定を行なう。得られたフラットバンド電圧を初期フラットバンド電圧とする。
【００４２】
ＭＮＯＳキャパシタ構造の表面上にたとえば厚さ５００ｎｍの絶縁膜１０をＣＶＤ等によって作成する。絶縁膜１０は、たとえばボロホスホシリケートガラス（ＢＰＳＧ）等の酸化膜、窒化膜等である。ＭＮＯＳキャパシタ構造上に開口を有するホトレジストマスクを作成し、開口内に露出した絶縁膜１１を選択的に除去し、接続用開口ＨＣを形成する。
【００４３】
絶縁膜１０に開口ＨＣを形成した後、エッチングの影響を除去するため、たとえばＯ2 ／Ｎ2 雰囲気中で３０分間約４００℃のアニーリングを行なう。ＭＮＯＳキャパシタ構造作成時のエッチングおよび絶縁膜１１の開口形成用エッチングによって、ＭＮＯＳキャパシタのフラットバンド電圧がシフトしている場合、このシフトはアニーリングによって除去される。この状態で、ＭＮＯＳキャパシタ構造の初期フラットバンド電圧をＣ−Ｖ測定により測定してもよい。
【００４４】
なお、ＭＮＯＳキャパシタ構造を作成するためのエッチングおよび、絶縁膜１０の開口を形成するエッチングをチャージングダメージの全くない方法、たとえばウェットエッチングで行なう場合は、アニーリング工程を省略することも可能である。
【００４５】
その後、Ｓｉ基板１表面上に、ＴｉＮまたはＴｉＯＮの下層１１とＷＳｉ2 等の導電体の上層１２とを含むアンテナ層を堆積する。アンテナ層は、絶縁膜１０の開口を介して、ＭＮＯＳキャパシタ構造の上部電極である電極５に接続される。
【００４６】
なお、初期フラットバンド電圧の測定を、電極５、窒化膜４をパターニングした後、および／または絶縁膜１０の開口形成後に行なう場合を説明したが、アンテナ層堆積後、上述同様のアニーリングを行い、ここでもフラットバンド電圧の測定を行なってもよい。初期フラットバンド電圧の測定は、ＭＮＯＳキャパシタ構造がプロセスによる影響を受けていない状態でどのようなフラットバンド電圧を有するかを測定できるものであればよい。
【００４７】
なお、アンテナ層堆積後のフラットバンド電圧は、ＭＮＯＳキャパシタ構造のキャパシタンスのみでなく、周囲に拡がる広い面積のアンテナ層のキャパシタンスも含めて測定することになるため、最終的なフラットバンド電圧の変化を算出するデータとしては精度が低くなる。
【００４８】
アンテナ層１１、１２堆積後、その表面上にホトリソグラフィにより、レジストマスクパターン１３を作成する。
【００４９】
図２（Ｂ）は、レジストマスクパターン１３の平面図を概略的に示す。ＭＮＯＳキャパシタ構造上に、電極５とほぼ同一平面形状または電極５の面積内に収まる形状の分離パターン１３ａが配置され、その周囲を複数のループ状パターン１３ｂが複数の狭いループ状間隙を介して幾重にも取り囲んでいる。
【００５０】
分離パターン１３ａは、閉ループ状の間隙１４ａにより隣接するループ状パターン１３ｂから分離されている。ループ状パターン１３ｂは、たとえば約１μｍのギャップで約１μｍ幅のパターンを配置した構成である。たとえば、レジストマスクパターン１３の厚さを制御することにより、レジストマスクパターン１３の開口部１４ａのアスペクト比を種々に変化させる。
【００５１】
ループ状パターンが高密度パターン領域を形成し、その周囲のオープンスペースが低密度パターン領域を形成する。低密度パターン領域に両側に広い開口部を有する疎なパターンを形成してもよい。このように準備した測定用サンプルに対し、測定対象であるドライプロセスを含む処理を行なう。
【００５２】
図４は、測定対象であるドライプロセスを行なう装置の代表例である誘導結合プラズマエッチング装置の構成を概略的に示す。真空容器２０の底部には、底部電極２１が配置されている。真空容器２０の上部には、誘電体窓２２が配置され、その上に誘導コイル２３が配置されている。誘導コイル２３には、たとえば１３．５６ＭＨｚの高周波電源２５が接続される。また、底部電極２１にもたとえば１３．５６ＭＨｚの高周波電源２６が接続される。
【００５３】
図２（Ａ）、（Ｂ）に示したような構成を有する測定用サンプル２８を底部電極２１上に配置し、真空容器２０内に作動ガスを導入し、電源２５、２６から高周波電力を供給することにより、真空容器２０内にプラズマ２９を発生させる。プラズマ２９により、レジストマスクパターン１３の開口部に露出したアンテナ層１１、１２がエッチングされる。
【００５４】
なお、アンテナ層１１、１２が、基板上いずれかの個所において基板表面とコンタクトしている場合は、アンテナ層１１、１２に電荷が注入されても、その電荷は基板に逃げる。
【００５５】
レジストマスクパターン１３の開口部の幅が狭く、アスペクト比がある程度以上高いと、電子シェーディング効果が生じる。
【００５６】
電子シェーディング効果は、エッチングとしてはマイクロローディング効果を生じさせる。マイクロローディング効果により、高密度パターン領域におけるエッチレートは、低密度パターン領域におけるエッチレートより低くなる。
【００５７】
以下、導電体の上層１２がＷＳｉ2 で形成され、下層１１がＴｉＮ又はＴｉＯＮ（まとめてＴｉ（Ｏ）Ｎと表す）で形成されている場合を例にとって説明する。
【００５８】
まず、ＷＳｉ2 層１２をＣｌ2 、Ｃｌ2 ／Ｏ2 、ＳＦ6 ／ＨＢｒ等のガスによるプラズマを用いてレジストパターン１３をマスクとして用い選択的にエッチングする。
【００５９】
図２（Ｃ）は、低密度パターン領域のオープンスペースにおいて、ＷＳｉ2 層１２がちょうどエッチングされた状態を示す。この時、マイクローディング効果により、高密度パターン領域においては、ＷＳｉ2 層１２のエッチングは未だ終了せず、ＷＳｉ2 層１２の一部が残存している。
【００６０】
図３（Ａ）に示すように、オープンスペース部でＴｉ（Ｏ）Ｎ層１１が露出した後、エッチングガスをＣｌ2 に切り換え、Ｃｌ2 プラズマによりＴｉ（Ｏ）Ｎ層１１のエッチングを行う。このエッチングにより、低密度パターン領域におおいてはＴｉ（Ｏ）Ｎ層１１のエッチングが行われ、高密度パターン領域においては、残ったＷＳｉ2 層１２のオーバーエッチングが行われる。
【００６１】
図３（Ａ）は、低密度パターン領域のオープンスペース部において、Ｔｉ（Ｏ）Ｎ層１１のエッチングがちょうど終了した状態を示す。図においては、この時高密度パターン領域においてＷＳｉ2 層１２のエッチングがちょうど終了した状態を示すが、ＷＳｉ2 層１２が未だ残っていても、ＷＳｉ2 層１２のエッチングが終了し、さらにＴｉ（Ｏ）Ｎ層１１１のエッチングが一部進行していてもよい。
【００６２】
マイクローディング効果により、高密度パターン領域のエッチング速度は低密度パターン領域のエッチング速度よりも遅くなるため、低密度パターン領域においてＴｉ（Ｏ）Ｎ層１１のエッチングがちょうど終了した時点においては、高密度パターン領域においてＴｉ（Ｏ）Ｎ層１１の少なくとも一部は未だ残存している。
【００６３】
図３（Ｂ）に示すように、この状態で測定対象であるプラズマのエレクトロンシェーディングダメージの評価を行う。すなわち、プラズマを形成するガスとしてＨＢｒガス単独、Ｃｌ2 ／Ｏ2 、ＨＢｒ／Ｏ2 等のハロゲン系ガスと酸素を含むガス、またはフッ素系ガスを用い、プラズマ１６を発生させる。上述のガスのプラズマ１６は、Ｔｉ（Ｏ）Ｎ層１１をほとんどエッチングしないため、所望の時間プラズマ処理を行っても、高密度パターン領域におけるＴｉ（Ｏ）Ｎ層１１はほとんどそのまま残存する。所望の時間プラズマ処理を行い、電子シェーディング効果を進行させ、フラットバンド電圧の十分な変化を得る。
【００６４】
プラズマ処理が終了した後、高密度パターン領域に残存したＴｉ（Ｏ）Ｎ層１１をＨ2 ＳＯ4 ／Ｈ2 Ｏ2 によりウエットエッチングする。等方的なウェットエッチングが進むとレジストパターン１３下方のＴｉ（Ｏ）Ｎ層１１もサイドエッチングされ、やがてＴｉ（Ｏ）Ｎ層１１全てがエッチングされる。同時に、Ｔｉ（Ｏ）Ｎ層１１上にあったＷＳｉ2 層１２、レジストパターン１３ａ、１３ｂも除去される。図３（Ｃ）は、エッチングを終了した状態を示す。ウエットエッチングによっては、ゲート電極５に正電荷が注入されることはなく、フラットバンド電圧の変化は生じない。
【００６５】
なお、ゲート電極５上のアンテナ層１１、１２が周囲のループ状パターンから電気的に分離された状態でエッチングを終了させることもできる。但し、この場合、ゲート電極５上のアンテナ層１１、１２が付随容量を形成するので、測定精度は低下する。
【００６６】
この状態で、ＭＮＯＳキャパシタのフラットバンド電圧をＣＶ法により測定する。ゲート電極５に接続されたアンテナ層１１ａ、１２ｂは周辺のアンテナ層１１ｂ、１２ｂから電気的に分離されているため、高精度のフラットバンド電圧測定が行える。
【００６７】
プラズマ処理前のフラットバンド電圧とプラズマ処理後のフラットバンド電圧とを比較することにより、フラットバンド電圧シフト量を求める。得られたフラットバンド電圧シフト量を、図１（Ｃ）に示す特性と比較することにより、ゲート絶縁膜に注入された電荷量を知ることができる。すなわち、電子シェーディングダメージを定量化して測定することができる。
【００６８】
以上説明した実施例においては、エッチングする導電層として、ＷＳｉ2 層とＴｉ（０）Ｎ層の積層を用いたが、ＷＳｉ2 層の代わりに他の導電層を用いてもよい。例えば、マイクロローディング効果を生じる導電体として知られている多結晶Ｓｉ、ＷなどをＷＳｉ2 の代わりに用いることができる。プラズマ処理装置も誘導結合型エッチング装置に限定されない。例えば、エレクトロンサイクロトロン共鳴（ＥＣＲ）エッチング装置等を用いることもできる。
【００６９】
電子シェーディング効果を測定するためには、図３（Ａ）に示すような過渡的アンテナ構造を形成すればよい。ここで、アンテナ層の下層１１と上層１２とは、必ずしも別の材料で形成される必要はない。アンテナ層１１、１２全体として要求される条件は、
（１）導電性を有すること、
（２）ＲＩＥラグを生じる材料であること、
（３）薬液または電荷を有さないプラズマ生成物（ラジカル）でエッチング除去可能であること（すなわち、化学的にエッチングされる材料であること）、
である。
【００７０】
また、測定されるべきプラズマは、図３（Ａ）に示すような過渡的アンテナを有するキャパシタ構造に対し、エッチング速度が十分遅いプラズマである。
【００７１】
このような条件を満たす場合、アンテナ層１１、１２を単一層で形成することができる。たとえば、単一のＴｉ（Ｏ）Ｎ層によって過渡的アンテナ層１１、１２を形成してもよい。また、アルミニウム、アルミニウム合金の単一層によって過渡的アンテナ構造１１、１２を形成してもよい。アルミニウム（アルミニウム合金）は、ＲＩＥラグが大きいので、図３（Ａ）に示すような過渡的アンテナ構造を形成する導電膜として優れている。アルミニウム（合金）は、フッ素系ガスプラズマと、酸素を多く含むプラズマに対してはエッチング速度が極めて低い。また、ＷＳｉ2 、Ｗは、Ｃｌ2 系ガス、フッ素系ガス等によってエッチングされるが、ＨＢｒ／Ｏ2 、ＨＢｒ等によってはあまりエッチングされない。そこで、ＷＳｉ2 、Ｗの単一層によって過渡的アンテナ構造を形成することもできる。
【００７２】
このような単一層で過渡的アンテナ構造を形成できる材料およびエッチング方法をまとめると、以下のようになる。
【００７３】
【表１】
【００７４】
測定精度を上げるためには、電子シェーディング効果によるチャージングダメージを大きくすることが好ましい。本実施例では、図３（Ｂ）のプラズマ処理を希望するだけ長時間行うことができるので、希望する大きさのチャージングダメージを得ることができる。さらに、ＭＮＯＳキャパシタ構造の面積に対し、レジストマスクパターンの開口部に露出するアンテナ面積を広くすることもできる。
【００７５】
なお、電子シェーディング効果によるチャージングダメージのみを測定するためには、電子シェーディング効果以外の影響をなるべく排除することが好ましい。たとえば、プラズマ自体に不均一がある場合、アスペクト比の高いレジストマスクパターン開口部のみではなく、広く露出した面積においても、電荷の注入を受ける。このような影響を除去するためには、測定用サンプルと共に参照用サンプルを用いることが好ましい。
【００７６】
図５（Ａ）、（Ｂ）、（Ｃ）は、参照用サンプルの構成を示す。図５（Ａ）、（Ｂ）は、プロセスを行なう前のサンプルの断面図および平面図を示す。
【００７７】
図２（Ａ）、（Ｂ）のサンプル構成と較べ、レジストマスクパターン１３の形状のみが異なる。レジストマスクパターン１３は矩形状であり、その面積は電極５の面積と等しくする。このような矩形パターンのレジストマスクパターンでは、電子シェーディング効果はほとんど生じない。したがって、電子シェーディング効果以外の影響があれば、図５（Ａ）、（Ｂ）に示すサンプルによってその程度を測定することができる。
【００７８】
図５（Ａ）、（Ｂ）に示すサンプルにおいても、図２（Ａ）、（Ｂ）に示すサンプルと同様の処理を行い、初期フラットバンド電圧を測定しておく。図５（Ａ）、（Ｂ）に示すサンプルに対し、図２（Ａ）、（Ｂ）に示すサンプルと同様のプロセスを行い、その後レジストマスクパターン１３を除去し、図５（Ｃ）に示すサンプルを得る。このサンプルに対し、Ｃ−Ｖ法によりフラットバンド電圧を測定する。
【００７９】
図２（Ａ）、（Ｂ）、（Ｃ）、図３（Ａ）、（Ｂ）、（Ｃ）に示したサンプルで得たフラットバンド電圧の変化量から、図３（Ａ）、（Ｂ）、（Ｃ）に示すサンプルで得たフラットバンド電圧の変化量を減算することにより、電子シェーディング効果によるチャージングダメージのみによるフラットバンド電圧のシフト量を求めることができる。
【００８０】
ＭＮＯＳキャパシタの上に、電気的に分離されたアンテナ層が形成される場合を説明したが、アンテナパターンの形状は上述のものに限定されない。例えば、アンテナ層として広く用いられる櫛型パターン等を利用することもできる。櫛型パターンの接続部分にＭＮＯＳキャパシタが接続されるようにすればよい。但し、このような櫛型パターンの場合には、上述の処理を終了した後も櫛型のアンテナ層がＭＮＯＳキャパシタに接続された状態で残存する。
【００８１】
この状態のまま、フラットバンド電圧を測定することも可能であるが、アンテナ層が基板等と容量を形成し、測定精度が低下してしまう。このような場合には、図３（Ｃ）に示す処理の後、さらにアンテナ層１２、１１を除去することが好ましい。このアンテナ層の除去は、フラットバンド電圧に変化を与えないようウエットエッチングで行うことが望ましい。
【００８２】
ＭＮＯＳキャパシタの上部に電気的に分離されたアンテナ層が残るサンプル形状は、図３（Ｃ）に示す工程の後直ちにフラットバンド電圧の測定ができる点で望ましい。
【００８３】
エッチングが終了した時点で、ＭＮＯＳキャパシタ構造がアンテナ構造から分離されていれば、残ったアンテナ層を除去することなく、Ｃ−Ｖ測定を高精度に行なうことができる。このためには、ＭＮＯＳキャパシタ構造の直上部分を取り囲むように、ループ状の開口部が存在すればよい。
【００８４】
アンテナ層の分離されたパターン１２ａ、１１ａが、ＭＮＯＳキャパシタ構造の電極５の面積内に収まり、アンテナ層の次の外側パターン１２ｂ、１１ｂは電極５上より外側に配置されていれば、アンテナ層が残存していてもＣ−Ｖ測定は十分高精度で行なえる。他の部分におけるアンテナ形状は、種々に選択することができる。
【００８５】
図６は、アンテナ形状の他の例を示す。 図６（Ａ）は、図２（Ｂ）に示す複数の矩形ループ状開口が各コーナにおいて互いに接続されたパターン形状を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する直線状のパターン１３ｂ１〜１３ｂ４から分離されている。図６（Ａ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、そのループ状開口部に他の矩形状開口が接続されて構成されている。
【００８６】
図６（Ｂ）は、ＭＮＯＳキャパシタ構造上の分離されたパターン１３ａの上下に水平方向に互いに平行な複数のストライプ状パターン１３ｂ１を配置し、左右に図中垂直方向に互いに平行な複数のストライプ状パターンを配置した構成を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する図中水平方向に平行な直線状のパターン１３ｂ１と図中垂直方向に平行な直線状のパターン１３ｂ２から分離されている。
【００８７】
図６（Ｂ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、さらにそのループ状開口部に図中垂直方向に沿った直線状の開口１４ｂ、１４ｂが接続されて構成されている。これらの構成においても、鎖線ＩＩＡ−ＩＩＡに沿う断面は、図２（Ａ）と同様となる。
【００８８】
図６（Ｃ）は、ＭＮＯＳキャパシタ構造の上にほぼ同一の形状を有する分離されたパターン１３ａを配置し、他の部分に櫛歯状のアンテナパターン１３ｂを配置し、分離されたパターン１３ａを取り囲んだ構成を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する櫛歯状のアンテナパターン１３ｂから分離されている。
【００８９】
図６（Ｃ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、さらにそのループ状開口部に図中水平方向に沿った直線状の開口１４ｂ、１４ｂが接続されて構成されている。開口部のエッチングが終了すると、中央の分離されたパターン１３ａは周囲のパターン１３ｂから分離される。
【００９０】
図６（Ｄ）は、ＭＮＯＳキャパシタ構造の上にほぼ同一の平面形状を有するパターン１３ａを配置し、その周囲の領域に図中水平方向に互いに平行なストライプ状のパターン１３ｂを配置した構成を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する図中水平方向に平行な直線状のパターン１３ｂから分離されている。
【００９１】
図６（Ｄ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、さらにそのループ状開口部に図中水平方向に沿った直線状の開口１４ｂ、１４ｂが接続されて構成されている。分離されたパターン１３ａの周囲にはループ状の開口が形成されている。
【００９２】
このように、アンテナパターン形状はリング状に限らず、キャパシタ直上の電極の周辺にマイクロローディング効果によるＲＩＥラグが生じるのに十分なほど狭いスペースを挟んで密集パターン群が配置されていればよい。
【００９３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９４】
【発明の効果】
以上説明したように、本発明によれば、所望の時間長プラズマ処理を行い、電子シェーディングダメージを高精度に測定することができる。プラズマの性質を高精度に測定でき、簡単、迅速にプロセスの最適化等を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施例による測定方法に用いるサンプルおよび測定結果を示す断面図およびグラフである。
【図２】 本発明の実施例による測定方法を説明するためのサンプルの断面図および平面図である。
【図３】 本発明の実施例による測定方法を説明するためのサンプルの断面図である。
【図４】 本発明の実施例に用いるプラズマエッチング装置の構成を概略的に示す断面図である。
【図５】 本発明の実施例による測定方法に用いるサンプルの断面図および平面図である。
【図６】 アンテナパターンの他の形状例を示す平面図である。
【符号の説明】
１ ｎ型Ｓｉ基板、 ２ フィールド酸化膜、 ３ 酸化膜、 ４ 窒化膜、 ５ 多結晶Ｓｉ電極、 ６ 定電流源、 ７ 電流計、 １１絶縁膜、 １２ アンテナ層、 １３ レジストマスクパターン、 １６プラズマ
【発明の属する技術分野】
本発明は、半導体プロセスの測定に関し、特にプラズマを用いた半導体プロセスにおける電子シェーディングダメージの測定に関する。
【０００２】
本明細書において、「電子シェーディングダメージ」とは、電子が遮蔽（シェーディング）されることにより、導電性表面に正電荷が過剰に注入されることに起因するダメージをいう。
【０００３】
【従来の技術】
半導体集積回路装置の製造において、高集積化（微細化）と半導体ウエハの大口径化が進んでいる。これらの変化に伴い、低圧高密度プラズマが半導体微細加工技術として必須のものとなっている。これらのプラズマ加工において、プラズマから半導体基板に注入されるチャージによる悪影響を避けるため、プラズマ内での正電荷と負電荷の均一化が計られている。
【０００４】
しかしながら、平坦な表面に対しては均一な電荷分布を示すプラズマを用いても、アスペクト比の高い開口部を有するレジスト（または絶縁膜）マスクを用いたプラズマ加工においては、電子シェーディングダメージと呼ばれる高密度プラズマ特有のチャージングダメージが発生することが報告されている。
【０００５】
電子シェーディングダメージは、電子とイオンの行動の差によって生じるものと考えられる。エッチング対象である導電層と半導体基板とが電気的に分離され、且つゲート酸化膜等の薄い絶縁膜を介して基板と対向している場合を考える。
【０００６】
通常、半導体基板とプラズマ間にはバイアス電位が生じ、正電荷を有するイオンが基板に対して加速されながら入射する。これに対し、負電荷を有する電子は、電界によって減速される。これらの結果、イオンは基板に対してほぼ垂直に入射するのに対し、電子は基板表面方向の速度成分が大きくなり、基板に対し斜めに入射する。
【０００７】
加工すべき導電性表面を囲んで絶縁物のパターンがあると、斜め入射する電子は絶縁物パターンに遮られてしまう。このような絶縁物のパターンがあっても、垂直に入射するイオンは絶縁物パターンに遮蔽されることなく、加工すべき導電性表面に垂直に入射する。このため、導電性表面には過剰な正電荷が流入することになる。
【０００８】
絶縁物パターン側壁上に電子が捕獲されると、入射する電子をはね返す向きの電場が形成される。垂直方向の運動エネルギが小さな電子は、この電場によってほとんどはね返されてしまう。このようにして電子シェーディングが生じると考えられる。
【０００９】
正電荷を有するイオンは、この電場によってはね返されることなく、絶縁物パターン下の導電性表面に入射する。絶縁物パターン下の導電層には、正電荷が蓄積されることになる。導電層が絶縁ゲート電極に接続されている場合、蓄積された正電荷によりゲート絶縁膜に電界が印加されることになる。この電界によってゲート絶縁膜にトンネル電流が流れると、導電層に蓄積される正電荷は定常状態に達するであろう。しかし、ゲート絶縁膜は、トンネル電流によって劣化する。
【００１０】
ゲート絶縁膜の厚さが厚い場合は、トンネル電流がなかなか流れず、導電層の蓄積正電荷が大きくなる。すると、蓄積された正電荷により、表面に電子を引き込む方向の電場を発生させる。この電場によって電子が引き込まれると、トンネル電流が流れなくても定常状態になると考えられる。
【００１１】
ＭＯＳトランジスタの微細化に伴い、ゲート酸化膜の厚さはますます薄くなる傾向にある。ゲート絶縁膜が薄くなると、トンネル電流が流れ易くなり、電子シェーディングに起因するトンネル電流によってゲート絶縁膜の寿命が短くなってしまう。
【００１２】
低圧高密度プラズマを用いて半導体基板を加工する場合、電子シェーディングによるチャージングダメージ（電子シェーディングダメージ）がどの程度生じるかを測定することは製造される半導体装置の信頼性向上のため欠くことができないものとなる。
【００１３】
電子シェーディングダメージの測定方法としては、たとえばＭＯＳトランジスタのゲート電極に櫛形アンテナを接続し、櫛形アンテナにプラズマ処理を行なうことによって生じるＭＯＳトランジスタの閾値電圧シフトを測定する方法が知られている。
【００１４】
電子シェーディングダメージにより、ゲート酸化膜にトンネル電流が流れると、ＭＯＳトランジスタの閾値電圧はシフトする。シフトした閾値電圧を測定することにより、ゲート酸化膜に流れた電荷量を推定することができる。
【００１５】
この方法は、電子シェーディングダメージを測定するためにＭＯＳトランジスタを作成することが必要となる。プロセスの立ち上げ時においては、種々のプロセスパラメータを最適化することが要求される。このような場合、プロセスの状態をモニタするだけの目的で、ＭＯＳトランジスタを作成したサンプルを作ることはコストの上昇につながる。
【００１６】
より簡単な測定用サンプルとしては、ＭＯＳトランジスタ構造とせず、ＭＯＳキャパシタ（ゲート電極のみ）を用いる方法がある。ＭＯＳキャパシタをサンプルとする場合、閾値電圧は測定できないため、ＭＯＳキャパシタの絶縁膜の耐圧を測定することになる。しかしながら、ＭＯＳキャパシタの絶縁耐圧測定は、精度が低く、要求されるチャージングダメージの程度を定量化することが困難である。
【００１７】
【発明が解決しようとする課題】
このように、ＭＯＳトランジスタをテスト素子としてプロセスをモニタすれば、電子シェーディングダメージを定量的に測定することができるが、サンプル作成のコストが高くなる。ＭＯＳキャパシタをテスト素子とすれば、サンプル作成のコストは低減できるが、測定精度が低くなってしまう。
【００１８】
通常、半導体基板全面上に形成された導電層は、いずれかの場所（たとえばスクライブライン）において半導体基板に電気的に接続されている。
【００１９】
電子シェーディングダメージは、オープンスペースの導電性被エッチング層のエッチングが終了した後、マイクロローディング効果により残存した配線間の狭いスペース部の被エッチング層がオーバーエッチングされ終わるまでの間に被エッチング層に注入され、ゲート酸化膜に流れた電荷によって生じるものである。
【００２０】
従って、電子シェーディングダメージは、オープンスペースでの主エッチング終了時から狭いスペース部でのオーバーエッチング終了時点までの時間の長短に依存する。すなわち、電子シェーディングダメージの測定は、被エッチング層のオーバーエッチングの時間長に依存し、オーバーエッチングの時間が短いと十分な精度で測定を行うことが難しい。
【００２１】
測定しようとするプラズマの電子シェーディングダメージを詳細に究明しようとする場合等、所望の十分長い時間電子シェーディングダメージを測定できることが望まれる。
【００２２】
本発明の目的は、サンプルの作成コストが低く、かつ十分な精度を与えることのできる電子シェーディングダメージ測定方法を提供することである。
【００２３】
本発明の目的は、所望の時間長電子シェーディングダメージを測定することのできる電子シェーディングダメージ測定方法を提供することである。
【００２４】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板上に導電層／窒化膜／酸化膜を積層した第１キャパシタ構造に強制的に電流を流し、注入電荷量に対するフラットバンド電圧の変化を測定した特性曲線を準備する工程と、半導体基板上に導電層／窒化膜／酸化膜を積層した第２キャパシタ構造を準備する工程と、前記第２キャパシタ構造上に開口を有する絶縁層を前記半導体基板上に形成し、その上にＴｉＮまたはＴｉＯＮの下層とマイクロローディング効果を生じる導電体の上層を含み、前記開口で前記導電層に接続される導電性のアンテナ層を形成し、その上に低密度パターン領域と高密度パターン領域を含む絶縁性マスクパターンを形成したサンプルを形成する工程と、第１のプラズマによるドライエッチング工程であって、低密度パターン領域においてアンテナ層がなくなるまでエッチングする第１エッチング工程と、第１エッチング工程に続いて、ハロゲン含有ガスと酸素との混合ガス、ＨＢｒ、フッ素系ガスのいずれかのプラズマによるプラズマ処理を行う工程と、ウエットエッチングにより高密度パターン領域に残る導電性アンテナ層のうち、少なくともＴｉＮまたはＴｉＯＮの下層をエッチングする第２エッチング工程と、前記プラズマ処理工程前後の前記第２キャパシタ構造のフラットバンド電圧を測定し、その変化を算出する工程と、前記特性曲線を用いて、得られたフラットバンド電圧の変化から前記プラズマ処理で前記第２キャパシタ構造に注入された電荷量を推定する工程とを含む電子シェーディング効果の測定方法が提供される。
【００２５】
導電層／窒化膜／酸化膜／半導体基板の積層（ＭＮＯＳ）キャパシタ構造を作成することにより、注入電荷量に対して敏感に変化するフラットバンド電圧を得ることができる。フラットバンド電圧の変化を測定することにより、キャパシタ構造に注入された電荷量を推定することができる。
【００２６】
測定対象であるＨＢｒ、酸素含有ガス、あるいはフッ素系ガスのプラズマはＴｉＮまたはＴｉＯＮをほとんどエッチングしない。従ってこれらのガスのプラズマ処理を所望の時間行うことができる。プラズマ生成条件によらず、一定時間のプラズマ処理を行えるので、データの比較、解釈が容易になる。
【００２７】
【発明の実施の形態】
半導体集積回路装置の構成要素のうち、電子シェーディングダメージによって最も影響を受ける要素は、通常ＭＯＳトランジスタのゲート酸化膜である。ゲート電極に上部配線が接続されている場合、上部配線のエッチング時に注入された電荷は、ゲート電極に集中し、ゲート酸化膜を流れるトンネル電流となる。
【００２８】
ゲート酸化膜は、流れたトンネル電流の累積値によってほぼその寿命が制限される。したがって、プロセス中ゲート酸化膜に流れたトンネル電流の累積値を知ることが重要となる。
【００２９】
図１（Ａ）、（Ｂ）、（Ｃ）は、プロセスのモニタ前に行なっておく予備実験を示す。図１（Ａ）は予備実験に用いるサンプルおよびこのサンプルに電流ストレスを印加する工程を示し、図１（Ｂ）はストレス印加前後のサンプルのＣ−Ｖ測定の結果を概略的に示し、図１（Ｃ）は予備実験により得られる注入電荷量Ｑに対するフラットバンド電圧Ｖｆｂの変化を示す。
【００３０】
図１（Ａ）に示すように、ｎ型Ｓｉ基板１の表面上に活性領域に開口部を有するフィールド酸化膜２をＬＯＣＯＳによりたとえば厚さ約４００ｎｍ形成する。フィールド酸化膜２の開口部に、たとえば厚さ約２ｎｍの酸化膜３を熱酸化により形成し、その上にたとえば厚さ約１００ｎｍの窒化膜４をＣＶＤにより成長する。なお、酸化膜３の面積は、たとえば約５００μｍ×５００μｍである。
【００３１】
窒化膜４の上に、多結晶Ｓｉで形成された電極５をＣＶＤにより成長する。電極５は、絶縁ゲート電極に相当し、たとえば厚さ数百ｎｍ程度である。ただし、この電極の厚さは低抵抗が得られればよく、厳密なものではない。また、多結晶Ｓｉ電極の代わりに、多結晶Ｓｉの下層とシリサイドの上層からなるポリサイド電極を用いてもよい。金属電極を用いることも可能である。電極５、窒化膜４の積層を、パターニングして測定用サンプルを作成する。なお、測定に供するサンプルは測定前にアニーリングして加工時の影響を除去しておくことが望ましい。
【００３２】
初めに、図１に示す測定用サンプルのキャパシタンスを印加電圧の関数として測定し、Ｃ−Ｖ特性を測定する。Ｃ−Ｖ測定は、たとえば周波数１ＭＨｚ、電圧−５Ｖ〜＋５Ｖで行なう。なお、窒化膜４の厚さを薄くした時は測定電圧範囲を狭める。
【００３３】
測定しているＭＮＯＳキャパシタの容量が、式（１）に示した、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタのフラットバンド容量ＣFBになるようなゲート電圧Ｖｇをフラットバンド電圧Ｖｆｂと定義する。
【００３４】
【数１】
ＣFB＝εｉ／｛ｄ＋（εｉ／εｓ）（ｋＴεｓ／ｎｉ／ｑ2 ）1/2 ｝…（１）
ただし、ｄ；絶縁膜の厚さ、εｉ；絶縁膜の誘電率、εｓ；半導体基板の誘電率、ｎｉ；真性キャリア密度である。初期フラットバンド電圧をＶｆｂ０とする。
【００３５】
ｎ型Ｓｉ基板１を接地し、Ｓｉ電極５を正極とし、定電流源６から電流を注入する。定電流源６には、電流計７を接続し、流れた電流をモニタする。電流計７は、たとえば基準抵抗とその両端の電圧降下を測定する電圧計で構成される。電極５を負極とし、逆極性電流ストレスを印加するサンプルも準備する。
【００３６】
定電流源６を用い、Ｓｉ電極５、窒化膜４、酸化膜３、ｎ型Ｓｉ基板１からなるＭＮＯＳキャパシタに電流を流すと、窒化膜４、酸化膜３にトンネル電流が流れ、酸化膜３はトンネル電流によるダメージを受ける。このトンネル電流によるダメージは、酸化膜３を流れた電荷量、すなわち電流計７を流れた電流の累積値によって推定することができる。電流ストレス印加後、再びＣ−Ｖ測定を行う。
【００３７】
図１（Ｂ）は、Ｃ−Ｖ測定の結果を概略的に示すグラフである。ストレス印加前のＣ−Ｖ特性が曲線Ｃφで示され、ストレス印加後のサンプルのＣ−Ｖ特性がＣ１で示される。ストレス印加後のＣ−Ｖ特性のフラットバンド電圧をＶｆｂ１で示す。すなわち、電流ストレス印加により、フラットバンド電圧はΔＶｆｂ＝Ｖｆｂ１−Ｖｆｂ０だけ変化している。このフラットバンド電圧の変化量ΔＶｆｂを、定電流源６から流した電荷量の関数として得る。
【００３８】
図１（Ｃ）は、注入電荷量Ｑの関数としてフラットバンド電圧のシフト量ΔＶｆｂを示す。横軸が注入電荷量Ｑ（μＣ／ｃｍ2 ）を示し、縦軸がフラットバンド電圧のシフト量ΔＶｆｂ（Ｖ）を示す。用いたＭＮＯＳキャパシタは、上述のように、電極面積２５００００μｍ2 、窒化膜の厚さ１００ｎｍ、酸化膜の厚さ２ｎｍを有する。
【００３９】
図１（Ｃ）に示すように、注入電荷量Ｑの関数としてのフラットバンド電圧シフト量ΔＶｆｂを一旦得れば、その後同一構成のサンプルを用い、測定対象であるプロセスを行ない、フラットバンド電圧シフト量を測定すれば、プロセス中に酸化膜に流れた電荷量を知ることができる。
【００４０】
図２（Ａ）、（Ｂ）、（Ｃ）、図３（Ａ）、（Ｂ）、（Ｃ）は、プロセスモニタ用サンプルの構成を示す。
【００４１】
図２（Ａ）において、ｎ型Ｓｉ基板１の上にフィールド酸化膜２、酸化膜３、窒化膜４、電極５を作成する。これらの構成は、図１（Ａ）に示した電流ストレス測定用のサンプルと同一である。このＭＮＯＳキャパシタ構造を作成した後、４００℃、３０分間のアニーリングをＯ2 ／Ｎ2 雰囲気中で行ない、電極５のエッチング工程の影響を除去する。その後、初期Ｃ−Ｖ測定を行なう。得られたフラットバンド電圧を初期フラットバンド電圧とする。
【００４２】
ＭＮＯＳキャパシタ構造の表面上にたとえば厚さ５００ｎｍの絶縁膜１０をＣＶＤ等によって作成する。絶縁膜１０は、たとえばボロホスホシリケートガラス（ＢＰＳＧ）等の酸化膜、窒化膜等である。ＭＮＯＳキャパシタ構造上に開口を有するホトレジストマスクを作成し、開口内に露出した絶縁膜１１を選択的に除去し、接続用開口ＨＣを形成する。
【００４３】
絶縁膜１０に開口ＨＣを形成した後、エッチングの影響を除去するため、たとえばＯ2 ／Ｎ2 雰囲気中で３０分間約４００℃のアニーリングを行なう。ＭＮＯＳキャパシタ構造作成時のエッチングおよび絶縁膜１１の開口形成用エッチングによって、ＭＮＯＳキャパシタのフラットバンド電圧がシフトしている場合、このシフトはアニーリングによって除去される。この状態で、ＭＮＯＳキャパシタ構造の初期フラットバンド電圧をＣ−Ｖ測定により測定してもよい。
【００４４】
なお、ＭＮＯＳキャパシタ構造を作成するためのエッチングおよび、絶縁膜１０の開口を形成するエッチングをチャージングダメージの全くない方法、たとえばウェットエッチングで行なう場合は、アニーリング工程を省略することも可能である。
【００４５】
その後、Ｓｉ基板１表面上に、ＴｉＮまたはＴｉＯＮの下層１１とＷＳｉ2 等の導電体の上層１２とを含むアンテナ層を堆積する。アンテナ層は、絶縁膜１０の開口を介して、ＭＮＯＳキャパシタ構造の上部電極である電極５に接続される。
【００４６】
なお、初期フラットバンド電圧の測定を、電極５、窒化膜４をパターニングした後、および／または絶縁膜１０の開口形成後に行なう場合を説明したが、アンテナ層堆積後、上述同様のアニーリングを行い、ここでもフラットバンド電圧の測定を行なってもよい。初期フラットバンド電圧の測定は、ＭＮＯＳキャパシタ構造がプロセスによる影響を受けていない状態でどのようなフラットバンド電圧を有するかを測定できるものであればよい。
【００４７】
なお、アンテナ層堆積後のフラットバンド電圧は、ＭＮＯＳキャパシタ構造のキャパシタンスのみでなく、周囲に拡がる広い面積のアンテナ層のキャパシタンスも含めて測定することになるため、最終的なフラットバンド電圧の変化を算出するデータとしては精度が低くなる。
【００４８】
アンテナ層１１、１２堆積後、その表面上にホトリソグラフィにより、レジストマスクパターン１３を作成する。
【００４９】
図２（Ｂ）は、レジストマスクパターン１３の平面図を概略的に示す。ＭＮＯＳキャパシタ構造上に、電極５とほぼ同一平面形状または電極５の面積内に収まる形状の分離パターン１３ａが配置され、その周囲を複数のループ状パターン１３ｂが複数の狭いループ状間隙を介して幾重にも取り囲んでいる。
【００５０】
分離パターン１３ａは、閉ループ状の間隙１４ａにより隣接するループ状パターン１３ｂから分離されている。ループ状パターン１３ｂは、たとえば約１μｍのギャップで約１μｍ幅のパターンを配置した構成である。たとえば、レジストマスクパターン１３の厚さを制御することにより、レジストマスクパターン１３の開口部１４ａのアスペクト比を種々に変化させる。
【００５１】
ループ状パターンが高密度パターン領域を形成し、その周囲のオープンスペースが低密度パターン領域を形成する。低密度パターン領域に両側に広い開口部を有する疎なパターンを形成してもよい。このように準備した測定用サンプルに対し、測定対象であるドライプロセスを含む処理を行なう。
【００５２】
図４は、測定対象であるドライプロセスを行なう装置の代表例である誘導結合プラズマエッチング装置の構成を概略的に示す。真空容器２０の底部には、底部電極２１が配置されている。真空容器２０の上部には、誘電体窓２２が配置され、その上に誘導コイル２３が配置されている。誘導コイル２３には、たとえば１３．５６ＭＨｚの高周波電源２５が接続される。また、底部電極２１にもたとえば１３．５６ＭＨｚの高周波電源２６が接続される。
【００５３】
図２（Ａ）、（Ｂ）に示したような構成を有する測定用サンプル２８を底部電極２１上に配置し、真空容器２０内に作動ガスを導入し、電源２５、２６から高周波電力を供給することにより、真空容器２０内にプラズマ２９を発生させる。プラズマ２９により、レジストマスクパターン１３の開口部に露出したアンテナ層１１、１２がエッチングされる。
【００５４】
なお、アンテナ層１１、１２が、基板上いずれかの個所において基板表面とコンタクトしている場合は、アンテナ層１１、１２に電荷が注入されても、その電荷は基板に逃げる。
【００５５】
レジストマスクパターン１３の開口部の幅が狭く、アスペクト比がある程度以上高いと、電子シェーディング効果が生じる。
【００５６】
電子シェーディング効果は、エッチングとしてはマイクロローディング効果を生じさせる。マイクロローディング効果により、高密度パターン領域におけるエッチレートは、低密度パターン領域におけるエッチレートより低くなる。
【００５７】
以下、導電体の上層１２がＷＳｉ2 で形成され、下層１１がＴｉＮ又はＴｉＯＮ（まとめてＴｉ（Ｏ）Ｎと表す）で形成されている場合を例にとって説明する。
【００５８】
まず、ＷＳｉ2 層１２をＣｌ2 、Ｃｌ2 ／Ｏ2 、ＳＦ6 ／ＨＢｒ等のガスによるプラズマを用いてレジストパターン１３をマスクとして用い選択的にエッチングする。
【００５９】
図２（Ｃ）は、低密度パターン領域のオープンスペースにおいて、ＷＳｉ2 層１２がちょうどエッチングされた状態を示す。この時、マイクローディング効果により、高密度パターン領域においては、ＷＳｉ2 層１２のエッチングは未だ終了せず、ＷＳｉ2 層１２の一部が残存している。
【００６０】
図３（Ａ）に示すように、オープンスペース部でＴｉ（Ｏ）Ｎ層１１が露出した後、エッチングガスをＣｌ2 に切り換え、Ｃｌ2 プラズマによりＴｉ（Ｏ）Ｎ層１１のエッチングを行う。このエッチングにより、低密度パターン領域におおいてはＴｉ（Ｏ）Ｎ層１１のエッチングが行われ、高密度パターン領域においては、残ったＷＳｉ2 層１２のオーバーエッチングが行われる。
【００６１】
図３（Ａ）は、低密度パターン領域のオープンスペース部において、Ｔｉ（Ｏ）Ｎ層１１のエッチングがちょうど終了した状態を示す。図においては、この時高密度パターン領域においてＷＳｉ2 層１２のエッチングがちょうど終了した状態を示すが、ＷＳｉ2 層１２が未だ残っていても、ＷＳｉ2 層１２のエッチングが終了し、さらにＴｉ（Ｏ）Ｎ層１１１のエッチングが一部進行していてもよい。
【００６２】
マイクローディング効果により、高密度パターン領域のエッチング速度は低密度パターン領域のエッチング速度よりも遅くなるため、低密度パターン領域においてＴｉ（Ｏ）Ｎ層１１のエッチングがちょうど終了した時点においては、高密度パターン領域においてＴｉ（Ｏ）Ｎ層１１の少なくとも一部は未だ残存している。
【００６３】
図３（Ｂ）に示すように、この状態で測定対象であるプラズマのエレクトロンシェーディングダメージの評価を行う。すなわち、プラズマを形成するガスとしてＨＢｒガス単独、Ｃｌ2 ／Ｏ2 、ＨＢｒ／Ｏ2 等のハロゲン系ガスと酸素を含むガス、またはフッ素系ガスを用い、プラズマ１６を発生させる。上述のガスのプラズマ１６は、Ｔｉ（Ｏ）Ｎ層１１をほとんどエッチングしないため、所望の時間プラズマ処理を行っても、高密度パターン領域におけるＴｉ（Ｏ）Ｎ層１１はほとんどそのまま残存する。所望の時間プラズマ処理を行い、電子シェーディング効果を進行させ、フラットバンド電圧の十分な変化を得る。
【００６４】
プラズマ処理が終了した後、高密度パターン領域に残存したＴｉ（Ｏ）Ｎ層１１をＨ2 ＳＯ4 ／Ｈ2 Ｏ2 によりウエットエッチングする。等方的なウェットエッチングが進むとレジストパターン１３下方のＴｉ（Ｏ）Ｎ層１１もサイドエッチングされ、やがてＴｉ（Ｏ）Ｎ層１１全てがエッチングされる。同時に、Ｔｉ（Ｏ）Ｎ層１１上にあったＷＳｉ2 層１２、レジストパターン１３ａ、１３ｂも除去される。図３（Ｃ）は、エッチングを終了した状態を示す。ウエットエッチングによっては、ゲート電極５に正電荷が注入されることはなく、フラットバンド電圧の変化は生じない。
【００６５】
なお、ゲート電極５上のアンテナ層１１、１２が周囲のループ状パターンから電気的に分離された状態でエッチングを終了させることもできる。但し、この場合、ゲート電極５上のアンテナ層１１、１２が付随容量を形成するので、測定精度は低下する。
【００６６】
この状態で、ＭＮＯＳキャパシタのフラットバンド電圧をＣＶ法により測定する。ゲート電極５に接続されたアンテナ層１１ａ、１２ｂは周辺のアンテナ層１１ｂ、１２ｂから電気的に分離されているため、高精度のフラットバンド電圧測定が行える。
【００６７】
プラズマ処理前のフラットバンド電圧とプラズマ処理後のフラットバンド電圧とを比較することにより、フラットバンド電圧シフト量を求める。得られたフラットバンド電圧シフト量を、図１（Ｃ）に示す特性と比較することにより、ゲート絶縁膜に注入された電荷量を知ることができる。すなわち、電子シェーディングダメージを定量化して測定することができる。
【００６８】
以上説明した実施例においては、エッチングする導電層として、ＷＳｉ2 層とＴｉ（０）Ｎ層の積層を用いたが、ＷＳｉ2 層の代わりに他の導電層を用いてもよい。例えば、マイクロローディング効果を生じる導電体として知られている多結晶Ｓｉ、ＷなどをＷＳｉ2 の代わりに用いることができる。プラズマ処理装置も誘導結合型エッチング装置に限定されない。例えば、エレクトロンサイクロトロン共鳴（ＥＣＲ）エッチング装置等を用いることもできる。
【００６９】
電子シェーディング効果を測定するためには、図３（Ａ）に示すような過渡的アンテナ構造を形成すればよい。ここで、アンテナ層の下層１１と上層１２とは、必ずしも別の材料で形成される必要はない。アンテナ層１１、１２全体として要求される条件は、
（１）導電性を有すること、
（２）ＲＩＥラグを生じる材料であること、
（３）薬液または電荷を有さないプラズマ生成物（ラジカル）でエッチング除去可能であること（すなわち、化学的にエッチングされる材料であること）、
である。
【００７０】
また、測定されるべきプラズマは、図３（Ａ）に示すような過渡的アンテナを有するキャパシタ構造に対し、エッチング速度が十分遅いプラズマである。
【００７１】
このような条件を満たす場合、アンテナ層１１、１２を単一層で形成することができる。たとえば、単一のＴｉ（Ｏ）Ｎ層によって過渡的アンテナ層１１、１２を形成してもよい。また、アルミニウム、アルミニウム合金の単一層によって過渡的アンテナ構造１１、１２を形成してもよい。アルミニウム（アルミニウム合金）は、ＲＩＥラグが大きいので、図３（Ａ）に示すような過渡的アンテナ構造を形成する導電膜として優れている。アルミニウム（合金）は、フッ素系ガスプラズマと、酸素を多く含むプラズマに対してはエッチング速度が極めて低い。また、ＷＳｉ2 、Ｗは、Ｃｌ2 系ガス、フッ素系ガス等によってエッチングされるが、ＨＢｒ／Ｏ2 、ＨＢｒ等によってはあまりエッチングされない。そこで、ＷＳｉ2 、Ｗの単一層によって過渡的アンテナ構造を形成することもできる。
【００７２】
このような単一層で過渡的アンテナ構造を形成できる材料およびエッチング方法をまとめると、以下のようになる。
【００７３】
【表１】
測定精度を上げるためには、電子シェーディング効果によるチャージングダメージを大きくすることが好ましい。本実施例では、図３（Ｂ）のプラズマ処理を希望するだけ長時間行うことができるので、希望する大きさのチャージングダメージを得ることができる。さらに、ＭＮＯＳキャパシタ構造の面積に対し、レジストマスクパターンの開口部に露出するアンテナ面積を広くすることもできる。
【００７５】
なお、電子シェーディング効果によるチャージングダメージのみを測定するためには、電子シェーディング効果以外の影響をなるべく排除することが好ましい。たとえば、プラズマ自体に不均一がある場合、アスペクト比の高いレジストマスクパターン開口部のみではなく、広く露出した面積においても、電荷の注入を受ける。このような影響を除去するためには、測定用サンプルと共に参照用サンプルを用いることが好ましい。
【００７６】
図５（Ａ）、（Ｂ）、（Ｃ）は、参照用サンプルの構成を示す。図５（Ａ）、（Ｂ）は、プロセスを行なう前のサンプルの断面図および平面図を示す。
【００７７】
図２（Ａ）、（Ｂ）のサンプル構成と較べ、レジストマスクパターン１３の形状のみが異なる。レジストマスクパターン１３は矩形状であり、その面積は電極５の面積と等しくする。このような矩形パターンのレジストマスクパターンでは、電子シェーディング効果はほとんど生じない。したがって、電子シェーディング効果以外の影響があれば、図５（Ａ）、（Ｂ）に示すサンプルによってその程度を測定することができる。
【００７８】
図５（Ａ）、（Ｂ）に示すサンプルにおいても、図２（Ａ）、（Ｂ）に示すサンプルと同様の処理を行い、初期フラットバンド電圧を測定しておく。図５（Ａ）、（Ｂ）に示すサンプルに対し、図２（Ａ）、（Ｂ）に示すサンプルと同様のプロセスを行い、その後レジストマスクパターン１３を除去し、図５（Ｃ）に示すサンプルを得る。このサンプルに対し、Ｃ−Ｖ法によりフラットバンド電圧を測定する。
【００７９】
図２（Ａ）、（Ｂ）、（Ｃ）、図３（Ａ）、（Ｂ）、（Ｃ）に示したサンプルで得たフラットバンド電圧の変化量から、図３（Ａ）、（Ｂ）、（Ｃ）に示すサンプルで得たフラットバンド電圧の変化量を減算することにより、電子シェーディング効果によるチャージングダメージのみによるフラットバンド電圧のシフト量を求めることができる。
【００８０】
ＭＮＯＳキャパシタの上に、電気的に分離されたアンテナ層が形成される場合を説明したが、アンテナパターンの形状は上述のものに限定されない。例えば、アンテナ層として広く用いられる櫛型パターン等を利用することもできる。櫛型パターンの接続部分にＭＮＯＳキャパシタが接続されるようにすればよい。但し、このような櫛型パターンの場合には、上述の処理を終了した後も櫛型のアンテナ層がＭＮＯＳキャパシタに接続された状態で残存する。
【００８１】
この状態のまま、フラットバンド電圧を測定することも可能であるが、アンテナ層が基板等と容量を形成し、測定精度が低下してしまう。このような場合には、図３（Ｃ）に示す処理の後、さらにアンテナ層１２、１１を除去することが好ましい。このアンテナ層の除去は、フラットバンド電圧に変化を与えないようウエットエッチングで行うことが望ましい。
【００８２】
ＭＮＯＳキャパシタの上部に電気的に分離されたアンテナ層が残るサンプル形状は、図３（Ｃ）に示す工程の後直ちにフラットバンド電圧の測定ができる点で望ましい。
【００８３】
エッチングが終了した時点で、ＭＮＯＳキャパシタ構造がアンテナ構造から分離されていれば、残ったアンテナ層を除去することなく、Ｃ−Ｖ測定を高精度に行なうことができる。このためには、ＭＮＯＳキャパシタ構造の直上部分を取り囲むように、ループ状の開口部が存在すればよい。
【００８４】
アンテナ層の分離されたパターン１２ａ、１１ａが、ＭＮＯＳキャパシタ構造の電極５の面積内に収まり、アンテナ層の次の外側パターン１２ｂ、１１ｂは電極５上より外側に配置されていれば、アンテナ層が残存していてもＣ−Ｖ測定は十分高精度で行なえる。他の部分におけるアンテナ形状は、種々に選択することができる。
【００８５】
図６は、アンテナ形状の他の例を示す。 図６（Ａ）は、図２（Ｂ）に示す複数の矩形ループ状開口が各コーナにおいて互いに接続されたパターン形状を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する直線状のパターン１３ｂ１〜１３ｂ４から分離されている。図６（Ａ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、そのループ状開口部に他の矩形状開口が接続されて構成されている。
【００８６】
図６（Ｂ）は、ＭＮＯＳキャパシタ構造上の分離されたパターン１３ａの上下に水平方向に互いに平行な複数のストライプ状パターン１３ｂ１を配置し、左右に図中垂直方向に互いに平行な複数のストライプ状パターンを配置した構成を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する図中水平方向に平行な直線状のパターン１３ｂ１と図中垂直方向に平行な直線状のパターン１３ｂ２から分離されている。
【００８７】
図６（Ｂ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、さらにそのループ状開口部に図中垂直方向に沿った直線状の開口１４ｂ、１４ｂが接続されて構成されている。これらの構成においても、鎖線ＩＩＡ−ＩＩＡに沿う断面は、図２（Ａ）と同様となる。
【００８８】
図６（Ｃ）は、ＭＮＯＳキャパシタ構造の上にほぼ同一の形状を有する分離されたパターン１３ａを配置し、他の部分に櫛歯状のアンテナパターン１３ｂを配置し、分離されたパターン１３ａを取り囲んだ構成を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する櫛歯状のアンテナパターン１３ｂから分離されている。
【００８９】
図６（Ｃ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、さらにそのループ状開口部に図中水平方向に沿った直線状の開口１４ｂ、１４ｂが接続されて構成されている。開口部のエッチングが終了すると、中央の分離されたパターン１３ａは周囲のパターン１３ｂから分離される。
【００９０】
図６（Ｄ）は、ＭＮＯＳキャパシタ構造の上にほぼ同一の平面形状を有するパターン１３ａを配置し、その周囲の領域に図中水平方向に互いに平行なストライプ状のパターン１３ｂを配置した構成を示す。分離パターン１３ａは、図中垂直方向に沿って設けられた間隙１４ａと図中水平方向に沿って設けられた間隙１５ａとで定義されるループ状の開口部で囲まれており、隣接する図中水平方向に平行な直線状のパターン１３ｂから分離されている。
【００９１】
図６（Ｄ）の例においては、開口部は間隙１４ａと間隙１５ａとで囲まれたループ状開口部を含み、さらにそのループ状開口部に図中水平方向に沿った直線状の開口１４ｂ、１４ｂが接続されて構成されている。分離されたパターン１３ａの周囲にはループ状の開口が形成されている。
【００９２】
このように、アンテナパターン形状はリング状に限らず、キャパシタ直上の電極の周辺にマイクロローディング効果によるＲＩＥラグが生じるのに十分なほど狭いスペースを挟んで密集パターン群が配置されていればよい。
【００９３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９４】
【発明の効果】
以上説明したように、本発明によれば、所望の時間長プラズマ処理を行い、電子シェーディングダメージを高精度に測定することができる。プラズマの性質を高精度に測定でき、簡単、迅速にプロセスの最適化等を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施例による測定方法に用いるサンプルおよび測定結果を示す断面図およびグラフである。
【図２】 本発明の実施例による測定方法を説明するためのサンプルの断面図および平面図である。
【図３】 本発明の実施例による測定方法を説明するためのサンプルの断面図である。
【図４】 本発明の実施例に用いるプラズマエッチング装置の構成を概略的に示す断面図である。
【図５】 本発明の実施例による測定方法に用いるサンプルの断面図および平面図である。
【図６】 アンテナパターンの他の形状例を示す平面図である。
【符号の説明】
１ ｎ型Ｓｉ基板、 ２ フィールド酸化膜、 ３ 酸化膜、 ４ 窒化膜、 ５ 多結晶Ｓｉ電極、 ６ 定電流源、 ７ 電流計、 １１絶縁膜、 １２ アンテナ層、 １３ レジストマスクパターン、 １６プラズマ
Claims (7)
- 半導体基板上に導電層／窒化膜／酸化膜を積層した第１キャパシタ構造に強制的に電流を流し、注入電荷量に対するフラットバンド電圧の変化を測定した特性曲線を準備する工程と、半導体基板上に導電層／窒化膜／酸化膜を積層した第２キャパシタ構造を準備する工程と、前記第２キャパシタ構造上に開口を有する絶縁層を前記半導体基板上に形成し、その上にＴｉＮまたはＴｉＯＮの下層とマイクロローディング効果を生じる導電体の上層を含み、前記開口で前記導電層に接続される導電性のアンテナ層を形成し、その上に低密度パターン領域と高密度パターン領域を含む絶縁性マスクパターンを形成したサンプルを形成する工程と、第１のプラズマによるドライエッチング工程であって、低密度パターン領域においてアンテナ層がなくなるまでエッチングする第１エッチング工程と、第１エッチング工程に続いて、ハロゲン含有ガスと酸素との混合ガス、ＨＢｒ、フッ素系ガスのいずれかのプラズマによるプラズマ処理を行う工程と、ウエットエッチングにより高密度パターン領域に残る導電性アンテナ層のうち、少なくともＴｉＮまたはＴｉＯＮの下層をエッチングする第２エッチング工程と、前記プラズマ処理工程前後の前記第２キャパシタ構造のフラットバンド電圧を測定し、その変化を算出する工程と、前記特性曲線を用いて、得られたフラットバンド電圧の変化から前記プラズマ処理で前記第２キャパシタ構造に注入された電荷量を推定する工程とを含む電子シェーディング効果の測定方法。
- 半導体基板上に導電層／窒化膜／酸化膜を積層した第１キャパシタ構造に強制的に電流を流し、注入電荷量に対するフラットバンド電圧の変化を測定した特性曲線を準備する工程と、半導体基板上に導電層／窒化膜／酸化膜を積層した第２キャパシタ構造を準備する工程と、前記第２キャパシタ構造上に開口を有する絶縁層を前記半導体基板上に形成し、その上に単一の導電材料からなり、前記開口で前記導電層に接続される導電性のアンテナ層を形成し、その上に低密度パターン領域と高密度パターン領域を含む絶縁性マスクパターンを形成したサンプルを形成する工程と、第１のプラズマによるドライエッチング工程であって、低密度パターン領域においてアンテナ層がなくなるまでエッチングする第１エッチング工程と、第１エッチング工程に続いて、ハロゲン含有ガスと酸素との混合ガス、ＨＢｒ、フッ素系ガスのいずれかのプラズマによるプラズマ処理を行う工程と、ウエットエッチングにより高密度パターン領域に残る導電性アンテナ層をエッチングする第２エッチング工程と、前記プラズマ処理工程前後の前記第２キャパシタ構造のフラットバンド電圧を測定し、その変化を算出する工程と、前記特性曲線を用いて、得られたフラットバンド電圧の変化から前記プラズマ処理で前記第２キャパシタ構造に注入された電荷量を推定する工程とを含む電子シェーディング効果の測定方法。
- 前記導電体の上層は、ＷＳｉ2 、Ｗ、多結晶シリコンのいずれかによって形成されている請求項１記載の電子シェーディングダメージの測定方法。
- 前記プラズマ処理後のフラットバンド電圧の測定は、前記アンテナ層の分離されたパターンを電極として用いる請求項１〜３のいずれか１項に記載の電子シェーディングダメージの測定方法。
- 前記プラズマ処理前のフラットバンド電圧の測定は、前記アンテナ層形成前に行なう請求項１〜４のいずれか１項に記載の電子シェーディングダメージの測定方法。
- さらに、前記プラズマ処理前のフラットバンド電圧測定の前に前記第２キャパシタ構造をアニールする工程を含む請求項１〜５のいずれか１項に記載の電子シェーディングダメージの測定方法。
- 前記第２キャパシタ構造は複数個あり、前記サンプルの絶縁性マスクパターンはスペースを介して複数のパターンが近接配置された密集パターンとスペースのない連続パターンを含み、前記フラットバンド電圧の変化は密集パターンのフラットバンド電圧の変化から連続パターンのフラットバンド電圧の変化を差し引いたものとする請求項１〜６のいずれか１項に記載の電子シェーディングダメージの測定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06860898A JP3846016B2 (ja) | 1998-03-18 | 1998-03-18 | 電子シェーディングダメージの測定方法 |
| US09/271,104 US6114182A (en) | 1998-03-18 | 1999-03-18 | Measurement of electron shading damage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06860898A JP3846016B2 (ja) | 1998-03-18 | 1998-03-18 | 電子シェーディングダメージの測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265918A JPH11265918A (ja) | 1999-09-28 |
| JP3846016B2 true JP3846016B2 (ja) | 2006-11-15 |
Family
ID=13378668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06860898A Expired - Fee Related JP3846016B2 (ja) | 1998-03-18 | 1998-03-18 | 電子シェーディングダメージの測定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6114182A (ja) |
| JP (1) | JP3846016B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1049167A3 (en) | 1999-04-30 | 2007-10-24 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6423653B1 (en) * | 2000-01-11 | 2002-07-23 | Taiwan Semiconductor Manufacturing Company | Reduction of plasma damage for HDP-CVD PSG process |
| US6624031B2 (en) | 2001-11-20 | 2003-09-23 | International Business Machines Corporation | Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure |
| US6613666B2 (en) | 2001-12-07 | 2003-09-02 | Applied Materials Inc. | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| US7511936B2 (en) * | 2005-07-20 | 2009-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for dynamic plasma treatment of bipolar ESC system |
| US20080186045A1 (en) * | 2007-02-01 | 2008-08-07 | Matsushita Electric Industrial Co., Ltd. | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
| US9153453B2 (en) * | 2011-02-11 | 2015-10-06 | Brookhaven Science Associates, Llc | Technique for etching monolayer and multilayer materials |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893152A (en) * | 1973-07-25 | 1975-07-01 | Hung Chang Lin | Metal nitride oxide semiconductor integrated circuit structure |
| US4151537A (en) * | 1976-03-10 | 1979-04-24 | Gte Laboratories Incorporated | Gate electrode for MNOS semiconductor memory device |
| US4840917A (en) * | 1988-07-13 | 1989-06-20 | Eastman Kodak Company | Method of interface state reduction in MNOS capacitors |
| JP3250465B2 (ja) * | 1996-09-06 | 2002-01-28 | ヤマハ株式会社 | 電子シェーディングダメージの測定方法 |
| JP3307240B2 (ja) * | 1996-09-06 | 2002-07-24 | ヤマハ株式会社 | 電子シェーディングダメージの測定方法 |
-
1998
- 1998-03-18 JP JP06860898A patent/JP3846016B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-18 US US09/271,104 patent/US6114182A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6114182A (en) | 2000-09-05 |
| JPH11265918A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5837012B2 (ja) | モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム | |
| US9412567B2 (en) | Plasma monitoring method and plasma monitoring system | |
| US8193824B2 (en) | Monitoring plasma induced damage during semiconductor wafer processes | |
| JP3250465B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3307240B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| JP3563446B2 (ja) | 半導体装置の製造方法 | |
| JP3269411B2 (ja) | 半導体装置の製造方法 | |
| JP3780849B2 (ja) | イオン電流測定方法および測定装置 | |
| JP3642146B2 (ja) | 半導体装置の評価方法 | |
| US8419892B2 (en) | Plasma process detecting sensor | |
| US20070212800A1 (en) | Methods for detecting charge effects during semiconductor processing | |
| CN113223933A (zh) | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| JP4525024B2 (ja) | Ｓｏｉウエーハの評価方法 | |
| Tabara | New metal etching method for reducing electron shading damage | |
| JP2003100829A (ja) | 半導体ウエーハの評価方法 | |
| KR100790733B1 (ko) | 반도체 소자의 플라즈마 차징 측정용 금속막 패턴 | |
| Jiang et al. | Gate leakage current: A sensitive characterization parameter for plasma-induced damage detection in ultrathin oxide submicron transistors | |
| JPH11163071A (ja) | ダメージ評価用ｍｏｓキャパシタ及びダメージ評価方法 | |
| JP2000307130A (ja) | Ｍｏｓ半導体装置及びその製造方法 | |
| JPH03237720A (ja) | 半導体装置の製造方法 | |
| JPH07167903A (ja) | 帯電量測定装置 | |
| JPH08288350A (ja) | 半導体装置の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |