KR100790733B1 - 반도체 소자의 플라즈마 차징 측정용 금속막 패턴 - Google Patents
반도체 소자의 플라즈마 차징 측정용 금속막 패턴 Download PDFInfo
- Publication number
- KR100790733B1 KR100790733B1 KR1020020081989A KR20020081989A KR100790733B1 KR 100790733 B1 KR100790733 B1 KR 100790733B1 KR 1020020081989 A KR1020020081989 A KR 1020020081989A KR 20020081989 A KR20020081989 A KR 20020081989A KR 100790733 B1 KR100790733 B1 KR 100790733B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- gate oxide
- semiconductor device
- oxide film
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 소자의 플라즈마 차징을 측정하는 금속막 패턴에 관한 것으로, 그 목적은 플라즈마 차징 측정의 신뢰성을 향상시키는 것이다. 이를 위해 본 발명에서는, 금속막이 게이트산화막과 동일하거나 또는 더 큰 면적을 가지고, 게이트산화막이 금속막의 중앙부에 위치하도록 금속막 패턴을 형성하는 것을 특징으로 한다.
플라즈마, charging, 안테나패턴
Description
도 1은 종래 반도체 소자의 플라즈마 차징 측정용 금속막 패턴을 도시한 평면도이고,
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 플라즈마 차징 측정용 금속막 패턴을 도시한 평면도이다.
본 발명은 반도체 소자의 제조 장치에 관한 것으로서, 더욱 상세하게는 플라즈마 차징을 측정하기 위한 금속막 패턴에 관한 것이다.
반도체 소자의 제조 공정 중, 플라즈마를 이용한 식각 또는 증착 공정 진행 시, 플라즈마 내의 이온이나 전자들이 게이트산화막까지 이동하여 게이트산화막 내에 트랩(trap)된 상태로 존재하는 플라즈마 차징이 발생한다.
플라즈마 차징의 정도를 확인하는 방법으로서 안테나(antenna) 패턴이라고 부르는 특정 모양의 패턴을 이용하는데 안테나 패턴을 이용하여 차징이 소자에 미치는 영향을 간접적으로 판단할 수 있다.
안테나 패턴 형성과정을 대략적으로 설명하면 도 1에 도시한 바와 같이 먼저 실리콘기판의 상부에 게이트산화막(1)을 일정 영역에 형성하고 그 상부에 폴리실리콘을 형성하여 게이트를 형성하고, 그 다음, 게이트를 포함한 실리콘기판의 상부 전면에 층간절연막을 형성하고, 게이트산화막 상부의 일정 영역에 한정되는 콘택(2)을 형성한다. 이후 그 상부의 일정 영역에 안테나 패턴을 위한 금속막(3)을 형성하되, 금속막(3)의 일측면에 돌출부를 형성하여 콘택(2)에 접속되도록 한다.
그러나, 지금까지의 안테나 패턴은 게이트산화막(1)의 측면 부위에 금속막(3)이 크게 형성되는 구조를 보이고 있는데 이럴 경우는 금속막(3)의 최외각 모서리 부분과 게이트산화막(1)과 근접한 부분에서의 이온 또는 전자들의 이동에 의한 게이트 산화막내의 차징의 정도에 차이를 보일 수도 있다.
따라서, 플라즈마 차징 측정에 신뢰성이 떨어진다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 그 목적은 플라즈마 차징 측정의 신뢰성을 향상시키는 것이다.
상술한 목적을 달성하기 위해 본 발명에서는, 게이트산화막이 금속막의 중앙부에 위치하도록 금속막 패턴을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 플라즈마 차징 측정용 금속막 패턴은 게이트산화막과 동일하거나 또는 더 큰 면적을 가지고, 게이트산화막이 금속막의 중앙부에 위치하도록 형성된 것을 특징으로 한다.
이 때 금속막 및 게이트산화막은 동일한 형상을 가지고, 원형 및 사각형 중의 어느 한 형상인 것이 바람직하다.
이하, 본 발명에 따른 플라즈마 차징 측정용 금속막 패턴을 상세히 설명한다.
일반적으로 반도체 소자의 제조 공정 중에는, 금속 배선의 형성을 위한 건식 식각이나 층간절연막 형성을 위한 산화막 증착시 보통의 경우 플라즈마(plasma)를 이용하여 식각 또는 증착을 진행한다.
플라즈마를 이용한 식각 또는 증착 공정 진행 시, 플라즈마 내의 이온이나 전자들이 게이트산화막까지 이동하여 게이트산화막 내에 트랩(trap)된 상태로 존재한다.
그런데, 과도하게 많은 이온이나 전자들이 게이트산화막에 트랩된 경우, 정상적인 경우에 비해 낮은 구동 전압에서 쉽게 게이트산화막을 통해 전류가 흘러버려 트랜지스터 특성을 열화시키는 문제점이 있다.
이러한 현상은 일종의 펀치쓰루(punch through) 현상에 해당되는 것으로서, 이를 플라즈마 차징(charging)에 의한 소자 손상(damage)이라고 부르고 있다.
플라즈마 차징의 정도를 확인하는 방법으로서 안테나(antenna) 패턴이라고 부르는 특정 모양의 패턴을 이용하는데 안테나 패턴을 이용하여 차징이 소자에 미치는 영향을 간접적으로 판단할 수 있다.
게이트영역 대비 금속막간의 비율을 안테나 레이시오(ratio)라 하는데, 예를 들어, 게이트영역의 면적이 1이고 금속막의 전체면적이 100 이라면 안테나 레이시 오는 100이 되며, 비율이 클수록 차징이 심하여서 게이트 산화막의 손상률이 증가하게 된다.
도 2는 본 발명에 따른 플라즈마 차징 측정용 금속막 패턴을 도시한 평면도로서, 이에 도시된 바와 같이 게이트산화막(11)이 금속막(13)의 중앙부에 위치하도록 금속막이 형성되어 있는 것이 특징이다.
이러한 구조의 금속막 패턴을 형성하기 위해서는, 먼저, 실리콘기판의 상부의 일정 영역에 게이트산화막(11)을 형성하고 그 상부에 폴리실리콘을 증착하여 게이트를 형성한 후, 게이트를 포함한 실리콘기판의 상부 전면에 층간절연막을 형성하고, 게이트산화막(11) 상부의 일정 영역에 한정되는 콘택(12)을 형성한다.
이후 그 상부의 일정 영역에 게이트산화막(11)과 동일하거나 또는 더 큰 면적을 갖는 금속막(13)을 형성하는데, 게이트산화막(11)이 금속막(13)의 중앙부에 위치하도록 금속막(13)을 형성한다.
금속막(13)은 다결정실리콘으로 형성할 수 있다.
도 2에는 게이트산화막 및 금속막이 사각형의 형상을 가지는 것으로 도시되어 있으나, 본 발명의 다른 실시예로서 게이트산화막, 콘택과 금속막을 원형의 모양으로 형성할 수도 있다.
상술한 바와 같이, 본 발명에서는 게이트산화막이 금속막의 중앙부에 위치하도록 금속막 패턴을 형성하기 때문에 플라즈마 차징의 측정의 신뢰성이 향상되는 효과가 있다.
Claims (3)
- 반도체 소자 제조 공정 중 플라즈마에 의해 게이트산화막에 트랩된 플라즈마 차징을 측정하기 위한 금속막 패턴에 있어서,금속막은 게이트산화막과 동일하거나 또는 더 큰 면적을 가지고, 게이트산화막이 금속막의 중앙부에 위치하도록 형성된 것을 특징으로 하는 반도체 소자의 플라즈마 차징 측정용 금속막 패턴.
- 제 1 항에 있어서,상기 금속막 및 게이트산화막은 동일한 형상을 가지고, 원형 및 사각형 중의 어느 한 형상인 것을 특징으로 하는 반도체 소자의 플라즈마 차징 측정용 금속막 패턴.
- 제 1 항 또는 제 2 항에 잇어서,상기 금속막은 다결정실리콘으로 이루어진 것을 특징으로 하는 반도체 소자의 플라즈마 차징 측정용 금속막 패턴.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020081989A KR100790733B1 (ko) | 2002-12-20 | 2002-12-20 | 반도체 소자의 플라즈마 차징 측정용 금속막 패턴 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020081989A KR100790733B1 (ko) | 2002-12-20 | 2002-12-20 | 반도체 소자의 플라즈마 차징 측정용 금속막 패턴 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040055345A KR20040055345A (ko) | 2004-06-26 |
KR100790733B1 true KR100790733B1 (ko) | 2007-12-31 |
Family
ID=37348036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020081989A KR100790733B1 (ko) | 2002-12-20 | 2002-12-20 | 반도체 소자의 플라즈마 차징 측정용 금속막 패턴 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100790733B1 (ko) |
-
2002
- 2002-12-20 KR KR1020020081989A patent/KR100790733B1/ko not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
공개특 1994-0006196호(1994.03.23) |
공개특 1997-000030370호(1997.06.26) |
Also Published As
Publication number | Publication date |
---|---|
KR20040055345A (ko) | 2004-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7524725B2 (en) | Vertical transistor of semiconductor device and method for forming the same | |
JP4138035B2 (ja) | 半導体装置 | |
US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
US5162261A (en) | Method of forming a via having sloped sidewalls | |
CN109216358B (zh) | 半导体结构及其制造方法 | |
KR100790733B1 (ko) | 반도체 소자의 플라즈마 차징 측정용 금속막 패턴 | |
US6197689B1 (en) | Semiconductor manufacture method with aluminum wiring layer patterning process | |
US7071111B2 (en) | Sealed nitride layer for integrated circuits | |
KR100602092B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN111696864B (zh) | 半导体器件及其形成方法 | |
US6774394B2 (en) | Inline detection device for self-aligned contact defects | |
KR100602093B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100739956B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100190362B1 (ko) | 자기정렬 콘택홀 형성방법 | |
KR100791712B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JPH05121405A (ja) | 半導体装置の製造方法 | |
KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
KR100559036B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100299329B1 (ko) | 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법 | |
KR100632071B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH0582548A (ja) | 半導体装置 | |
JPH02206115A (ja) | 半導体装置の製造方法 | |
KR19990057927A (ko) | 반도체 장치의 금속 콘택 형성 방법 | |
KR20060133803A (ko) | 반도체 소자의 단차 게이트 형성방법 | |
JPH03203321A (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |