JP3307240B2 - 電子シェーディングダメージの測定方法 - Google Patents
電子シェーディングダメージの測定方法Info
- Publication number
- JP3307240B2 JP3307240B2 JP23690296A JP23690296A JP3307240B2 JP 3307240 B2 JP3307240 B2 JP 3307240B2 JP 23690296 A JP23690296 A JP 23690296A JP 23690296 A JP23690296 A JP 23690296A JP 3307240 B2 JP3307240 B2 JP 3307240B2
- Authority
- JP
- Japan
- Prior art keywords
- flat band
- band voltage
- capacitor structure
- change
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Description
測定に関し、特にプラズマを用いた半導体プロセスにお
ける電子シェーディングダメージの測定に関する。
ダメージ」とは、電子が遮蔽(シェーディング)される
ことにより、導電性表面に正電荷が過剰に注入されるこ
とに起因するダメージをいう。
集積化(微細化)と半導体ウエハの大口径化が進んでい
る。これらの変化に伴い、低圧高密度プラズマが半導体
微細加工技術として必須のものとなっている。これらの
プラズマ加工において、プラズマから半導体基板に注入
されるチャージによる悪影響を避けるため、プラズマ内
での正電荷と負電荷の均一化が計られている。
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部を有するレジストマスクを用いたプラズマ加
工においては、電子シェーディングダメージと呼ばれる
高密度プラズマ特有のチャージングダメージが発生する
ことが報告されている。
オンの行動の差によって生じるものと考えられる。通
常、半導体基板とプラズマ間にはバイアス電位が生じ、
正電荷を有するイオンが基板に対して加速されながら入
射する。これに対し、負電荷を有する電子は、電界によ
って減速される。これらの結果、イオンは基板に対して
ほぼ垂直に入射するのに対し、電子は基板平面方向の速
度成分が大きくなり、基板に対し斜めに入射する。
ンがあると、斜め入射する電子は絶縁物パターンに遮ら
れてしまう。このような絶縁物のパターンがあっても、
垂直に入射するイオンは絶縁物パターンに遮蔽されるこ
となく、導電性表面に垂直に入射する。このため、導電
性表面には過剰な正電荷が流入することになる。
と、入射する電子をはね返す向きの電場が形成される。
垂直方向の運動エネルギが小さな電子は、この電場によ
ってほとんどはね返されてしまう。このようにして電子
シェーディングが生じると考えられる。
てかえって引き寄せられ、絶縁物パターン下の導電性表
面にさらに入射する。絶縁物パターン下の導電層には、
正電荷が蓄積されることになる。導電層が絶縁ゲート電
極に接続されている場合、ゲート絶縁膜に電界が印加さ
れることになる。この電界によってゲート絶縁膜にトン
ネル電流が流れると、導電層に蓄積される正電荷は定常
状態に達するであろう。ゲート絶縁膜は、トンネル電流
によって劣化する。
ル電流がなかなか流れず、導電層の蓄積正電荷が大きく
なって表面に電子を引き込む方向の電場を発生させる。
この電場によって電子が引き込まれると、トンネル電流
が流れなくても定常状態になると考えられる。
ト酸化膜の厚さはますます薄くなる傾向にある。ゲート
絶縁膜が薄くなると、トンネル電流が流れ易くなり、電
子シェーディングに起因するトンネル電流によってゲー
ト絶縁膜の寿命が短くなってしまう。
する場合、電子シェーディングによるチャージングダメ
ージ(電子シェーディングダメージ)がどの程度生じる
かを測定することは製造される半導体装置の信頼性向上
のため欠くことができないものとなる。
しては、たとえばMOSトランジスタのゲート電極に櫛
形アンテナを接続し、櫛形アンテナにプラズマ処理を行
なうことによって生じるMOSトランジスタの閾値電圧
シフトを測定する方法が知られている。
ト酸化膜にトンネル電流が流れると、MOSトランジス
タの閾値電圧はシフトする。シフトした閾値電圧を測定
することにより、ゲート酸化膜に流れた電荷量を推定す
ることができる。
を測定するためにMOSトランジスタを作成することが
必要となる。プロセスの立ち上げ時においては、種々の
プロセスパラメータを最適化することが要求される。こ
のような場合、プロセスの状態をモニタするだけの目的
で、MOSトランジスタを作成したサンプルをつくるこ
とはコストの上昇につながる。
Sトランジスタ構造とせず、MOSキャパシタ(ゲート
電極のみ)を用いる方法がある。MOSキャパシタをサ
ンプルとする場合、閾値電圧は測定できないため、MO
Sキャパシタの絶縁膜の耐圧を測定することになる。し
かしながら、MOSキャパシタの絶縁耐圧測定は、精度
が低く、要求されるチャージングダメージの程度を定量
化することが困難である。
ランジスタをテスト素子としてプロセスをモニタすれ
ば、電子シェーディングダメージを定量的に測定するこ
とができるが、サンプル作成のコストが高くなる。MO
Sキャパシタをテスト素子とすれば、サンプル作成のコ
ストは低減できるが、測定精度が低くなってしまう。
低く、かつ十分な精度を与えることのできる電子シェー
ディングダメージ測定方法を提供することである。
ば、予備実験用半導体基板上に導電層と窒化膜と酸化膜
とを積層した第1キャパシタ構造に強制的に電流を流
し、注入電荷量に対するフラットバンド電圧の変化を測
定した特性曲線を準備する工程と、プロセスモニタ用半
導体基板上に導電層と窒化膜と酸化膜とを積層した第2
キャパシタ構造を準備する工程と、前記第2キャパシタ
構造上に開口を有する絶縁層を前記半導体基板上に形成
し、前記絶縁層の上に前記開口で前記導電層に接続され
る導電性のアンテナ層を形成し、前記アンテナ層の上に
開口部を有する絶縁性マスクパターンを形成したサンプ
ルを形成する工程と、前記サンプルの、前記絶縁性マス
クパターンの開口部に露出した前記アンテナ層に測定対
象のドライエッチングを行なうドライ処理工程と、前記
ドライ処理工程前後の前記第2キャパシタ構造のフラッ
トバンド電圧を測定し、フラットバンド電圧の変化を算
出する工程と、前記特性曲線を用いて、得られたフラッ
トバンド電圧の変化から前記ドライ処理で前記第2キャ
パシタ構造に注入された電荷量を堆定する工程とを含む
電子シェーディングダメージの測定方法が提供される。
層(MNOS)キャパシタ構造を作成することにより、
注入電荷量に対して敏感に変化するフラットバンド電圧
を得ることができる。フラットバンド電圧の変化を測定
することにより、キャパシタ構造に注入された電荷量を
推定することができる。
MOSトランジスタを作成する必要がないため、サンプ
ル作成コストを低減することができる。
うち、電子シェーディングダメージによって最も影響を
受ける素子は、通常MOSトランジスタのゲート酸化膜
である。ゲート電極に上部配線が接続されている場合、
上部配線のエッチング時に注入された電荷は、ゲート電
極に集中し、ゲート酸化膜を流れるトンネル電流とな
る。ゲート酸化膜は、流れたトンネル電流の累積値によ
ってほぼその寿命が制限される。したがって、プロセス
中ゲート酸化膜に流れたトンネル電流の累積値を知るこ
とが重要となる。
のモニタ前に行なっておく予備実験を示す。図1(A)
は予備実験に用いるサンプルおよびこのサンプルに電流
ストレスを印加する工程を示し、図1(B)はストレス
印加後のサンプルのC−V測定の結果を概略的に示し、
図1(C)は予備実験により得られる注入電荷量Qに対
するフラットバンド電圧Vfbの変化を示す。
の表面上にフィールド酸化膜2をLOCOSによりたと
えば厚さ約400nm形成する。フィールド酸化膜2の
開口部に、たとえば厚さ約2nmの酸化膜3を熱酸化に
より形成し、その上にたとえば厚さ約100nmの窒化
膜4をCVDにより成長する。なお、酸化膜3の面積
は、たとえば約100μm×100μmである。
電極5をCVDにより成長する。電極5は、絶縁ゲート
電極に相当し、たとえば厚さ数百nm程度である。ただ
し、この電極の厚さは低抵抗が得られればよく、厳密な
ものではない。また、多結晶Si電極の代わりに、多結
晶Siの下層とシリサイドの上層からなるポリサイド電
極を用いてもよい。電極5、窒化膜4の積層を、パター
ニングして測定用サンプルを作成する。
パシタンスを印加電圧の関数として測定し、C−V特性
を測定する。C−V測定は、たとえば周波数1MHz、
電圧−5V〜+5Vで行なう。
が、式(1)に示した、MIS(Metal−Insu
lator−Semiconductor)キャパシタ
のフラットバンド容量CFBになるようなゲート電圧Vg
をフラットバンド電圧Vfbと定義する。
s;半導体基板の誘電率、ni;真性キャリア密度であ
る。初期フラットバンド電圧をVfb0とする。
極とし、定電流源6から電流を注入する。定電流源6に
は、電流計7を接続し、流れた電流をモニタする。電流
計7は、たとえば基準抵抗とその両端の電圧降下を測定
する電圧計で構成される。電極5を負極とし、逆極性電
流ストレスを印加するサンプルも準備する。
4、酸化膜3、n型Si基板1からなるMNOSキャパ
シタに電流を流すと、窒化膜4、酸化膜3にトンネル電
流が流れ、酸化膜3はトンネル電流によるダメージを受
ける。このトンネル電流によるダメージは、酸化膜3を
流れた電荷量、すなわち電流計7を流れた電流の累積値
によって推定することができる。電流ストレス印加後、
再びC−V測定を行う。
に示すグラフである。ストレス印加前のC−V特性が曲
線C0で示され、ストレス印加後のサンプルのC−V特
性がC1で示される。ストレス印加後のC−V特性のフ
ラットバンド電圧をVfb1で示す。すなわち、電流ス
トレス印加により、フラットバンド電圧はΔVfb変化
している。このフラットバンド電圧の変化量ΔVfb
を、定電流源6から流した電荷量の関数として得る。
フラットバンド電圧のシフト量ΔVfbを示す。横軸が
注入電荷量Q(μC/cm2 )を示し、縦軸がフラット
バンド電圧のシフト量ΔVfb(V)を示す。なお、窒
化膜4の厚さを薄くした時は測定電圧範囲を狭める。
関数としてのフラットバンド電圧シフト量ΔVfbを一
旦得れば、その後同一構成のサンプルを用い、測定対象
であるプロセスを行ない、フラットバンド電圧シフト量
を測定すれば、プロセス中に酸化膜に流れた電荷量を知
ることができる。
モニタ用サンプルの構成を示す。図2(A)において、
n型Si基板1の上にフィールド酸化膜2、酸化膜3、
窒化膜4、電極5を作成する。これらの構成は、図1
(A)に示した電流ストレス測定用のサンプルと同一で
ある。このMNOSキャパシタ構造を作成した後、40
0℃、30分間のアニーリングをO2 /N2 雰囲気中で
行ない、電極5のエッチング工程の影響を除去して初期
C−V測定を行なう。得られたフラットバンド電圧を初
期フラットバンド電圧とする。
ば厚さ500nmの絶縁膜11をCVD等によって作成
する。絶縁膜11は、たとえばボロホスホシリケートガ
ラス(BPSG)等の酸化膜、窒化膜等である。MNO
Sキャパシタ構造上に開口を有するホトレジストマスク
を作成し、開口内に露出した絶縁膜11を選択的に除去
し、接続用開口を形成する。
グの影響を除去するため、たとえばO2 /N2 雰囲気中
で30分間約400℃のアニーリングを行なう。MNO
Sキャパシタ構造作成時のエッチングおよび絶縁膜11
の開口形成用エッチングによって、MNOSキャパシタ
のフラットバンド電圧がシフトしている場合、このシフ
トはアニーリングによって除去される。この状態で、M
NOSキャパシタ構造の初期フラットバンド電圧をC−
V測定により測定してもよい。
ためのエッチングおよび、絶縁膜11の開口を形成する
エッチングをチャージングダメージの全くない方法、た
とえばウェットエッチングで行なう場合は、アニーリン
グ工程を省略することも可能である。
テナ層12を堆積する。アンテナ層12は、Al合金等
の単一層であっても、複数種類の金属の積層であっても
よい。アンテナ層12は、絶縁膜11の開口を介して、
MNOSキャパシタ構造の上部電極である電極5に接続
される。
電極5、窒化膜4をパターニングした後、および/また
は絶縁膜11の開口形成後に行なう場合を説明したが、
アンテナ層堆積後、上述同様のアニーリングを行い、こ
こでもフラットバンド電圧の測定を行なってもよい。初
期フラットバンド電圧の測定は、MNOSキャパシタ構
造がプロセスによる影響を受けていない状態でどのよう
なフラットバンド電圧を有するかを測定できるものであ
ればよい。
ンド電圧は、MNOSキャパシタ構造のキャパシタンス
のみでなく、周囲に拡がる広い面積のアンテナ層のキャ
パシタンスも含めて測定することになるため、最終的な
フラットバンド電圧の変化を算出するデータとしては精
度が低くなる。
リソグラフィにより、レジストマスクパターン13を作
成する。
3の平面図を概略的に示す。MNOSキャパシタ構造C
に、複数の平行ストライプを有する櫛歯状のアンテナパ
ターンATが接続されている。アンテナパターンAT
は、約1μmのギャップGおよび約1μm幅のストライ
プWを交互に配置した構成である。たとえば、レジスト
マスクパターン13の厚さを制御することにより、レジ
ストマスクパターン13の開口部のアスペクト比を種々
に変化させる。このように準備した測定用サンプルに対
し、測定対象であるドライプロセスを行なう。
置の代表例である誘導結合プラズマ処理装置の構成を概
略的に示す。真空容器20の底部には、底部電極21が
配置されている。真空容器20の上部には、誘電体窓2
2が配置され、その上に誘導コイル23が配置されてい
る。誘導コイル23には、たとえば13.56MHzの
高周波電源25が接続される。また、底部電極21にも
たとえば13.56MHzの高周波電源26が接続され
る。
有する測定用サンプル28を底部電極21上に配置し、
真空容器20内に作動ガスを導入し、電源25、26か
ら高周波電力を供給することにより、真空容器20内に
プラズマ29を発生させる。プラズマ29により、レジ
ストマスクパターン13の開口部に露出したアンテナ層
12がエッチングされる。
が狭く、アスペクト比がある程度以上高いと、電子シェ
ーディング効果が生じる。電子シェーディング効果は、
エッチングとしてはマイクロローディング効果を生じさ
せる。電子シェーディング効果により、アンテナ層12
に正電荷が優先的に注入されると、MNOSキャパシタ
構造にトンネル電流が流れる。MNOSキャパシタ構造
に電荷が注入されると、そのフラットバンド電圧は変化
する。
め、残存したレジストマスクパターン13およびアンテ
ナ層12を薬液によりエッチングする。ここで、ドライ
エッチングを用いると、さらにフラットバンド電圧が変
化し、測定対象であるドライプロセスのみによりどの程
度のフラットバンド電圧が変化したかを測定することが
困難になる。また、レジストマスクパターン13のみを
除去すると、広い面積を有するアンテナ層12がMNO
Sキャパシタ構造以外でもキャパシタンスを構成するた
め、測定精度が低下する。
パターン13およびアンテナ層12を除去したサンプル
の構成を示す。この状態で、再びMNOSキャパシタの
フラットバンド電圧をC−V法により測定する。
期フラットバンド電圧からフラットバンド電圧のシフト
量ΔVfbを求める。得られたフラットバンド電圧のシ
フト量ΔVfbを、図1(C)に示す特性曲線に当ては
めることにより、MNOSキャパシタ構造に注入された
電荷量Qを得る。このようにして、電子シェーディング
効果により注入された電荷量(電子シェーディングダメ
ージ)を測定することができる。
Sキャパシタ構造の面積に対し、レジストマスクパター
ンの開口部に露出するアンテナ面積を広くすることが好
ましい。たとえば、アンテナ部の面積としてキャパシタ
面積の25倍である0.25mm2 を用いる。この時、
アンテナの周縁の長さはたとえば約250mmである。
ージングダメージのみを測定するためには、電子シェー
ディング以外の影響をなるべく排除することが好まし
い。たとえば、プラズマ自体に不均一がある場合、アス
ペクト比の高いレジストマスクパターン開口部のみでは
なく、広く露出した面積においても、電荷の注入を受け
る。このような影響を除去するためには、測定用サンプ
ルと共に参照用サンプルを用いることが好ましい。
ンプルの構成を示す。図3(A)、(B)は、プロセス
を行なう前のサンプルの断面図および平面図を示す。
べ、レジストマスクパターン13の形状のみが異なる。
レジストマスクパターン13は矩形状であり、その面積
は図2(A)、(B)に示すサンプルのレジストマスク
パターン13の面積と等しくする。このような矩形パタ
ーンのレジストマスクパターンでは、電子シェーディン
グ効果はほとんど生じない。したがって、電子シェーデ
ィング効果以外の影響があれば、図3(A)、(B)に
示すサンプルによってその程度を測定することができ
る。
ても、図2(A)、(B)に示すサンプルと同様の処理
を行い、初期フラットバンド電圧を測定しておく。図3
(A)、(B)に示すサンプルに対し、図2(A)、
(B)に示すサンプルと同様のプロセスを行い、その後
レジストマスクパターン13およびアンテナ層12を除
去し、図3(C)に示すサンプルを得る。このサンプル
に対し、図2(C)に示すサンプルと同様、C−V法に
よりフラットバンド電圧を測定する。
プルで得たフラットバンド電圧の変化量から、図3
(A)、(B)、(C)に示すサンプルで得たフラット
バンド電圧のシフトを減算することにより、電子シェー
ディング効果によるチャージングダメージのみによるフ
ラットバンド電圧のシフト量を求めることができる。
ト比1.95の場合を例にとって、電子シェーディング
効果によりゲート注入された荷電量を見積もってみる。
1〕に示す。注入電荷量は以下のようにして求めた。ま
ず、前述の方法で測定したVfbを元に、ΔVfbを求
め、さらにその値に対応する注入電荷量を図1(C)の
注入電荷量−ΔVfb曲線から決定した。
いので、櫛のスペース部分から電極5に注入された電荷
量、すなわち、電子シェーディング効果により電極5に
注入された電荷量は、4.2−3=1.2(μC/cm
2 )となる。
ルを用いて測定したプロセスの特性を示すグラフであ
る。アンテナ層として厚さ約1μmのAlSiCu合金
層を用い、図2(B)に示す櫛形アンテナは幅1μm、
長さ500μmとし、250本の櫛歯を1μm間隔で平
行に配置し、一端で接続した。アンテナパターンのスペ
ースのアスペクト比をパラメータとして変化させ、また
誘導コイルに印加した高周波電力をパラメータとして変
化させた。
4に示す誘導結合型プラズマエッチング装置内で搬入
し、アンテナ層12をエッチングした。エッチング条件
は、エッチャントガス:Cl2 /BCl3 /CHF3 =
40/20/3sccm、ガス圧:10mTorr、高
周波電力:上部350W、底部130Wであった。この
主エッチングに続き、以下の条件でオーバエッチングを
行なった。オーバエッチングの条件は、エッチャントガ
ス:Cl2 /BCl3 /CHF3 =30/50/5sc
cm、ガス圧:10mTorr、高周波電力:図5の例
においては、上部100〜300W、下部100W、図
6の例においては、上部100〜350W、下部130
Wであった。
するフラットバンド電圧の変化量を示すグラフである。
誘導コイルに印加した高周波電力をパラメータとして変
化させている。誘導コイルに印加した高周波電力は10
0W、200W、300Wの3種類である。
ド電圧の変化はいずれの高周波電力においても増加して
いる。高周波電力が高いほど、フラットバンド電圧の変
化も大きい。さらに、アスペクト比が1.01の場合、
フラットバンド電圧の変化はほとんど無視できるほど小
さく、アスペクト比が1.65となると、フラットバン
ド電圧の変化が無視できない量となり、アスペクト比が
1.95となると、フラットバンド電圧の変化は顕著に
大きくなっている。
1.7を越える場合、このエッチングを行なう場合には
電子シェーディングダメージが無視できない量になるこ
とが推定される。なお、誘導コイルに印加する電力を低
減することにより、電子シェーディングダメージの程度
を低減することができるであろうことも推定される。
電力の関数としてフラットバンド電圧の変化を示すグラ
フである。なお、アスペクト比をパラメータとして変化
させている。アスペクト比が1.01の場合、フラット
バンド電圧の変化が逆極性で生じているが、この原因は
不明である。アスペクト比が1.65と1.95のサン
プルにおいては、誘導電力が増加するほどフラットバン
ド電圧の変化が大きくなる結果が得られている。
さらに酸化膜がブレイクダウンするまで電荷を注入した
実験の結果を示す。図6(A)は、ブレイクダウンを生
じるまでの注入電荷量(チャージ−ツ−ブレイクダウ
ン)Qbdの関数として欠陥サンプルの累積パーセント
を示すグラフである。プラズマエッチングにおける誘導
電力を100W、200W、350Wに変化させ、それ
ぞれのサンプルにおけるチャージ−ツ−ブレインダウン
Qbdを測定した。この結果から、プロセス中に注入さ
れた電荷量に基づき、平均的な残り寿命を推定すること
ができる。誘導電力を200Wから350Wに増加する
と、Qbdが減少することが判る。
欠陥が10%に達するチャージ−ツ−ブレインダウンの
差ΔQbdを示すグラフである。なお、測定に用いたサ
ンプルはキャパシタ部分の面積が5μm×0.5μm、
酸化膜の厚さが9nmである。また、流した電流は0.
4A/cm2 である。また、矩形アンテナを参照用サン
プルとし、櫛歯アンテナのQbdと矩形アンテナのQb
dとの差を求め、ΔQbdとしている。誘導電力が10
0Wの時、チャージ−ツ−ブレインダウンQbdの差Δ
Qbdは無視できる程度に小さく、誘導電力が200
W、350Wとなると、Qbdの差ΔQbdが顕著に大
きくなる。誘導電力が200Wを越えると、電子シェー
ディングダメージが大きくなることが推定される。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
簡単なサンプル構成で電子シェーディングダメージを高
精度に測定することができる。
定結果を示す断面図およびグラフである。
断面図および平面図である。
断面図および平面図である。
置の構成を概略的に示す断面図である。
グラフである。
酸化膜、 4 窒化膜、 5 多結晶Si電極、
6 定電流源、 7 電流計、 11絶縁膜、
12 アンテナ層、 13 レジストマスクパタ
ーン
Claims (5)
- 【請求項1】 予備実験用半導体基板上に導電層と窒化
膜と酸化膜とを積層した第1キャパシタ構造に強制的に
電流を流し、注入電荷量に対するフラットバンド電圧の
変化を測定した特性曲線を準備する工程と、 プロセスモニタ用半導体基板上に導電層と窒化膜と酸化
膜とを積層した第2キャパシタ構造を準備する工程と、 前記第2キャパシタ構造上に開口を有する絶縁層を前記
半導体基板上に形成し、前記絶縁層の上に前記開口で前
記導電層に接続される導電性のアンテナ層を形成し、前
記アンテナ層の上に開口部を有する絶縁性マスクパター
ンを形成したサンプルを形成する工程と、 前記サンプルの、前記絶縁性マスクパターンの開口部に
露出した前記アンテナ層に測定対象のドライエッチング
を行なうドライ処理工程と、 前記ドライ処理工程前後の前記第2キャパシタ構造のフ
ラットバンド電圧を測定し、フラットバンド電圧の変化
を算出する工程と、 前記特性曲線を用いて、得られたフラットバンド電圧の
変化から前記ドライ処理で前記第2キャパシタ構造に注
入された電荷量を堆定する工程とを含む電子シェーディ
ングダメージの測定方法。 - 【請求項2】 さらに、前記ドライ処理後のフラットバ
ンド電圧の測定前に、前記アンテナ層を除去する工程を
含む請求項1記載の電子シェーディングダメージの測定
方法。 - 【請求項3】 前記ドライ処理前のフラットバンド電圧
の測定は、前記アンテナ層形成前に行なう請求項1また
は2記載の電子シェーディングダメージの測定方法。 - 【請求項4】 さらに、前記ドライ処理前のフラットバ
ンド電圧測定の前に前記キャパシタ構造をアニールする
工程を含む請求項1乃至3のいずれか一項に記載の電子
シェーディングダメージの測定方法。 - 【請求項5】 前記サンプルの絶縁性マスクパターンは
スペースを介して複数のパターンが近接配置された密集
パターンとスペースのない連続パターンを含み、前記フ
ラットバンド電圧の変化は密集パターンのフラットバン
ド電圧の変化から連続パターンのフラットバンド電圧の
変化を差し引いたものとする請求項1乃至4のいずれか
一項に記載の電子シェーディングダメージの測定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23690296A JP3307240B2 (ja) | 1996-09-06 | 1996-09-06 | 電子シェーディングダメージの測定方法 |
US08/926,331 US5904490A (en) | 1996-09-06 | 1997-09-05 | Method of measuring electron shading damage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23690296A JP3307240B2 (ja) | 1996-09-06 | 1996-09-06 | 電子シェーディングダメージの測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1084022A JPH1084022A (ja) | 1998-03-31 |
JP3307240B2 true JP3307240B2 (ja) | 2002-07-24 |
Family
ID=17007455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23690296A Expired - Fee Related JP3307240B2 (ja) | 1996-09-06 | 1996-09-06 | 電子シェーディングダメージの測定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5904490A (ja) |
JP (1) | JP3307240B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3846016B2 (ja) * | 1998-03-18 | 2006-11-15 | ヤマハ株式会社 | 電子シェーディングダメージの測定方法 |
WO2000077845A1 (fr) * | 1999-06-15 | 2000-12-21 | Matsushita Electric Industrial Co., Ltd. | Procede d'estimation de la duree de vie d'un film isolant et procede de commande d'un dispositif a semiconducteur |
US6441396B1 (en) * | 2000-10-24 | 2002-08-27 | International Business Machines Corporation | In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer |
US20040092044A1 (en) * | 2001-10-11 | 2004-05-13 | Nobuyuki Mise | Ion current density measuring method and instrument, and semiconductor device manufacturing method |
JP2004193155A (ja) * | 2002-12-06 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 帯電量評価装置、その製造方法および帯電量の評価方法 |
JP2004221234A (ja) * | 2003-01-14 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
EP4249927A1 (en) * | 2022-03-23 | 2023-09-27 | Mitsubishi Electric Corporation | Gate oxide deterioration estimation for power semiconductors |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5779925A (en) * | 1994-10-14 | 1998-07-14 | Fujitsu Limited | Plasma processing with less damage |
US5548224A (en) * | 1995-01-20 | 1996-08-20 | Vlsi Technology, Inc | Method and apparatus for wafer level prediction of thin oxide reliability |
KR100226366B1 (ko) * | 1995-08-23 | 1999-10-15 | 아끼구사 나오유끼 | 플라즈마장치 및 플라즈마 처리방법 |
-
1996
- 1996-09-06 JP JP23690296A patent/JP3307240B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-05 US US08/926,331 patent/US5904490A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1084022A (ja) | 1998-03-31 |
US5904490A (en) | 1999-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6884670B2 (en) | Dry etching with reduced damage to MOS device | |
US20150179417A1 (en) | Plasma monitoring method and plasma monitoring system | |
JP3250465B2 (ja) | 電子シェーディングダメージの測定方法 | |
US5702566A (en) | Conductive photoresist to mitigate antenna effect | |
US6458650B1 (en) | CU second electrode process with in situ ashing and oxidation process | |
JP3307240B2 (ja) | 電子シェーディングダメージの測定方法 | |
US6207468B1 (en) | Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device | |
JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
US5843835A (en) | Damage free gate dielectric process during gate electrode plasma etching | |
JP3269411B2 (ja) | 半導体装置の製造方法 | |
JPH08102481A (ja) | Mis型半導体装置の評価方法 | |
JP3642146B2 (ja) | 半導体装置の評価方法 | |
JP2010050419A (ja) | コンタクトホール側壁の抵抗値測定方法 | |
JP3780849B2 (ja) | イオン電流測定方法および測定装置 | |
CN101178549A (zh) | 移除光致抗蚀剂层的方法以及开口的形成方法 | |
JPH09223752A (ja) | 不揮発性半導体記憶装置の製造方法 | |
US5658821A (en) | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage | |
US8419892B2 (en) | Plasma process detecting sensor | |
Felch et al. | Study of gate oxide damage in an electron cyclotron resonance argon plasma | |
WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
US5759919A (en) | Method for reducing gate oxide damages during gate electrode plasma etching | |
JP3082711B2 (ja) | 半導体装置の製造方法 | |
Tabara | New metal etching method for reducing electron shading damage | |
US6222228B1 (en) | Method for reducing gate oxide damage caused by charging | |
US6218218B1 (en) | Method for reducing gate oxide damage caused by charging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020416 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |