KR19990075166A

KR19990075166A - 반도체소자의 콘택 검사 방법

Info

Publication number: KR19990075166A
Application number: KR1019980009225A
Authority: KR
Inventors: 김재필; 조대식
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 1999-10-15

Abstract

반도체 소자의 콘택(contact)을 형성하기 위한 콘택홀(contact hole)이 잘 오픈되었는지를 검사하는 콘택 검사 방법에 관하여 개시한다. 본 발명의 콘택 검사 방법에서는 층간 절연막을 통하여 콘택홀이 형성된 반도체 기판상에 상기 콘택홀 내부 및 상기 층간 절연막의 상면을 덮는 도전층을 형성한다. 상기 도전층을 에치백하여 상기 콘택홀 내부에만 잔류 도전층을 형성한다. 상기 층간 절연막을 에치백하여 상면에서 상기 잔류 도전층의 일부가 돌출될 정도로 낮은 두께를 가지는 변형된 층간 절연막을 형성한다. 상기 잔류 도전층상에 전자빔을 조사하여 차지업 검사를 행한다.

Description

반도체 소자의 콘택 검사 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 콘택(contact)을 형성하기 위한 콘택홀(contact hole)이 잘 오픈되었는지를 검사하는 콘택 검사 방법에 관한 것이다.

반도체 소자의 고집적화에 따라 그 폭과 넓이가 줄어드는 대신 다양한 층이 요구되고 높이가 증가하면서 각 층 또는 기판과 층을 연결시키기 위해 콘택을 필요로 한다. 그 중에서도 특히 트랜지스터의 상부 및 하부 전극을 연결시키는 콘택은 반도체 소자가 고집적화됨에 따라 더욱 그 폭이 좁아지고 그 깊이가 깊어진다. 그런데, 이와 같이 좁고 깊은 콘택을 형성할 때에는 사용되는 설비 및 공정 조건을 확인하기 위하여 콘택이 정상적으로 형성되였는지의 여부를 확인하기 위한 차지업(charge up) 검사가 필수적이다. 이와 같이 좁고 깊은 콘택을 형성할 때에는 실제로 콘택 형성을 위한 콘택홀이 정상적으로 오픈되었는지의 여부를 신속하게 확인할 수 있는 도구는 없으며, 또한 현재 이용 가능한 확인 방법에서는 공정이 번거로워서 검사 방법이 까다로울 뿐 만 아니라 많은 시간이 소요되어 반도체 소자를 효율적으로 생산하는 데 어려움이 있다.

도 1 내지 도 4는 종래 기술에 따른 반도체 소자의 콘택 검사 방법을 설명하기 위한 단면도들이다.

도 1을 참조하면, 필요한 소자(12), 예를 들면 트랜지스터가 형성된 반도체 기판(10)상에 산화막을 증착하여 층간 절연막(20)을 형성하고, 상기 반도체 기판(10)과 상기 소자(12)의 상부를 전기적으로 연결시키기 위한 콘택을 형성하기 위하여 상기 반도체 기판(10)의 일부를 노출시키는 콘택홀(25)을 형성한다.

현재의 장비로는 상기와 같이 콘택홀(25) 형성을 위한 식각 공정을 행한 직후 콘택홀이 잘 오픈되었는지의 여부를 확인하는 것이 불가능하다. 따라서, 종래 방법에서는 상기 콘택홀(25)이 정상적으로 오픈되었는지를 검사하기 위하여 상기 콘택홀(25)이 형성된 결과물에 대하여 다음에 설명하는 바와 같은 소정의 도전 패턴 형성 공정을 거쳐야만 하였다.

도 2를 참조하면, 상기 콘택홀(25)이 형성된 결과물상에 상기 콘택홀(25) 내부 및 상기 층간 절연막(20)의 상면을 덮도록 도전층, 예를 들면 불순물이 도핑된 폴리실리콘층을 형성하고, 이를 패터닝하여 상기 콘택홀(25)을 통하여 상기 반도체 기판(10)에 연결되는 도전층 패턴(30)을 형성한다.

이어서, SEM(Scanning Electronic Microscope)을 사용하여 상기와 같이 도전층 패턴(30)이 형성된 결과물상에 전자빔을 조사함으로써 차지업 검사를 행한다.

도 3 및 도 4는 각각 상기 도전층 패턴(30)이 형성된 결과물에 대하여 차지업 검사를 행한 결과를 예시한 도면들이다.

구체적으로 설명하면, 도 3은 상기 콘택홀(25)이 정상적으로 오픈된 경우를 도시한 것이다. 즉, SEM을 사용한 차지업 검사시에 SEM으로부터 발생된 전자빔(40)이 상기 도전층 패턴(30)에 비춰지게 되면, 상기 콘택홀(25)이 정상적으로 오픈된 경우에는, 상기 도전층 패턴(30)에 의하여 상기 콘택홀(25) 내에 정상적인 콘택이 형성되었으므로, 상기 전자빔(40)으로부터의 전자(45)들이 상기 도전층 패턴(30)에 의한 콘택을 통하여 화살표(A) 방향에 따라 상기 반도체 기판(10)을 향해 아래쪽으로 방전된다.

도 4는 콘택홀이 정상적으로 오픈되지 않은 경우를 도시한 것이다. 즉, 콘택홀이 이물질층(28)에 의하여 정상적으로 오픈되지 않은 경우에는, 콘택홀이 상기 이물질층(28)에 의하여 막힌 상태에서 상기 도전층 패턴(32)에 의하여 비정상적인 콘택이 형성되었으므로, SEM을 사용한 차지업 검사시에 SEM으로부터 발생된 전자빔(40)이 상기 이물질층(28)의 상부에 형성된 상기 도전층 패턴(32)에 비춰질 때, 상기 전자빔(40)으로부터의 전자(45)들이 방전되지 못하고 상기 도전층 패턴(32) 부분에 갖혀지게 된다.

상기 설명한 바와 같이, 콘택홀이 정상적으로 오픈된 경우와 오픈되지 않은 경우에 SEM을 사용한 차지업 검사시 서로 다른 결과를 나타낸다. 따라서, 도전층 패턴이 형성된 결과물 상면에 SEM을 사용하여 전자빔을 조사하면 콘택홀의 오픈 여부에 따라서 각 부분이 서로 다른 색깔을 나타낸다. 이와 같은 색깔차에 의하여 콘택홀의 오픈 여부를 판단하게 된다.

상기와 같은 종래의 방법에 의하여 반도체 소자의 콘택을 검사하는 경우에는, 콘택홀 형성시로부터 차지업 검사를 통하여 콘택홀의 오픈 여부를 판단할 때까지 현재의 공정 기술에 따라 대략 5 ∼ 10일 정도 소요되어 너무 많은 시간을 요하므로, 그동안 진행시킨 제품에 대하여 그 품질을 평가하는 데 있어서 너무 많은 시간적 손실을 초래하게 된다. 또한, 콘택홀을 형성하기 위한 식각 장비의 적절한 식각 조건을 확인하기까지의 시간도 상기 콘택 검사 시간에 상응하여 많이 소용된다. 따라서, 콘택홀이 정상적으로 오픈되었는지의 여부를 확인하기도 전에 상기한 바와 같이 많은 시간을 요하는 이후의 공정을 진행하게 되므로, 제품 손실이 따르고, 설비의 가동 정지 시간이 늘어나게 되어 제품 생산 효율이 떨어진다.

콘택 검사를 위한 다른 종래의 방법으로서, 층간 절연막을 통한 콘택홀 형성 후에 층간 절연막상에 포토레지스트 패턴이 남아 있는 상태에서 상기 포토레지스트 패턴이 정상적으로 남아 있는지의 여부를 검사하는 파괴 검사 방법이 있다. 그러나, 이 방법에 의하여 완전히 오픈되지 않은 콘택홀을 검사하는 것은 가능하지만, 약간만 오픈되지 않은, 불완전한 오픈 상태의 콘택홀은 검사가 불가능하여 결국은 차지업 검사를 해야만 한다. 이 때문에, 종래에는 시간적 손실이 많은 검사 방법을 선택할 수밖에 없었다.

본 발명의 목적은 상기한 종래 기술의 문제점을 해결하고자 하는 것으로서, 반도체 미세 회로에서 좁고 깊은 콘택을 형성할 때 콘택홀이 정상적으로 오픈되었는지의 여부를 신속하고 간편하게 검사할 수 있는 방법을 제공하는 것이다.

도 5 내지 도 10은 본 발명에 따른 반도체 소자의 콘택 검사 방법을 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 기판, 112 : 소자

120 : 층간 절연막, 120A : 변형된 층간 절연막

25 : 콘택홀 128 : 이물질층

130 : 도전층, 130A, 132 : 잔류 도전층

140 : 전자빔, 145 : 전자

상기 목적을 달성하기 위하여 본 발명의 한 특징에 따른 반도체 소자의 콘택 검사 방법에서는 층간 절연막을 통하여 콘택홀이 형성된 반도체 기판상에 상기 콘택홀 내부 및 상기 층간 절연막의 상면을 덮는 도전층을 형성한다. 상기 도전층을 에치백하여 상기 콘택홀 내부에만 잔류 도전층을 형성한다. 상기 층간 절연막을 에치백하여 상면에서 상기 잔류 도전층의 일부가 돌출될 정도로 낮은 두께를 가지는 변형된 층간 절연막을 형성한다. 상기 잔류 도전층상에 전자빔을 조사하여 차지업 검사를 행한다.

상기 도전층은 불순물이 도핑된 폴리실리콘층 또는 금속층으로 형성된다.

상기 층간 절연막은 산화막으로 형성된다.

상기 도전층을 에치백하는 단계 및 상기 층간 절연막을 에치백하는 단계는 RIE(Reactive Ion Etch) 방식 설비, MERIE(Magnetically Enhanced Reactive Ion Etch) 방식 설비, SPRP(Split Power Reverse Phase) 방식 설비, TCP(Transformer Coupled Plasma) 방식 설비 및 PE(Plasma Etching) 방식 설비중 어느 하나를 이용할 수 있다.

상기 차지업 검사 단계에서는 SEM(Scanning Electronic Microscope)을 이용할 수 있다.

본 발명의 다른 특징에 따른 반도체 소자의 콘택 검사 방법에서는 층간 절연막을 통하여 콘택홀이 형성된 반도체 기판상에 상기 콘택홀 내부 및 상기 층간 절연막의 상면을 덮는 도전층을 형성한다. 상기 도전층을 에치백하여 상기 콘택홀 내부에만 잔류 도전층을 형성한다. 상기 잔류 도전층상에 전자빔을 조사하여 차지업 검사를 행한다.

본 발명에 의하면, 콘택홀 형성 후 콘택 검사 시간이 대폭 단축되고, 절차가 단순화될 수 있다. 따라서, 콘택 형성에 사용된 설비 및 공정 조건이 적합한지 신속하게 판정함으로써 공정 이상 유무를 신속하게 평가할 수 있으므로, 반도체 소자 제조 원가를 절감할 수 있고 생산 효율을 증가시킬 수 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

그 중에서, 도 5 내지 도 8은 콘택홀이 정상적으로 오픈되었는지의 여부를 검사하기 위한 차지업 검사를 행하는 데 사용될 샘플을 제조하는 각 단계들을 설명하기 위한 도면들이다.

도 5를 참조하면, 필요한 소자(112), 예를 들면 트랜지스터가 형성된 반도체 기판(100)상에 산화막을 증착하여 층간 절연막(120)을 형성한다. 그 후, 포토리소그래피 공정에 의하여 상기 층간 절연막을 통하여 상기 반도체 기판(100)의 일부를 노출시키는 콘택홀(125)을 형성한다. 상기 콘택홀(125)을 형성하기 위하여, 예를 들면 MERIE(Magnetically Enhanced Reactive Ion Etch) 방식의 식각 장치에서 식각 가스로서 CHF₃및 CF₄가스를 사용하여 식각 공정을 행할 수 있다.

도 5에 나타낸 결과를 얻기까지의 단계는 실제의 제품 제조 공정을 통하여 행한다. 상기 단계까지 공정이 진행된 웨이퍼중에서 일부를 샘플링하여 본 발명에 따른 방법을 행하기 위한 시료로서 준비하고, 이와 같이 준비된 웨이퍼 시료에 대하여 본 발명에 따른 콘택 검사 방법을 행하기 위하여 다음과 같은 일련의 순서를 따른다.

도 6을 참조하면, 상기 콘택홀(125)이 형성된 결과물상에 상기 콘택홀(125) 내부 및 상기 층간 절연막(120)의 상면을 덮도록 약 2,000∼ 4,000Å의 두께로 도전층(130), 예를 들면 불순물이 도핑된 폴리실리콘층을 형성한다. 상기 도전층(130)은 금속층으로 형성할 수도 있다.

도 7을 참조하면, 상기 도전층(130)을 약 2,500 ∼ 5,000Å을 타겟으로 하여 에치백하여 상기 콘택홀(125) 내부에만 잔류 도전층(130A)이 남도록 한다. 상기 도전층(130)으로서 도핑된 폴리실리콘막을 형성한 경우에는, 식각 가스로서 Cl₂, N₂, SF₆및 HBr 가스를 사용하여 MERIE 방식을 이용한 식각 장치를 사용하여 상기 에치백 공정을 행할 수 있다.

도 8을 참조하면, 상기 층간 절연막을 약 1500Å 이상의 두께를 타겟으로 하여 에치백하여, 상면에서 상기 잔류 도전층(130A)의 일부가 돌출될 정도로 낮은 두께를 가지는 변형된 층간 절연막(120A)을 형성한다. 상기 층간 절연막(120)을 에치백하기 위하여 식각 가스로서 CHF₃, CF₄및 Ar 가스를 사용하고, 이 때 식각 장치로서 SPRP(Split Power Reverse Phase) 방식의 설비를 이용할 수 있다.

상기 잔류 도전층(130A) 및 변형된 층간 절연막(120A)을 형성하기 위한 각각의 에치백 공정에서는 상기 예시한 식각 장치 외에 RIE(Reactive Ion Etch) 방식 설비, MERIE 방식 설비, SPRP 방식 설비, TCP(Transformer Coupled Plasma) 방식 설비, PE(Plasma Etching) 방식 설비 등 다양한 식각 장치를 사용하는 것이 가능하다.

이어서, SEM을 사용하여 상기 결과물에 전자빔을 조사함으로써 차지업 검사를 행한다. 차지업 검사를 위하여 SEM을 이용하는 방법 외에 전자빔을 이용하여 콘택 검사를 행할 수 있는 방법이면 어느 것이든 사용 가능하다.

도 9 및 도 10은 각각 상기 결과물에 대하여 차지업 검사를 행한 결과를 예시한 도면들이다.

구체적으로 설명하면, 도 9는 상기 콘택홀(125)이 정상적으로 오픈된 경우를 도시한 것이다. 즉, SEM을 사용한 차지업 검사시에 SEM으로부터 발생된 전자빔(140)이 상기 잔류 도전층(130A)상에 비춰지게 되면, 상기 콘택홀(25)이 정상적으로 오픈되어 상기 잔류 도전층(130A)이 상기 반도체 기판(100)과 연통되어 있으므로 상기 전자빔(140)으로부터의 전자(145)들이 상기 잔류 도전층(130A)을 통하여 화살표(B) 방향에 따라 상기 반도체 기판(100)을 향해 아래쪽으로 방전된다.

도 5는 콘택홀이 정상적으로 오픈되지 않은 경우를 도시한 것이다. 즉, 콘택홀이 이물질층(128)에 의하여 정상적으로 오픈되지 않은 경우에는, 콘택홀이 상기 이물질층(128)에 의하여 막힌 상태에서 잔류 도전층(132)이 상기 반도체 기판(100)과 연통될 수 없으므로, SEM을 사용한 차지업 검사시에 SEM으로부터 발생된 전자빔(140)이 상기 이물질층(128)의 상부에 형성된 잔류 도전층(132)에 비춰질 때, 상기 전자빔(140)으로부터의 전자(145)들이 방전되지 못하고 상기 잔류 도전층(132) 부분에 갖혀지게 된다.

상기한 방법에 의하여 콘택 검사를 행하는 경우에는 콘택홀 형성 후 콘택 검사를 위한 확인 절차가 단순화되어 콘택홀의 오픈 여부를 약 8 ∼ 10 시간 정도로 신속하게 판정할 수 있다. 그에 따라, 상기와 같은 종래의 방법에 의하여 반도체 소자의 콘택을 검사하는 경우에는, 사용된 설비 및 공정 조건이 적합한지의 여부를 신속하게 확인할 수 있으므로, 반도체 소자 제조 원가를 절감할 수 있고 생산 효율을 증가시킬 수 있다.

상기한 실시예에서는 도 8에 도시한 바와 같이 상기 변형된 층간 절연막(120A)이 형성된 결과물에 대하여 차지업 검사를 행하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않고, 도 7에 도시한 상기 잔류 도전층(130A) 형성 단계까지 공정을 진행한 후 도 9의 상기 변형된 층간 절연막(120A) 형성 단계는 생략하고 바로 차지업 검사를 행하는 것도 가능하다. 이 경우에는 콘택 검사에 소용되는 시간을 더욱 단축시킬 수 있다. 단, 도 9의 상기 변형된 층간 절연막(120A) 형성 단계까지 행한 후 차지업 검사를 행하면 차지업 검사시 콘택홀이 정상적으로 오픈된 경우와 그렇지 않은 경우를 더욱 명확하게 식별할 수 있는 이점이 있다.

상기한 바와 같이, 본 발명에 의하면 콘택홀이 형성된 시료를 샘플링하고 샘플링된 시료에 대하여 간단한 공정을 거쳐서 차지업 검사를 행하므로, 콘택 검사 시간이 대폭 단축되고, 절차가 단순화될 수 있다. 따라서, 콘택 형성에 사용된 설비 및 공정 조건이 적합한지 신속하게 판정함으로써 공정 이상 유무를 신속하게 평가할 수 있으므로, 반도체 소자 제조 원가를 절감할 수 있고 생산 효율을 증가시킬 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims

층간 절연막을 통하여 콘택홀이 형성된 반도체 기판상에 상기 콘택홀 내부 및 상기 층간 절연막의 상면을 덮는 도전층을 형성하는 단계와,

상기 도전층을 에치백하여 상기 콘택홀 내부에만 잔류 도전층을 형성하는 단계와,

상기 층간 절연막을 에치백하여 상면에서 상기 잔류 도전층의 일부가 돌출될 정도로 낮은 두께를 가지는 변형된 층간 절연막을 형성하는 단계와,

상기 잔류 도전층상에 전자빔을 조사하여 차지업 검사를 행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제1항에 있어서, 상기 도전층은 불순물이 도핑된 폴리실리콘층으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제1항에 있어서, 상기 도전층은 금속층으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제1항에 있어서, 상기 층간 절연막은 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제1항에 있어서, 상기 도전층을 에치백하는 단계는 RIE(Reactive Ion Etch) 방식 설비, MERIE(Magnetically Enhanced Reactive Ion Etch) 방식 설비, SPRP(Split Power Reverse Phase) 방식 설비, TCP(Transformer Coupled Plasma) 방식 설비 및 PE(Plasma Etching) 방식 설비중 어느 하나를 이용한 식각 장치를 사용하여 행하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제1항에 있어서, 상기 층간 절연막을 에치백하는 단계는 RIE 방식 설비, MERIE 방식 설비, SPRP 방식 설비, TCP 방식 설비 및 PE 방식 설비중 어느 하나를 이용한 식각 장치를 사용하여 행하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제1항에 있어서, 상기 차지업 검사 단계에서는 SEM(Scanning Electronic Microscope)을 이용하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
층간 절연막을 통하여 콘택홀이 형성된 반도체 기판상에 상기 콘택홀 내부 및 상기 층간 절연막의 상면을 덮는 도전층을 형성하는 단계와,

상기 도전층을 에치백하여 상기 콘택홀 내부에만 잔류 도전층을 형성하는 단계와,

상기 잔류 도전층상에 전자빔을 조사하여 차지업 검사를 행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제8항에 있어서, 상기 도전층은 불순물이 도핑된 폴리실리콘층으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제8항에 있어서, 상기 도전층은 금속층으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제8항에 있어서, 상기 층간 절연막은 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제8항에 있어서, 상기 도전층을 에치백하는 단계는 RIE(Reactive Ion Etch) 방식 설비, MERIE(Magnetically Enhanced Reactive Ion Etch) 방식 설비, SPRP(Split Power Reverse Phase) 방식 설비, TCP(Transformer Coupled Plasma) 방식 설비 및 PE(Plasma Etching) 방식 설비중 어느 하나를 이용한 식각 장치를 사용하여 행하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.
제8항에 있어서, 상기 차지업 검사 단계에서는 SEM(Scanning Electronic Microscope)을 이용하는 것을 특징으로 하는 반도체 소자의 콘택 검사 방법.