CN103794596B - 标准晶片及其制造方法 - Google Patents

标准晶片及其制造方法 Download PDF

Info

Publication number
CN103794596B
CN103794596B CN201210419099.XA CN201210419099A CN103794596B CN 103794596 B CN103794596 B CN 103794596B CN 201210419099 A CN201210419099 A CN 201210419099A CN 103794596 B CN103794596 B CN 103794596B
Authority
CN
China
Prior art keywords
material layer
coating
semiconductor material
oxide skin
grizzly bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210419099.XA
Other languages
English (en)
Other versions
CN103794596A (zh
Inventor
蔡博修
祖延雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210419099.XA priority Critical patent/CN103794596B/zh
Priority to US13/757,063 priority patent/US9019152B2/en
Publication of CN103794596A publication Critical patent/CN103794596A/zh
Application granted granted Critical
Publication of CN103794596B publication Critical patent/CN103794596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H01J37/263—Contrast, resolution or power of penetration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/282—Determination of microscope properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了标准晶片及其制造方法。本公开的实施例提供一种标准晶片，其包括：衬底；形成于衬底上的第一半导体材料层；形成于第一半导体材料层之上的栅条，其中，间隔层介于第一半导体材料层和所述栅条之间；以及分别形成在所述栅条的相对两侧的第一侧壁间隔件和第二侧壁间隔件，其中，所述栅条和第一半导体材料层由相同的半导体材料形成，介于第一半导体材料层和所述栅条之间的所述间隔层与第一侧壁间隔件和第二侧壁间隔件由相同的氧化物形成。本公开实施例还提供相应的标准晶片制造方法。通过本公开的实施例，可以提供具有不容易带电、不容易受污染，成像对比度高、价格较低、制作工艺简单中的至少一个或多个优点的标准晶片以及相应的制造方法。

Description

标准晶片及其制造方法
技术领域
本公开涉及半导体器件制造领域，特别是涉及一种标准晶片及其制造方法。
背景技术
在半导体工艺中，经常使用扫描电镜来测量晶片或器件的关键尺寸等参数。扫描电镜的基本工作原理是利用电子束在晶片表面进行扫描，电子碰撞晶片表面使得晶片表面的一些电子逃逸出来，然后，这些二次电子被收集并被转换成表面图像显示在屏幕和照片上。其中，扫描电镜分析需要将晶片和电子束均置于真空中。
为了确保扫描电镜工作正常，通常需要对扫描电镜进行日常监测。一般，利用标准晶片对扫描电镜进行日常监测。具体而言，让扫描电镜对标准晶片进行测量，观察测量到的结果是否与标准晶片的已知参数（例如栅条的关键尺寸）一致，如果一致，则认为扫描电镜工作正常，否则，认为扫描电镜工作不正常。
由扫描电镜的工作原理可知，扫描电镜对标准晶片的测量有可能对标准晶片本身造成一定的影响。例如，电子束碰撞标准晶片表面可能破坏标准晶片的结构，这会使得扫描电镜再次测量该标准晶片时，测量的结果变得不准确，从而不能正确判断扫描电镜是否工作正常。因此，希望提供不容易被破坏的稳定的标准晶片。
一般而言，对标准晶片的破坏包括两个方面。一方面，当电子碰撞标准晶片时，一些电子存留在标准晶片中，从而使得原本不带电的标准晶片变成带电的标准晶片。在标准晶片本身带电的情况下，当扫描电镜再向标准晶片发射电子束时，由于同性相斥，二次电子的产生受到影响，从而使得测量的结果变得不准确。另一方面，标准晶片被扫描电镜扫描过之后，其表面的化学性质会发生变化，当将标准晶片置于空气中时，这种变化使得晶片表面容易受到污染。因此，希望当电子束打在标准晶片上时，电子不会留存在晶片上，从而使得晶片比较稳定，不容易带电并且不容易被污染。
另外，扫描电镜在扫描标准晶片时，测量结果不仅受晶片表面的结构（例如，形貌）的影响，还受晶片表面材料的影响。即，在测得的结果中，晶片表面的结构的形貌会呈现明暗的对比，晶片表面的不同材料也会呈现明暗的对比。换而言之，测量结果中的明暗对比有可能是表示结构的形貌对比，也有可能是表示材料的对比。而理想的情况是，在扫描电镜的测量结果中，明暗的对比能够清晰地呈现结构的形貌。
此外，在工业应用中，扫描电镜的工作状态很容易受到各种因素的影响，因而，对其进行日常监测以确定其总是处于正常状态非常重要。在这样的情形中，需要频繁地（例如每天）使用标准晶片来对扫描电镜进行日常监测。因此，希望这样的标准晶片的制作成本较低并且希望标准晶片的制作工艺较为简单。
在现有技术中，存在一种称为“金片”（Golden Wafer）的标准晶片。这种晶片一般通过复杂的工艺过程制造并且价格昂贵，因此，不适宜用作扫描电镜的日常监测。还存在一类常用的多晶硅晶片，相对比较稳定，但是仍然容易发生电子存留并且容易受污染。为了避免电子存留，一种方式是在晶片上涂覆一层金属。由于金属的导电性能，电子不会发生存留，但同时也几乎没有二次电子的产生，因此，在扫描电镜下，很难清晰地观测到晶片表面的结构的形貌。换而言之，在这种情况下，由于材料对比度低，使得通过扫描电镜观测到的拓扑图不清晰。
因此，期望能提供一种适合于扫描电镜的日常监测的标准晶片，其不容易带电并且不容易受污染。进一步地，期望该标准晶片的成像对比度高。
发明内容
为了消除或者至少部分地减轻现有技术中的一些或全部上述问题，提出了本公开。
本公开涉及标准晶片及其制造方法。简要而言，通过采用在扫描电镜下具有高的成像对比度的半导体材料和氧化物来分别形成标准晶片上的栅条和栅条两侧的侧壁间隔件，来使得该标准晶片适合于例如扫描电镜的日常监测。
在本公开的一个方面中，提出了一种标准晶片，包括：衬底；形成于衬底上的第一半导体材料层；形成于第一半导体材料层之上的栅条，其中，间隔层介于第一半导体材料层和所述栅条之间，以及分别形成在所述栅条的相对两侧的第一侧壁间隔件和第二侧壁间隔件，其中，所述栅条和第一半导体材料层由相同的半导体材料形成，介于第一半导体材料层和所述栅条之间的所述间隔层与第一侧壁间隔件和第二侧壁间隔件由相同的氧化物形成。
在一个实施例中，所述半导体材料是金属氮化物。
在一个实施例中，所述金属氮化物是氮化钛TiN。
在一个实施例中，所述金属氮化物是氮化钽TaN。
在一个实施例中，所述衬底是硅衬底。
在一个实施例中，所述氧化物是二氧化硅。
在一个实施例中，介于第一半导体材料层和所述栅条之间的所述间隔层的厚度为5到10纳米。
在本公开的另一个方面中，提供一种标准晶片的制造方法，包括：在衬底上形成第一半导体材料层；在第一半导体材料层上形成第一氧化物层；在第一氧化物层上形成第二半导体材料层；对第二半导体材料层进行图案化以形成栅条；在所述栅条和第一氧化物层上形成第二氧化物层；对第一氧化物层和第二氧化物层进行蚀刻，以在完全蚀刻掉位于所述栅条顶部的第二氧化物层并且露出第一半导体材料层，残留在所述栅条的相对两侧的第二氧化物层分别形成第一侧壁间隔件和第二侧壁间隔件，其中，第一半导体材料层和第二半导体材料层由相同的半导体材料形成，第一氧化物层与第二氧化物层由相同的氧化物形成。
在一个实施例中，所述半导体材料是金属氮化物。
在一个实施例中，所述金属氮化物是氮化钛TiN。
在一个实施例中，所述金属氮化物是氮化钽TaN。
在一个实施例中，所述衬底是硅衬底。
在一个实施例中，所述氧化物是二氧化硅。
在一个实施例中，在对第一氧化物层和第二氧化物层进行蚀刻之前，第一氧化物层的厚度大于等于第二氧化物层的厚度。
在一个实施例中，第一氧化物层的厚度为5到10纳米。
在一个实施例中，第二氧化物层的厚度为5到7纳米。
在一个实施例中，形成第一半导体材料层包括通过真空蒸发、溅射化学气相淀积（ＣＶＤ）、原子层沉积（ALD）或物理气相淀积（ＰＶＤ）在衬底上形成第一半导体材料层。
在一个实施例中，形成第二半导体材料层包括通过真空蒸发、溅射化学气相淀积（ＣＶＤ）、原子层沉积（ALD）或物理气相淀积（ＰＶＤ）在第一氧化物层上形成第二半导体材料层。
在一个实施例中，对第一氧化物层和第二氧化物层进行蚀刻包括干法蚀刻。
在一个实施例中，所述干法蚀刻包括等离子体蚀刻、离子束蚀刻和反应离子蚀刻。
在一个实施例中，在进行所述离子束蚀刻或反应离子蚀刻时，沿垂直于衬底的方向注入离子束。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
附图作为说明书的一部分例示了本公开的实施例，并且连同说明书一起用于解释本公开的原理。各附图中相同的附图标记将指代相同的部件或步骤。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是图示出根据本公开实施例的标准晶片制造过程的流程图。
图2A－图2D是图示出根据图1所示出的流程图的标准晶片制造过程中的各个步骤获得的结构的截面图。
图2E是图示出根据本公开实施例的标准晶片的俯视图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
以下结合图1至图2E来详细描述根据本公开实施例的标准晶片及其制造方法。其中，图1是图示出根据本公开实施例的标准晶片制造过程的流程图，图2A－图2D是图示出根据图1所示出的流程图的标准晶片制造过程中的各个步骤获得的晶片结构的截面图，并且图2E是图示出根据本公开实施例的标准晶片的俯视图。
以下首先结合图1至图2D来描述根据本公开实施例的标准晶片制造方法及通过该制造方法获得的标准晶片。
图1图示出根据本公开实施例的标准晶片的制造方法100的流程图。该方法开始于步骤S1001，在该步骤中，提供衬底101，在衬底101上形成第一半导体材料层103，如图2A中所示。接着，在图1的步骤S1003中，在第一半导体材料层103上形成第一氧化物层105，如图2A中所示。
在本示例中，衬底101可以是硅衬底。但是，本公开不限于此，例如，衬底101也可以是半导体工艺中常用的其它衬底。
第一半导体材料层103可以由各种适合的半导体材料制成。根据本公开，考虑选择具有如下特性中的一者和多者的半导体材料作为第一半导体材料层103的半导体材料：
（1）所述半导体材料具有较高的导电率，即，导电性能好；
（2）所述半导体材料与第一氧化物层105的氧化物有较好的亲和力，即，与该氧化物的粘结性较好；
（3）所述半导体材料与第一氧化物层105的氧化物有较高的蚀刻选择比；以及
（4）所述半导体材料具有较高的化学稳定性，在电子束的碰撞下不容易扩散，比较稳定。
所述半导体材料例如可以是金属氮化物。所述金属氮化物可以包括但不限于氮化钛TiN和氮化钽TaN。
在本示例中，所述半导体材料例如是氮化钛TiN。氮化钛TiN是由离子键、共价键和金属键混合组成的一种半导体材料,它的结构决定了其优异的性能，如耐高温、耐腐蚀、硬度高、化学稳定性好等。氮化钛TiN的导电特性基本接近金属，即，其具有高电导率。例如，在一些实施例中，氮化钛TiN的电导率可以是30微欧·厘米。
氮化钛TiN仅仅是用于说明本发明原理的一个示例。实际上，所述半导体材料可以是任何其它已知的或将来发现的如下半导体材料，该半导体材料具有较好的导电率，与氧化物相比有较高的蚀刻选择比，与氧化物有较好的粘结性，并且化学性质稳定。
在一些实施例中，形成第一半导体材料层103可以包括通过真空蒸发、溅射化学气相淀积（ＣＶＤ）、原子层沉积（ALD）或物理气相淀积（ＰＶＤ）在衬底102上形成第一半导体材料层103。
在本示例中，第一氧化物层105可以由各种氧化物材料制成。例如，第一氧化物层105可以是二氧化硅层。第一氧化物层105可以很薄。例如，第一氧化物层105可以是5到10纳米。第一氧化物层105也可以具有其它的厚度。
接着还是参考图1，在图1的步骤S1005中，在第一氧化物层105上形成第二半导体材料层107，如图2A中所示。其中，第二半导体材料层107和第一半导体材料层103由相同的半导体材料形成。例如，在一些实施例中，第二半导体材料层107和第一半导体材料层103都由相同的金属氮化物形成。在一个实施例中，第二半导体材料层107和第一半导体材料层103两者都由氮化钛TiN形成。在另一实施例中，第二半导体材料层107和第一半导体材料层103两者都由氮化钽TaN形成。
在一些实施例中，形成第二半导体材料层107可以包括通过真空蒸发、溅射化学气相淀积（ＣＶＤ）、原子层沉积（ALD）或物理气相淀积（ＰＶＤ）在第一氧化物层105上形成第二半导体材料层107。在第一氧化物层105上形成第二半导体材料层107的方式可以与在衬底101上形成第一半导体材料层103的方式相同或不同。在一个实施例中，第二半导体材料层107的厚度可以比第一半导体材料层103的厚度大。
接着，在图1的步骤S1007中，对第二半导体材料层107进行图案化以形成栅条109，如图2B中所示。图2B图示出经图案化之后的晶片的截面图。应当注意，尽管为了清楚起见，在图2B中仅示出两个栅条109，但是应当理解，栅条109的数目不限于此。而是可以根据需要形成任意数目的栅条109。例如，栅条的数目可以是一个，三个或三个以上。
对第二半导体材料层107进行图案化以形成栅条109包括对准和曝光、显影、蚀刻和去除光刻胶等。
具体而言，例如，在对图2A中所示的经由步骤S1001至S1005获得的晶片10进行表面准备（例如清洗和甩干）之后，例如通过旋涂法或蒸汽法在晶片10表面涂敷一层薄的光刻胶。然后，例如通过加热使得光刻胶中的部分溶剂蒸发。此后，将掩模板与晶片10精确对准，并使光刻胶曝光。具体而言，对准和曝光即将所需图案（本示例中，由栅条构成的图案）在晶片10表面上定位或对准并且通过曝光灯或其它辐射源将图案转移到光刻胶涂层上。在对晶片10完成对准和曝光之后，所需图案以曝光区域和未曝光区域的形式记录在光刻胶上，此时，通过对未聚合光刻胶进行化学分解来对完成显影。在对晶片10完成显影和可能的显影检验之后，掩模板的图案就固定在了光刻胶膜上。此时，对晶片10进行蚀刻以获得几乎与衬底垂直的侧边。蚀刻方法可以采用干法蚀刻，例如等离子体蚀刻、离子束蚀刻和反应离子蚀刻。在一个实施例中，可以使用离子束蚀刻（也称为溅射蚀刻或离子铣）或反应离子蚀刻，其中使得离子束沿与晶片10的衬底垂直的方向轰击晶片10的表面，来形成几乎与衬底垂直的侧边，从而获得如图2B所示的栅条109。如上所述，所述第二半导体材料层107的半导体材料与第一氧化物层105的氧化物具有较高的蚀刻选择比，这也可以有利于在形成具有垂直侧边的栅条109的同时，不容易过度蚀刻第一氧化物层105。
以上仅仅是对第二半导体材料层107进行图案化以形成栅条109的简单示例的描述，本领域技术人员可以理解，可用来实现以上步骤的任何方法都可以适当地应用于本公开，并且那些方法可以以任何适当地方式组合。例如，光刻胶可以采用正光刻胶或负光刻胶。例如，尽管以上只说明了干法蚀刻，但是在一些情况下，可以利用湿法蚀刻。
接着，在图1的步骤S1009中，在所述栅条109和第一氧化物层105上形成第二氧化物层111，如图2C中所示。在一些实施例中，第二氧化物层111与第一氧化物层105可以由相同的氧化物形成。例如，在一个实施例中，第二氧化物层111与第一氧化物层105两者可以都是二氧化硅层。在一些实施例中，第二氧化物层111的厚度可以小于等于第一氧化物层105的厚度。第二氧化物层111的厚度可以非常薄。例如，第二氧化物层111的厚度可以为5-7纳米。
接着，在图1的步骤S1011中，对第一氧化物层105和第二氧化物层111进行蚀刻，以完全蚀刻掉位于所述栅条109顶部的第二氧化物层111并且露出第一半导体材料层103，残留在所述栅条109的相对两侧的第二氧化物层分别形成第一侧壁间隔件115和第二侧壁间隔件113，如图2D所示。在一些实施例中，对第一氧化物层105和第二氧化物层111进行蚀刻包括干法蚀刻。在一些实施例中，所述干法蚀刻包括但不限于等离子体蚀刻、离子束蚀刻和反应离子蚀刻。在一个实施例中，可以使用离子束蚀刻（也称为溅射蚀刻或离子铣）或反应离子蚀刻，其中使得离子束沿与晶片10的衬底垂直的方向轰击晶片10的表面，以完全蚀刻掉位于所述栅条109顶部的第二氧化物层111并且露出第一半导体材料层103，残留在所述栅条109的相对两侧的第二氧化物层分别形成第一侧壁间隔件115和第二侧壁间隔件113，从而获得如图2D所示的晶片结构。在进行蚀刻时，考虑第二氧化物层111和第一氧化物层105的总厚度来进行蚀刻。如上所述，第一半导体材料层103和第二半导体材料层107（更准确而言，栅条109）的半导体材料与第一氧化物层105和第二氧化物层111的氧化物具有较高的蚀刻选择比，这也可以有利于在形成如图2D所示的晶片结构，特别是第一侧壁间隔件115和第二侧壁间隔件113的同时，不容易过度蚀刻第一半导体材料层103和栅条109。
图2E图示出图2D所示的标准晶片10的俯视图。以下结合图2E来说明根据本公开实施例的标准晶片10在扫描电镜日常监测中的应用。当将该标准晶片10放到扫描电镜下观测时，可以清晰地看到明暗相间的条带图，其中，条带109表示图2C中的栅条109形成的条带，条带115和113表示图2C中的栅条109两侧的第一侧壁间隔件115和第二侧壁间隔件113形成的条带，条带108表示图2C中的第一半导体材料层103露出的部分形成的条带，即未被栅条109和侧壁间隔件115和113遮挡的部分形成的条带。由于栅条109和第一半导体材料层103的半导体材料具有类似金属的导电特性，即，电导率高，因此，当晶片10被放在扫描电镜下扫描时，电子很快被导走，即，没有或只有很少的二次电子从栅条109和第一半导体材料层103的露出部分108被激发，从而在观测到图像中，它们对应于暗条带。而侧壁间隔件115和113由氧化物制成，因此，其导电率低，当晶片10被放在扫描电镜下扫描时，电子不会被导走，即，有较多的二次电子从侧壁间隔件115和113被激发，从而在观测到图像中，它们对应于明条带。由于侧壁间隔件115和113可以非常细，因此，在扫描电镜下观测时，就如同两条细线。当需要测量例如栅条109的尺寸，即A1时，可以只需要测量栅条109两侧的侧壁间隔件115和113（两条细线）之间的距离即可。由于栅条109和第一半导体材料层103的露出部分108的半导体材料与侧壁间隔件115和113的氧化物在导电特性上的差异较大，因此，在扫描电镜下观测到的图像对比度高，图案清晰。
同时，由于在晶片10上，大部分为具有类似金属的导电特性的半导体材料，而小部分为氧化物，因此，晶片10上的电子存留很少，从而使得晶片10在被扫描电镜扫描之后也不容易带电，从而当晶片10被从真空环境放回到正常环境中时，不容易受污染。这使得晶片10可以被反复多次使用，即，适合用于扫描电镜的日常监测。
进一步地，如上所述，所述半导体材料尽管具有类似金属的导电特性，但是同时具有较高的化学稳定性，在电子束的碰撞下不容易扩散，比较稳定。因此，栅条109和第一半导体材料层103的露出部分108与侧壁间隔件115和113之间所形成的半导体材料/氧化物界面的化学特性比较定。这也使得根据本公开实施例的晶片10可以被反复多次使用，即，适合用于扫描电镜的日常监测。
进一步地，所述半导体材料还可以与所述氧化物有较好的亲和力，即，与该氧化物的粘结性较好。这使得根据本公开实施例的晶片10可以被反复多次使用，即，适合用于扫描电镜的日常监测。
此外，通过图1所述的步骤来制备晶片10制作工艺简单，因此，成本较低，有利于大量生产和使用。这同样使得根据本公开实施例的标准晶片适合用于扫描电镜的日常监测。
至此，已经详细描述了根据本公开实施例的标准晶片及其制造方法的技术。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改。本公开的范围由所附权利要求来限定。

Claims (21)

1.一种用于对扫描电镜进行监测的标准晶片，包括：
衬底；
形成于衬底上的第一半导体材料层；
形成于第一半导体材料层之上的栅条，其中，间隔层介于第一半导体材料层和所述栅条之间，以及
分别形成在所述栅条的相对两侧的第一侧壁间隔件和第二侧壁间隔件，
其中，所述栅条和第一半导体材料层由相同的导电的半导体材料形成，
介于第一半导体材料层和所述栅条之间的所述间隔层与第一侧壁间隔件和第二侧壁间隔件由相同的氧化物形成。
2.如权利要求1所述的标准晶片，其中，所述半导体材料是金属氮化物。
3.如权利要求2所述的标准晶片，其中，所述金属氮化物是氮化钛TiN。
4.如权利要求2所述的标准晶片，其中，所述金属氮化物是氮化钽TaN。
5.如权利要求1所述的标准晶片，其中，所述衬底是硅衬底。
6.如权利要求1所述的标准晶片，其中，所述氧化物是二氧化硅。
7.如权利要求1所述的标准晶片，介于第一半导体材料层和所述栅条之间的所述间隔层的厚度为5到10纳米。
8.一种用于对扫描电镜进行监测的标准晶片的制造方法，包括：
在衬底上形成第一半导体材料层；
在第一半导体材料层上形成第一氧化物层；
在第一氧化物层上形成第二半导体材料层；
对第二半导体材料层进行图案化以形成栅条；
在所述栅条和第一氧化物层上形成第二氧化物层；
对第一氧化物层和第二氧化物层进行蚀刻，以在完全蚀刻掉位于所述栅条顶部的第二氧化物层并且露出第一半导体材料层，残留在所述栅条的相对两侧的第二氧化物层分别形成第一侧壁间隔件和第二侧壁间隔件，
其中，第一半导体材料层和第二半导体材料层由相同的导电的半导体材料形成，第一氧化物层与第二氧化物层由相同的氧化物形成。
9.如权利要求8所述的制造方法，其中，所述半导体材料是金属氮化物。
10.如权利要求9所述的制造方法，其中，所述金属氮化物是氮化钛TiN。
11.如权利要求9所述的制造方法，其中，所述金属氮化物是氮化钽TaN。
12.如权利要求8所述的制造方法，其中，所述衬底是硅衬底。
13.如权利要求8所述的制造方法，其中，所述氧化物是二氧化硅。
14.如权利要求8所述的制造方法，其中，在对第一氧化物层和第二氧化物层进行蚀刻之前，第一氧化物层的厚度大于等于第二氧化物层的厚度。
15.如权利要求14所述的制造方法，其中，第一氧化物层的厚度为5到10纳米。
16.如权利要求14或15所述的制造方法，其中，第二氧化物层的厚度为5到7纳米。
17.如权利要求8所述的制造方法，其中，形成第一半导体材料层包括通过真空蒸发、溅射化学气相淀积(CVD)、原子层沉积(ALD)或物理气相淀积(PVD)在衬底上形成第一半导体材料层。
18.如权利要求8所述的制造方法，其中，形成第二半导体材料层包括通过真空蒸发、溅射化学气相淀积(CVD)、原子层沉积(ALD)或物理气相淀积(PVD)在第一氧化物层上形成第二半导体材料层。
19.如权利要求8所述的制造方法，其中，对第一氧化物层和第二氧化物层进行蚀刻包括干法蚀刻。
20.如权利要求19所述的制造方法，其中，所述干法蚀刻包括等离子体蚀刻、离子束蚀刻和反应离子蚀刻。
21.如权利要求20所述的制造方法，其中，在进行所述离子束蚀刻或反应离子蚀刻时，沿垂直于衬底的方向注入离子束。
CN201210419099.XA 2012-10-29 2012-10-29 标准晶片及其制造方法 Active CN103794596B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210419099.XA CN103794596B (zh) 2012-10-29 2012-10-29 标准晶片及其制造方法
US13/757,063 US9019152B2 (en) 2012-10-29 2013-02-01 Standard wafer and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210419099.XA CN103794596B (zh) 2012-10-29 2012-10-29 标准晶片及其制造方法

Publications (2)

Publication Number Publication Date
CN103794596A CN103794596A (zh) 2014-05-14
CN103794596B true CN103794596B (zh) 2016-08-10

Family

ID=50546143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210419099.XA Active CN103794596B (zh) 2012-10-29 2012-10-29 标准晶片及其制造方法

Country Status (2)

Country Link
US (1) US9019152B2 (zh)
CN (1) CN103794596B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114358168A (zh) * 2021-12-29 2022-04-15 苏州赛美特科技有限公司 一种数据对比方法、装置设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995074B2 (en) * 2002-08-09 2006-02-07 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor wafer
KR20090070983A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 원통형 ｃｄ표준 웨이퍼를 이용한 ｃｄ측정 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605854A (en) * 1996-02-20 1997-02-25 Taiwan Semiconductor Manufacturing Company Ltd. Integrated Ti-W polycide for deep submicron processing
US6015917A (en) * 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
JP3548102B2 (ja) * 2000-08-07 2004-07-28 花王株式会社 高血圧症予防・治療剤
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
KR100598098B1 (ko) * 2004-02-06 2006-07-07 삼성전자주식회사 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
US7129548B2 (en) * 2004-08-11 2006-10-31 International Business Machines Corporation MOSFET structure with multiple self-aligned silicide contacts
JP4638800B2 (ja) * 2005-10-27 2011-02-23 株式会社日立ハイテクノロジーズ 走査電子顕微鏡装置における機差管理システムおよびその方法
KR101026479B1 (ko) * 2006-12-28 2011-04-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995074B2 (en) * 2002-08-09 2006-02-07 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor wafer
KR20090070983A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 원통형 ｃｄ표준 웨이퍼를 이용한 ｃｄ측정 방법

Also Published As

Publication number Publication date
US20140117235A1 (en) 2014-05-01
CN103794596A (zh) 2014-05-14
US9019152B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
CN105280263B (zh) 结构体、其制造方法和塔尔博干涉仪
JP6436089B2 (ja) 湾曲型格子の製造方法
EP4269996A2 (en) Depositing a passivation layer on a graphene sheet
CN105158516B (zh) 一种集成电路分析中透射电镜平面样品的制备方法
JP6396038B2 (ja) 高スループットのサンプル作製のためのナノマニピュレータに対する複数のサンプルの付着
US20110031388A1 (en) Faraday cup array integrated with a readout ic and method for manufacture thereof
CN107993956A (zh) 线距标准样片的制备方法
US20100224913A1 (en) One-dimensional FET-based corrosion sensor and method of making same
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
JPH09232393A (ja) 半導体素子の３次元的な欠陥分析方法
JP2008255435A (ja) 蒸着用マスク、ならびにそれを用いる蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP2008255433A (ja) 蒸着用マスク、ならびにそれを用いる蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法
Clericò et al. Electron beam lithography and its use on 2D materials
CN103794596B (zh) 标准晶片及其制造方法
US11437217B2 (en) Method for preparing a sample for transmission electron microscopy
CN104347350B (zh) 半导体自对准图案化的方法
Adam et al. Technology development for nano structure formation: Fabrication and characterization
JP2021019179A (ja) 半導体素子の分析システム及び方法
CN108109895A (zh) 针状试片、其制备方法以及其分析方法
JP2009272334A (ja) 半導体装置、この半導体装置を含む太陽電池、及びこれらの製造方法
TW497009B (en) Method of and apparatus for designing EB mask
TW562993B (en) Mask lithography data generation method
US10578981B2 (en) Post-lithography defect inspection using an e-beam inspection tool
US7495238B2 (en) Two-dimensional patterning method, electronic device using same, and magnetic device fabricating method
JP2004301623A (ja) 蛍光ｘ線分析用標準試料およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant